CN107481997A - 一种双层堆叠气密封装结构及方法 - Google Patents

一种双层堆叠气密封装结构及方法 Download PDF

Info

Publication number
CN107481997A
CN107481997A CN201710789553.3A CN201710789553A CN107481997A CN 107481997 A CN107481997 A CN 107481997A CN 201710789553 A CN201710789553 A CN 201710789553A CN 107481997 A CN107481997 A CN 107481997A
Authority
CN
China
Prior art keywords
pad
film circuit
cover plate
thin film
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710789553.3A
Other languages
English (en)
Inventor
李彦睿
秦跃利
王春富
王文博
廖翱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 2 Research Institute
Southwest China Research Institute Electronic Equipment
Original Assignee
CETC 2 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 2 Research Institute filed Critical CETC 2 Research Institute
Priority to CN201710789553.3A priority Critical patent/CN107481997A/zh
Publication of CN107481997A publication Critical patent/CN107481997A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container

Abstract

本发明提供了一种双层堆叠气密封装结构及方法，在薄膜电路片基板常规电路及设计的基础上，设置有在原有功能电路的四周加工隔离孔形成的屏蔽环带；还包括接地焊盘，沿屏蔽环带设置，形成气密性焊接区域；还包括大小与所述薄膜电路片基板对应的封装盖板，采用陶瓷基板制作而成，正面设置有与薄膜电路片基板对应的屏蔽环带和接地焊盘，以便在后期装配过程中实现四周气密；所述薄膜电路片基板背面和封装盖板背面均设置有接地区域；所述接地焊盘通过隔离孔连接薄膜电路片基板背面的接地区域和封装盖板背面的接地区域。同时实现了电磁屏蔽和气密封装，气密度更好，封装体积更小，材料热匹配性更好，可靠性高，更适用于批量生产流程。

Description

一种双层堆叠气密封装结构及方法
技术领域
本发明涉及一种双层堆叠气密封装结构及方法，特别是涉及一种适用于薄膜陶瓷电路的双层堆叠气密封装结构及方法，适用于气密薄膜无源器件制作，如滤波器、陷波器等，属于封装技术领域，涉及薄膜电路BGA焊接，气密封装，电磁屏蔽等工艺技术。
背景技术
现有技术形态下，薄膜电路主要通过表贴集成到组件中，达到组件级气密。即在腔体或母板表面预留安装腔槽或位置，再采用粘接、焊接等方法将基片固定，焊金丝金带进行连接，最后激光焊接盖板实现组件气密。由于功能区域被安装腔槽分隔，目前难以实现薄膜电路嵌入单元的局部气密封装，组件小型化受到了限制。
另一方面，业内可见使用金属壳体进行薄膜电路封装的方法，但该方法通常只能实现电磁屏蔽，无法满足气密性要求。同时，其存在逐件安装工艺复杂，材料热匹配性差异等工艺问题，批量生产性较差。
发明内容
本发明要解决的技术问题是提供一种适用于陶瓷薄膜电路的，安装工艺简单，适合批量生产的双层堆叠气密封装结构及方法，并能够改善心有产品存在的体积大、级联设计复杂和复杂应用下电磁互扰等问题。
本发明采用的技术方案如下：一种双层堆叠气密封装结构，
在薄膜电路片基板常规电路及设计的基础上，设置有在原有功能电路的四周加工隔离孔形成的屏蔽环带；还包括接地焊盘，沿屏蔽环带设置，形成气密性焊接区域；还包括大小与所述薄膜电路片基板对应的封装盖板，采用陶瓷基板制作而成，正面设置有与薄膜电路片基板对应的屏蔽环带和接地焊盘，以便在后期装配过程中实现四周气密；
所述薄膜电路片基板背面和封装盖板背面均设置有接地区域；所述接地焊盘通过隔离孔连接薄膜电路片基板背面的接地区域和封装盖板背面的接地区域；
所述隔离孔为金属通孔。
还包括金属化贯通孔，贯通连接薄膜电路片基板的正面功能电路焊盘和背面功能电路焊盘；所述正面功能电路焊盘为原设计焊点；所述背面功能电路焊盘为独立的焊盘区域，该独立的焊盘区域以外的区域为接地区域；所述金属化贯通孔为实心金属贯通孔；所述封盖盖板正面设置有与正面功能电路焊盘对应的焊盘，以便在后期装配过程中实现金属化贯通孔的气密连接。
还包括焊阻层，将所述正面功能电路焊盘阻隔为独立焊盘；所述与正面功能电路焊盘对应的焊盘为与所述独立焊盘对应的焊盘。
所述薄膜电路片基板背面的接地区域和封装盖板背面的接地区域为导体膜层。
所述焊盘为金锡焊盘。
一种双层堆叠气密封装方法，包括，
在薄膜电路片基板常规电路及设计的基础上，在原有功能电路的四周加工隔离孔形成的屏蔽环带，并沿屏蔽环带设置接地焊盘，形成气密性焊接区域；采用陶瓷基板制作大小与所述薄膜电路片基板对应的封装盖板，并在正面加工与薄膜电路片基板对应的屏蔽环带和接地焊盘，以便在后期装配过程中实现四周气密；
在所述薄膜电路片基板背面和封装盖板背面均设置接地区域；所述接地焊盘通过隔离孔连接薄膜电路片基板背面的接地区域和封装盖板背面的接地区域；
将薄膜电路基片和封装盖板对位焊接，上下屏蔽环带和焊盘互连后将隔离孔、互连通孔密闭，达到自气密封装要求；
所述隔离孔为金属通孔。
所述方法还包括，将薄膜电路片基板上功能电路的原设计焊点，通过金属化贯通孔转接到薄膜电路片基片的背面，并在扇出独立的焊盘区域；所述独立的焊盘区域以外的区域为接地区域；所述金属化贯通孔为实心金属贯通孔；在所述封盖盖板正面设置与功能电路的焊盘对应的焊盘，以便在后期装配过程中实现金属化贯通孔的气密连接。
所述方法还包括，利用焊阻层将所述原设计焊点的焊盘阻隔为独立焊盘；所述与功能电路的焊盘对应的焊盘为与所述独立焊盘对应的焊盘。
所述方法还包括，在薄膜电路片基板背面和封装盖板背面设置连接隔离孔的导体膜层作为接地区域。
所述焊盘为金锡焊盘。
与现有技术相比，本发明的有益效果是：同时实现了电磁屏蔽和气密封装，气密度更好，封装体积更小，材料热匹配性更好，可靠性高，更适用于批量生产流程。
附图说明
图1为本发明其中一具体实施例的薄膜电路片基板正面气密封装结构示意图。
图2为本发明其中一实施例的，对应于图1所示实施例的薄膜电路片基板背面气密封装结构示意图。
图3为本发明其中一实施例的，对应于图1所示实施例的封装盖板正面气密封装结构示意图。
图4为本发明其中一实施例的，对应于图3所示实施例的封装盖板背面气密封装结构示意图。
图5为对应于图1到图4实施例的，气密封装后的沿功能电路部分剖开后的封装结构剖视图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本说明书（包括摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。
具体实施例1
一种双层堆叠气密封装结构，如图1所示，在薄膜电路片基板1常规电路及设计的基础上，设置有在原有功能电路1-1的四周加工隔离孔1-2形成的屏蔽环带；还包括接地焊盘1-3，沿屏蔽环带设置，形成气密性焊接区域A-A´，同时实现了电磁屏蔽和气密封装；如图3所示，还包括大小与所述薄膜电路片基板对应的封装盖板2，采用陶瓷基板制作而成，正面设置有与薄膜电路片基板对应的屏蔽环带和接地焊盘，形成气密性焊接区域B-B´，以便在后期装配过程中实现四周气密；
如图2和图4所示，所述薄膜电路片基板背面和封装盖板背面均设置有接地区域；所述接地焊盘通过隔离孔连接薄膜电路片基板背面的接地区域1-8和封装盖板背面的接地区域2-2；
所述隔离孔为金属通孔。
本发明技术方案中，同时实现了电磁屏蔽和气密封装，创新性的将器件自身气密度提升至10-7mbar，无需设计外围封装结构，较原有腔体封装工艺体积缩小至15%以下；采用陶瓷作为封装盖板，材料热匹配性优于金属腔体，可靠性高；通过整版焊接切割方式可优化批量生产中逐件焊接流程，减少成本20%以上。
在本具体实施例中，所述封装盖板与薄膜电路片相同大小，封装后的双层堆叠气密封装结构如图5所示。
具体实施例2
在具体实施例1的基础上，还包括金属化贯通孔1-5，如图1和图2所示，贯通连接薄膜电路片基板的正面功能电路焊盘1-4和背面功能电路焊盘1-7；所述正面功能电路焊盘为原设计焊点；所述背面功能电路焊盘为独立的焊盘区域，该独立的焊盘区域以外的区域为接地区域；所述金属化贯通孔为实心金属贯通孔；如图3所示，所述封盖盖板正面设置有与正面功能电路焊盘对应的气密焊盘2-1，以便在后期装配过程中实现金属化贯通孔的气密连接。
具体实施例3
在具体实施例2的基础上，还包括焊阻层1-6，将所述正面功能电路焊盘阻隔为独立焊盘；所述与正面功能电路焊盘对应的气密焊盘为与所述独立焊盘对应的焊盘。
具体实施例4
在具体实施例1到3之一的基础上，所述薄膜电路片基板背面的接地区域和封装盖板背面的接地区域为导体膜层，同时实现电磁屏蔽。
具体实施例5
在具体实施例1到4之一的基础上，所述焊盘为金锡焊盘。在本具体实施例中，所有的焊盘均采用金锡焊盘。
具体实施例6
一种双层堆叠气密封装方法，包括，
在薄膜电路片基板常规电路及设计的基础上，在原有功能电路的四周加工隔离孔形成的屏蔽环带，并沿屏蔽环带设置接地焊盘，形成气密性焊接区域；采用陶瓷基板制作大小与所述薄膜电路片基板对应的封装盖板，并在正面加工与薄膜电路片基板对应的屏蔽环带和接地焊盘，以便在后期装配过程中实现四周气密；
在所述薄膜电路片基板背面和封装盖板背面均设置接地区域；所述接地焊盘通过隔离孔连接薄膜电路片基板背面的接地区域和封装盖板背面的接地区域；
将薄膜电路基片和封装盖板对位焊接，上下屏蔽环带和焊盘互连后将隔离孔、互连通孔密闭，达到自气密封装要求；
所述隔离孔为金属通孔。
在本具体实施例中，在常规电路及设计的基础上，扩大基片面子，四边扩展环状焊接区域A-A´。
具体实施例7
在具体实施例6的基础上，所述方法还包括，将薄膜电路片基板上功能电路的原设计焊点，通过金属化贯通孔转接到薄膜电路片基片的背面，并在扇出独立的焊盘区域，以便于后期装配中通过表贴方式实现薄膜电路片与母板互连装配，实现对外互连；所述独立的焊盘区域以外的区域为接地区域；所述金属化贯通孔为实心金属贯通孔；在所述封盖盖板正面设置与功能电路的焊盘对应的气密焊盘，以便在后期装配过程中实现金属化贯通孔的气密连接。
具体实施例8
在具体实施例7的基础上，所述方法还包括，利用焊阻层将所述原设计焊点的焊盘阻隔为独立焊盘；所述与功能电路的焊盘对应的气密焊盘为与所述独立焊盘对应的焊盘。
具体实施例9
在具体实施例6到8之一的基础上，所述方法还包括，在薄膜电路片基板背面和封装盖板背面设置连接隔离孔的导体膜层作为接地区域，同时实现电磁屏蔽。在本具体实施例中，隔离孔和外部导体膜层共同形成电磁屏蔽腔。
具体实施例10
在具体实施例6到9之一的基础上，所述焊盘为金锡焊盘。在本具体实施例中，所有的焊盘均采用金锡焊盘。

Claims (10)

1.一种双层堆叠气密封装结构，其特征在于，在薄膜电路片基板常规电路及设计的基础上，设置有在原有功能电路的四周加工隔离孔形成的屏蔽环带；还包括接地焊盘，沿屏蔽环带设置，形成气密性焊接区域；还包括大小与所述薄膜电路片基板对应的封装盖板，采用陶瓷基板制作而成，正面设置有与薄膜电路片基板对应的屏蔽环带和接地焊盘，以便在后期装配过程中实现四周气密；
所述薄膜电路片基板背面和封装盖板背面均设置有接地区域；所述接地焊盘通过隔离孔连接薄膜电路片基板背面的接地区域和封装盖板背面的接地区域；
所述隔离孔为金属通孔。
2.根据权利要求1所述的双层堆叠气密封装结构，其特征在于，还包括金属化贯通孔，贯通连接薄膜电路片基板的正面功能电路焊盘和背面功能电路焊盘；所述正面功能电路焊盘为原设计焊点；所述背面功能电路焊盘为独立的焊盘区域，该独立的焊盘区域以外的区域为接地区域；所述金属化贯通孔为实心金属贯通孔；所述封盖盖板正面设置有与正面功能电路焊盘对应的焊盘，以便在后期装配过程中实现金属化贯通孔的气密连接。
3.根据权利要求2所述的双层堆叠气密封装结构，其特征在于，还包括焊阻层，将所述正面功能电路焊盘阻隔为独立焊盘；所述与正面功能电路焊盘对应的焊盘为与所述独立焊盘对应的焊盘。
4.根据权利要求1所述的双层堆叠气密封装结构，其特征在于，所述薄膜电路片基板背面的接地区域和封装盖板背面的接地区域为导体膜层。
5.根据权利要求1到4之一所述的双层堆叠气密封装结构，其特征在于，所述焊盘为金锡焊盘。
6.一种双层堆叠气密封装方法，包括，
在薄膜电路片基板常规电路及设计的基础上，在原有功能电路的四周加工隔离孔形成的屏蔽环带，并沿屏蔽环带设置接地焊盘，形成气密性焊接区域；采用陶瓷基板制作大小与所述薄膜电路片基板对应的封装盖板，并在正面加工与薄膜电路片基板对应的屏蔽环带和接地焊盘，以便在后期装配过程中实现四周气密；
在所述薄膜电路片基板背面和封装盖板背面均设置接地区域；所述接地焊盘通过隔离孔连接薄膜电路片基板背面的接地区域和封装盖板背面的接地区域；
将薄膜电路基片和封装盖板对位焊接，上下屏蔽环带和焊盘互连后将隔离孔、互连通孔密闭，达到自气密封装要求；
所述隔离孔为金属通孔。
7.根据权利要求1所述的双层堆叠气密封装方法，所述方法还包括，将薄膜电路片基板上功能电路的原设计焊点，通过金属化贯通孔转接到薄膜电路片基片的背面，并在扇出独立的焊盘区域；所述独立的焊盘区域以外的区域为接地区域；所述金属化贯通孔为实心金属贯通孔；在所述封盖盖板正面设置与功能电路的焊盘对应的焊盘，以便在后期装配过程中实现金属化贯通孔的气密连接。
8.根据权利要求7所述的双层堆叠气密封装方法，所述方法还包括，利用焊阻层将所述原设计焊点的焊盘阻隔为独立焊盘；所述与功能电路的焊盘对应的焊盘为与所述独立焊盘对应的焊盘。
9.根据权利要求6所述的双层堆叠气密封装方法，所述方法还包括，在薄膜电路片基板背面和封装盖板背面设置连接隔离孔的导体膜层作为接地区域。
10.根据权利要求6到9之一所述的双层堆叠气密封装方法，所述焊盘为金锡焊盘。
CN201710789553.3A 2017-09-05 2017-09-05 一种双层堆叠气密封装结构及方法 Pending CN107481997A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710789553.3A CN107481997A (zh) 2017-09-05 2017-09-05 一种双层堆叠气密封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710789553.3A CN107481997A (zh) 2017-09-05 2017-09-05 一种双层堆叠气密封装结构及方法

Publications (1)

Publication Number Publication Date
CN107481997A true CN107481997A (zh) 2017-12-15

Family

ID=60604467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710789553.3A Pending CN107481997A (zh) 2017-09-05 2017-09-05 一种双层堆叠气密封装结构及方法

Country Status (1)

Country Link
CN (1) CN107481997A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103165A (zh) * 2018-07-03 2018-12-28 中国电子科技集团公司第二十九研究所 Ltcc基板三维堆叠结构及其气密封装方法
CN109643643A (zh) * 2018-11-30 2019-04-16 长江存储科技有限责任公司 键合存储器件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814484A (zh) * 2009-02-19 2010-08-25 日月光半导体制造股份有限公司 芯片封装体及其制作方法
CN102315200A (zh) * 2011-09-02 2012-01-11 华为终端有限公司 一种芯片封装结构、封装方法及电子设备
CN102446870A (zh) * 2010-10-13 2012-05-09 矽品精密工业股份有限公司 具有静电放电及防电磁波干扰的封装件
CN103426830A (zh) * 2013-07-15 2013-12-04 中国电子科技集团公司第五十五研究所 一种基于低温共烧陶瓷的倒装焊接的表贴型外壳结构
CN105870106A (zh) * 2016-06-01 2016-08-17 爱普科斯科技（无锡）有限公司 一种射频滤波模块的封装结构及其封装工艺
US9478599B1 (en) * 2013-08-30 2016-10-25 Integrated Device Technology, Inc. Integrated circuit device substrates having packaged inductors thereon

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814484A (zh) * 2009-02-19 2010-08-25 日月光半导体制造股份有限公司 芯片封装体及其制作方法
CN102446870A (zh) * 2010-10-13 2012-05-09 矽品精密工业股份有限公司 具有静电放电及防电磁波干扰的封装件
CN102315200A (zh) * 2011-09-02 2012-01-11 华为终端有限公司 一种芯片封装结构、封装方法及电子设备
CN103426830A (zh) * 2013-07-15 2013-12-04 中国电子科技集团公司第五十五研究所 一种基于低温共烧陶瓷的倒装焊接的表贴型外壳结构
US9478599B1 (en) * 2013-08-30 2016-10-25 Integrated Device Technology, Inc. Integrated circuit device substrates having packaged inductors thereon
CN105870106A (zh) * 2016-06-01 2016-08-17 爱普科斯科技（无锡）有限公司 一种射频滤波模块的封装结构及其封装工艺

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103165A (zh) * 2018-07-03 2018-12-28 中国电子科技集团公司第二十九研究所 Ltcc基板三维堆叠结构及其气密封装方法
CN109103165B (zh) * 2018-07-03 2019-12-10 中国电子科技集团公司第二十九研究所 Ltcc基板三维堆叠结构及其气密封装方法
CN109643643A (zh) * 2018-11-30 2019-04-16 长江存储科技有限责任公司 键合存储器件及其制造方法
US11114453B2 (en) 2018-11-30 2021-09-07 Yangtze Memory Technologies Co., Ltd. Bonded memory device and fabrication methods thereof

Similar Documents

Publication Publication Date Title
CN102079502B (zh) 一种mems器件及其圆片级真空封装方法
CN104868872A (zh) 声表面波滤波器封装结构
ITTO20091036A1 (it) Trasduttore di tipo microelettromeccanico e relativo procedimento di assemblaggio
CN101902678A (zh) 硅麦克风封装体
CN103818874B (zh) Mems结构与处理电路集成系统的封装方法
CN104201113B (zh) 系统级封装的气密性密封结构及其制造方法
CN106301283A (zh) 声表面波滤波器的封装结构及制作方法
KR20150043993A (ko) 집적된 cmos 백 캐비티 음향 변환기 및 그의 제작 방법
JP2004508663A5 (zh)
CN107481997A (zh) 一种双层堆叠气密封装结构及方法
JP4741621B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
CN106535071A (zh) Mems麦克风与环境传感器的集成装置及其制造方法
JP5013824B2 (ja) 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
CN106505967A (zh) Saw滤波器的封装结构及其制作方法
JP2005167129A (ja) 電子素子パッケージおよび電子素子パッケージの製造方法
CN104394496B (zh) 一种小尺寸高灵敏度高信噪比的mems硅麦克风
CN101734607B (zh) 微机电系统的封装结构
CN107500243B (zh) 基于硅通孔结构的硅基微系统气密封装结构及制备方法
CN105897219A (zh) 圆片级表面声滤波芯片封装结构及其制造方法
CN205609499U (zh) 圆片级表面声滤波芯片封装结构
CN107369627B (zh) 一种三维堆叠的气密封装方法
JP2005072419A (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP2004296724A (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
CN105990298A (zh) 一种芯片封装结构及其制备方法
JP7163409B2 (ja) 電子素子実装用基板、および電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Li Yanrui

Inventor after: Pan Yuhua

Inventor after: Qin Yueli

Inventor after: Wang Chunfu

Inventor after: Wang Wenbo

Inventor after: Liao Ao

Inventor before: Li Yanrui

Inventor before: Qin Yueli

Inventor before: Wang Chunfu

Inventor before: Wang Wenbo

Inventor before: Liao Ao

CB03 Change of inventor or designer information
RJ01 Rejection of invention patent application after publication

Application publication date: 20171215

RJ01 Rejection of invention patent application after publication