CN107465392A - 振荡电路 - Google Patents

振荡电路 Download PDF

Info

Publication number
CN107465392A
CN107465392A CN201710412023.7A CN201710412023A CN107465392A CN 107465392 A CN107465392 A CN 107465392A CN 201710412023 A CN201710412023 A CN 201710412023A CN 107465392 A CN107465392 A CN 107465392A
Authority
CN
China
Prior art keywords
voltage
oscillating circuit
oscillating
circuit
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710412023.7A
Other languages
English (en)
Other versions
CN107465392B (zh
Inventor
清水尚司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Inc
Original Assignee
Sin Knapp Dick J Japan Contract Society
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sin Knapp Dick J Japan Contract Society filed Critical Sin Knapp Dick J Japan Contract Society
Publication of CN107465392A publication Critical patent/CN107465392A/zh
Application granted granted Critical
Publication of CN107465392B publication Critical patent/CN107465392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H03B1/04—Reducing undesired oscillations, e.g. harmonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/06—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0066—Amplitude or AM detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0088—Reduction of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0088—Reduction of noise
    • H03B2200/009—Reduction of phase noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及振荡电路。对振荡电路的振荡频率的抖动进行抑制。振荡电路具备生成振荡时钟信号的振荡器、NMOS晶体管、运算放大器、以及电荷泵。NMOS晶体管的源极连接于振荡器的电源端，NMOS晶体管的漏极连接于被供给电源电压的电源线。运算放大器根据振荡器的电源端的电压来对NMOS晶体管的栅极电压进行控制。电荷泵使用该振荡时钟信号或者根据该振荡时钟信号生成的时钟信号来对电源电压进行升压而生成升压电源电压，将升压电源电压供给到运算放大器的电源端。

Description

振荡电路
技术领域
本发明涉及振荡电路。
背景技术
振荡电路是在集成电路（IC）中最广泛使用的电路之一。在近年来的集成电路中，将高功能化作为背景，振荡频率的高精度化变得重要，因此，强烈要求振荡频率的抖动（jitter）的抑制。
振荡频率的抖动的产生的主要原因之一是电源噪声，作为对电源噪声引起的振荡频率的抖动的产生进行抑制的一个方法，已知在电源和振荡器之间设置LDO（low dropoutregulator：低压差稳压器）的技术。这样的技术例如在日本特开2015–181238号公报中被公开。
图1是示出在电源和振荡器之间设置有LDO的振荡电路的结构的一例的电路图。图1的振荡电路100具备振荡器101和LDO102。LDO102设置在被供给电源电压IOVCC的电源线103和振荡器101的电源端101a之间，将振荡器电源电压VDDOSC供给到振荡器101的电源端101a。LDO102具备PMOS晶体管104和差动放大器105。PMOS晶体管104的源极连接于电源线103，PMOS晶体管104的漏极连接于振荡器101的电源端101a。差动放大器105的非反相输入（+）连接于振荡器101的电源端101a，并且，差动放大器105的反相输入（–）连接于参照电压产生电路106。从参照电压产生电路106向差动放大器105的反相输入供给参照电压VREF，差动放大器105根据振荡器电源电压VDDOSC和参照电压VREF的差分来对PMOS晶体管104的栅极电压进行控制。
在图1的结构的振荡电路100中，利用LDO102抑制从电源线103向振荡器101的电源噪声的传播，因此，能够抑制振荡频率的抖动。
可是，根据发明人的研究，在图1的振荡电路100中，在振荡频率的抖动的抑制方面存在改善的余地。
现有技术文献
专利文献
专利文献1 日本特开2015–181238号公报。
发明内容
发明要解决的课题
因此，本发明的目的在于提供一种抑制振荡电路的振荡频率的抖动的技术。本发明的其它目的以及新的特征根据以下的公开能够被本领域技术人员理解。
用于解决课题的方案
在本发明的一个观点中，振荡电路具备生成振荡时钟信号的振荡器、NMOS晶体管、运算放大器、以及电荷泵。NMOS晶体管的源极连接于振荡器的电源端，NMOS晶体管的漏极连接于被供给电源电压的电源线。运算放大器根据振荡器的电源端的电压来对NMOS晶体管的栅极电压进行控制。电荷泵使用该振荡时钟信号或者根据该振荡时钟信号生成的时钟信号来对电源电压进行升压而生成升压电源电压，将升压电源电压供给到运算放大器的电源端。
发明的效果
根据本发明，能够抑制振荡电路的振荡频率的抖动。
附图说明
图1是示出设置有LDO的振荡电路的结构的一例的电路图。
图2是示出第一实施方式的振荡电路的结构的电路图。
图3是示出电荷泵的工作的例子的时序图。
图4是示出第二实施方式的振荡电路的结构的电路图。
图5是示出第二实施方式的振荡电路的另一结构的电路图。
图6是示出第二实施方式的振荡电路的又一结构的电路图。
图7是示出第三实施方式的振荡电路的结构的电路图。
图8是示出第三实施方式的振荡电路的另一结构的电路图。
图9是示出第三实施方式的振荡电路的又一结构的电路图。
图10是示出第四实施方式的振荡电路的结构的电路图。
图11是示出第四实施方式的振荡电路的另一结构的电路图。
图12是示出第四实施方式的振荡电路的又一结构的电路图。
图13是示出通过将振荡时钟信号分频而得到的分频时钟信号被供给到电荷泵的振荡电路的结构的一例的电路图。
图14是示出通过将振荡时钟信号分频而得到的分频时钟信号被供给到电荷泵的振荡电路的结构的另一例的电路图。
图15是示出通过将振荡时钟信号分频而得到的分频时钟信号被供给到电荷泵的振荡电路的结构的又一例的电路图。
图16是示出通过将振荡时钟信号分频而得到的分频时钟信号被供给到电荷泵的振荡电路的结构的又一例的电路图。
图17是示出通过将振荡时钟信号分频而得到的分频时钟信号被供给到电荷泵的振荡电路的结构的又一例的电路图。
具体实施方式
以下，一边参照附图一边对实施方式进行说明。要注意的是，在以下的说明中同一或者对应的结构要素有时通过同一或者对应的参照符号而被参照。
（第一实施方式）
图2是示出第一实施方式中的振荡电路10的结构的电路图。振荡电路10具备振荡器1、LDO（low dropout regulator）2、以及电荷泵3。
振荡器1利用被供给到电源端1a的振荡器电源电压VDDOSC进行工作，生成振荡时钟信号OSC。
LDO2以如下方式构成：设置在被供给电源电压IOVCC的电源线4和振荡器1的电源端1a之间，将振荡器电源电压VDDOSC供给到电源端1a。在本实施方式中，LDO2具备NMOS晶体管5和运算放大器6。NMOS晶体管5的漏极连接于电源线4，NMOS晶体管5的源极连接于振荡器1的电源端1a。运算放大器6的反相输入（–）连接于振荡器1的电源端1a，运算放大器6的非反相输入（+）连接于参照电压生成电路7。从参照电压生成电路7向运算放大器6的非反相输入供给参照电压VREF。运算放大器6的输出连接于NMOS晶体管5的栅极。运算放大器6根据被供给到电源端1a的振荡器电源电压VDDOSC来对NMOS晶体管5的栅极电压进行控制。以振荡器电源电压VDDOSC成为所希望的电压、在本实施方式中成为参照电压VREF的方式控制NMOS晶体管5的栅极电压。详细地，在本实施方式中，根据参照电压VREF和振荡器电源电压VDDOSC之差来调节运算放大器6的输出电压、即NMOS晶体管5的栅极电压，由此，以振荡器电源电压VDDOSC成为参照电压VREF的方式进行控制。
此处，要注意的是，LDO2构成使用了NMOS晶体管5的源极跟随器。如在后面详细地讨论的那样，这样的结构使振荡器电源电压VDDOSC更加稳定化，对于振荡电路10的振荡频率的抖动的抑制是有效的。
电荷泵3对电源电压IOVCC进行升压而生成具有比电源电压IOVCC高的电压电平的升压电源电压V1。向电荷泵3供给由振荡器1生成的振荡时钟信号OSC，电荷泵3使用振荡时钟信号OSC来对电源电压IOVCC进行升压。由电荷泵3生成的升压电源电压V1被供给到运算放大器6的电源端6a，运算放大器6利用升压电源电压V1进行工作。
图3是示出电荷泵3的工作的例子的时序图。在图3中，振荡时钟信号OSC的1个周期用记号“TOSC”表示。在本实施方式中，电荷泵3在振荡时钟信号OSC的各周期中进行升压电容器（未图示）的充电和放电，以升压电源电压V1具有大约电源电压IOVCC的2倍的电压电平的方式生成升压电源电压V1。
在上述的结构的振荡电路10中，在电源线4和振荡器1的电源端1a之间设置有LDO2，由此，在电源线4产生的电源噪声向振荡器1的传播被抑制。由此，在本实施方式的振荡电路10中，振荡频率的抖动被抑制，使振荡频率稳定化。
此处，在本实施方式中，LDO2被构成为使用了NMOS晶体管5的源极跟随器，因此，使振荡器电源电压VDDOSC更加稳定化，由此，实现振荡频率的进一步的稳定化。例如，在振荡器电源电压VDDOSC降低了的情况下，NMOS晶体管5的栅极–源极间电压自动地增大。当NMOS晶体管5的栅极–源极间电压增大时，流入振荡器1的电源端1a的电流增大，振荡器1的电源端1a的电压、即振荡器电源电压VDDOSC增大而返回到原来的状态。相反地，在振荡器电源电压VDDOSC增大了的情况下，NMOS晶体管5的栅极–源极间电压自动地减小，流入振荡器1的电源端1a的电流减小。当流入振荡器1的电源端1a的电流减小时，振荡器电源电压VDDOSC减小而返回到原来的状态。这样，在本实施方式的振荡电路10的结构中，自动地控制NMOS晶体管5的栅极–源极间电压，使得补偿振荡器电源电压VDDOSC的变动，因此，振荡器电源电压VDDOSC更加稳定化。这有助于振荡频率的进一步的稳定化。
应该注意的是，在图2的结构中为了使NMOS晶体管5稳定地工作，优选将NMOS晶体管5的栅极电压保持在振荡器电源电压VDDOSC的所希望的电压电平和NMOS晶体管5的阈值电压VTH之和的电压以上。为了实现这样的工作，在本实施方式的振荡电路10中，以运算放大器6利用由电荷泵3生成的升压电源电压V1进行工作的方式构成。利用电荷泵3以具有比电源电压IOVCC充分高的电压电平（典型地，电源电压IOVCC的2倍的电压电平）的方式生成升压电源电压V1，由此，能够将运算放大器6的输出电压、即NMOS晶体管5的栅极电压保持在比振荡器电源电压VDDOSC的所希望的电压电平和NMOS晶体管5的阈值电压VTH之和高的电压。
进而，还要注意的是，在本实施方式中，以电荷泵3利用由振荡器1生成的振荡时钟信号OSC进行工作的方式构成，因此，不需要从外部的电路向电荷泵3供给时钟信号。这有助于抑制振荡电路10的电路规模的增大。
（第二实施方式）
图4是示出第二实施方式中的振荡电路10A的结构的电路图。第二实施方式的振荡电路10A与图1所图示的第一实施方式的振荡电路10大体上同样地构成。但是，在第二实施方式的振荡电路10A中追加地设置有在被供给电源电压VDD的电源线12和振荡器1的电源端1a之间连接的开关11。开关11以响应于启动信号SSTART_UP进行接通关断的方式构成。在本实施方式中，当使启动信号SSTART_UP有效时，开关11接通，当使启动信号SSTART_UP无效时，开关11关断。
开关11是为了使振荡电路10A的启动稳定化而被设置的。在本实施方式的振荡电路10A的工作中，在电荷泵3的升压工作中使用由振荡器1生成的振荡时钟信号OSC，因此，为了稳定地启动电荷泵3，优选在振荡电路10A的启动时振荡器1迅速地开始工作。为了在振荡电路10A的启动时迅速地开始振荡器1的工作而使用开关11。
在以下，对本实施方式的振荡电路10A的启动的顺序详细地进行说明。
在振荡电路10A的启动时，使启动信号SSTART_UP有效，开关11被接通。当开关11被接通时，从电源线12向振荡器1的电源端1a供给电源电压VDD，振荡器1开始使用电源电压VDD作为振荡器电源电压VDDOSC来生成振荡时钟信号OSC的工作。由振荡器1产生的振荡时钟信号OSC被供给到电荷泵3。
当开始向电荷泵3供给振荡时钟信号OSC时，电荷泵3开始升压工作，被供给到运算放大器6的电源端6a的升压电源电压V1的电压电平开始上升。当升压电源电压V1的电压电平充分上升时，运算放大器6开始利用升压电源电压V1的工作，开始NMOS晶体管5的栅极电压的控制。由此，开始LDO2使振荡器电源电压VDDOSC稳定化的工作。
之后，开关11被关断，振荡电路10A的启动完成。在开关11被关断之后，利用运算放大器6的工作将振荡器电源电压VDDOSC控制成所希望的电压（例如，参照电压VREF），振荡电路10A一边抑制振荡频率的抖动一边进行生成振荡时钟信号OSC的工作。
优选在被供给到运算放大器6的电源端6a的升压电源电压V1的电压电平充分上升之后将开关11关断。为了可靠地进行这样的工作，优选对升压电源电压V1的电压电平进行监视，根据升压电源电压V1的电压电平来将开关11关断。
图5是示出以对升压电源电压V1的电压电平进行监视的方式构成的振荡电路10A的结构的电路图。图5的振荡电路10A具备电压检测电路13和检测电平设定寄存器14。电压检测电路13和检测电平设定寄存器14构成根据升压电源电压V1的电压电平来生成启动信号SSTART_UP的控制部。电压检测电路13检测升压电源电压V1的电压电平，在升压电源电压V1的电压电平比规定的检测电平低的情况下，使启动信号SSTART_UP有效，在升压电源电压V1的电压电平比规定的检测电平高的情况下，使启动信号SSTART_UP无效。检测电平设定寄存器14保持指定该检测电平的寄存器值。
图5的振荡电路10A如下述那样进行工作。在开始振荡电路10A的启动的时间点，运算放大器6的电源端6a的电压电平为接地电平或者接近于接地电平的电压电平，因此，电压检测电路13使启动信号SSTART_UP有效。当利用启动信号SSTART_UP的有效将开关11接通时，向振荡器1的电源端1a供给电源电压VDD，振荡器1开始使用电源电压VDD作为振荡器电源电压VDDOSC来生成振荡时钟信号OSC的工作。当开始向电荷泵3供给振荡时钟信号OSC时，电荷泵3开始升压工作，运算放大器6的电源端6a的电压、即升压电源电压V1开始上升。当升压电源电压V1的电压电平超过在检测电平设定寄存器14中设定的检测电平时，电压检测电路13使启动信号SSTART_UP无效，将开关11关断。通过以上，图5的振荡电路10A的启动完成。
根据这样的工作，在被供给到运算放大器6的电源端6a的升压电源电压V1的电压电平充分上升了之后将开关11关断，因此，能够稳定地启动振荡电路10A。
在一个变形例中，利用定时器电路进行计时工作（time counting operation），在设想被供给到运算放大器6的电源端6a的升压电源电压V1的电压电平充分上升了的定时将开关11关断也可。图6是示出这样的结构的振荡电路10A的结构的电路图。图6的振荡电路10A具备定时器电路15和定时器设定寄存器16。定时器设定寄存器16保持对应该通过定时器电路15的计时工作检测的经过时间进行设定的寄存器值。
图6的振荡电路10A如下述那样进行工作。当开始启动包括该振荡电路10A的集成电路时（例如，当该集成电路的电源被接通或者该集成电路被复位时），定时器电路15使启动信号SSTART_UP有效而将开关11接通，并且，开始计时工作。通过将开关11接通，从而，振荡器1以及电荷泵3开始工作而升压电源电压V1开始上升，这一点如上述那样。进而，当从计时工作的开始起经过由定时器设定寄存器16的寄存器值指定的经过时间时，定时器电路15使启动信号SSTART_UP无效而将开关11关断。通过以上，图6的振荡电路10A的启动完成。在开关11被关断之后，利用运算放大器6的工作将振荡器电源电压VDDOSC控制成所希望的电压（例如，参照电压VREF）。
在这样的工作中，以在设想被供给到运算放大器6的电源端6a的升压电源电压V1的电压电平充分上升了的定时将开关11关断的方式决定由定时器设定寄存器16的寄存器值指定的经过时间，由此，能够稳定地启动振荡电路10A。
（第三实施方式）
图7是示出第三实施方式中的振荡电路10B的结构的电路图。第三实施方式的振荡电路10B与图1所图示的第一实施方式的振荡电路10大体上同样地构成。但是，在第三实施方式的振荡电路10B中追加地设置有在被供给电源电压IOVCC的电源线22和运算放大器6的电源端6a之间连接的开关21。开关21以响应于预充电信号SPRE_CHARGE进行接通关断的方式构成。在本实施方式中，当使预充电信号SPRE_CHARGE有效时，开关21接通，当使预充电信号SPRE_CHARGE无效时，开关21关断。
开关21是为了使振荡电路10B的启动稳定化而设置的。在本实施方式的振荡电路10B中，为了开始振荡器1的工作，需要在电源端1a生成具有振荡器1能够工作的电压电平的振荡器电源电压VDDOSC，因此，优选迅速开始运算放大器6的工作。开关21是为了在振荡电路10B的启动时迅速开始运算放大器6的工作而被使用的。
在以下，对本实施方式的振荡电路10B的启动的顺序详细地进行说明。
在振荡电路10B的启动时，使预充电信号SPRE_CHARGE有效，开关21被接通。
当开关21被接通时，向运算放大器6的电源端6a供给电源电压IOVCC，由此，开始运算放大器6的工作。为了最优地进行NMOS晶体管5的栅极电压的控制，本来希望向运算放大器6供给比电源电压IOVCC高的电源电压，但是，如果向运算放大器6的电源端6a供给电源电压IOVCC，那么运算放大器6能够输出使NMOS晶体管5工作的程度的栅极电压。
运算放大器6开始工作，由此，NMOS晶体管5也工作，在振荡器1的电源端1a生成振荡器1能够工作的电压电平的振荡器电源电压VDDOSC。由此，振荡器1开始生成振荡时钟信号OSC的工作。由振荡器1产生的振荡时钟信号OSC被供给到电荷泵3。
当开始向电荷泵3供给振荡时钟信号OSC时，电荷泵3开始升压工作，被供给到运算放大器6的电源端6a的升压电源电压V1的电压电平开始上升。在升压电源电压V1的电压电平充分上升了之后，运算放大器6根据振荡器电源电压VDDOSC来最优地控制NMOS晶体管5的栅极电压。由此，使振荡器电源电压VDDOSC稳定化。
之后，开关21被关断，振荡电路10B的启动完成。在开关21被关断之后，运算放大器6利用具有充分高的电压电平的升压电源电压V1进行工作，利用运算放大器6的工作将振荡器电源电压VDDOSC控制成所希望的电压（例如，参照电压VREF）。由此，振荡电路10B一边抑制振荡频率的抖动一边进行生成振荡时钟信号OSC的工作。
优选在被供给到运算放大器6的电源端6a的升压电源电压V1的电压电平充分上升了之后将开关21关断。为了可靠地进行这样的工作，优选对升压电源电压V1的电压电平进行监视，根据升压电源电压V1的电压电平来将开关11关断。
图8是示出以对升压电源电压V1的电压电平进行监视的方式构成的振荡电路10B的结构的电路图。图8的振荡电路10B具备电压检测电路23和检测电平设定寄存器24。电压检测电路23和检测电平设定寄存器24构成根据升压电源电压V1的电压电平来生成预充电信号SPRE_CHARGE的控制部。电压检测电路23检测升压电源电压V1的电压电平，在升压电源电压V1的电压电平比规定的检测电平低的情况下，使预充电信号SPRE_CHARGE有效，在升压电源电压V1的电压电平比规定的检测电平高的情况下，使预充电信号SPRE_CHARGE无效。检测电平设定寄存器24保持指定该检测电平的寄存器值。
图8的振荡电路10B如下述那样进行工作。在开始振荡电路10B的启动的时间点，运算放大器6的电源端6a的电压电平为接地电平或者接近于接地电平的电压电平，电压检测电路23使预充电信号SPRE_CHARGE有效。当利用预充电信号SPRE_CHARGE的有效将开关21接通时，向运算放大器6的电源端6a供给电源电压IOVCC，由此，开始运算放大器6的工作。运算放大器6开始工作，由此，NMOS晶体管5也工作，在振荡器1的电源端1a生成振荡器1能够工作的电压电平的振荡器电源电压VDDOSC。由此，振荡器1开始生成振荡时钟信号OSC的工作。当开始向电荷泵3供给振荡时钟信号OSC时，电荷泵3开始升压工作，运算放大器6的电源端6a的电压、即升压电源电压V1进而开始上升。当升压电源电压V1的电压电平超过在检测电平设定寄存器24中设定的检测电平时，电压检测电路23使预充电信号SPRE_CHARGE无效，将开关21关断。通过以上，振荡电路10B的启动完成。
根据这样的工作，在被供给到运算放大器6的电源端6a的升压电源电压V1的电压电平充分上升了之后将开关21关断，因此，能够稳定地启动振荡电路10B。
在一个变形例中，利用定时器电路进行计时工作，在设想被供给到运算放大器6的电源端6a的升压电源电压V1的电压电平充分上升了的定时将开关21关断也可。图9是示出这样的结构的振荡电路10B的结构的电路图。图9的振荡电路10B具备定时器电路25和定时器设定寄存器26。定时器设定寄存器26保持对应该通过定时器电路25的计时工作检测的经过时间进行设定的寄存器值。
图9的振荡电路10B如下述那样进行工作。当开始启动包括该振荡电路10B的集成电路时（例如，当该集成电路的电源被接通或者该集成电路被复位时），定时器电路25使预充电信号SPRE_CHARGE有效而将开关21接通，并且，开始计时工作。通过将开关21接通，从而，运算放大器6、NMOS晶体管5、振荡器1以及电荷泵3开始工作而升压电源电压V1开始上升，这一点如上述那样。进而，当从计时工作的开始起经过由定时器设定寄存器26的寄存器值指定的经过时间时，定时器电路25使预充电信号SPRE_CHARGE无效而将开关21关断。通过以上，振荡电路10B的启动完成。
在这样的工作中，以在设想被供给到运算放大器6的电源端6a的升压电源电压V1的电压电平充分上升了的定时将开关21关断的方式决定由定时器设定寄存器26的寄存器值指定的经过时间，由此，能够稳定地启动振荡电路10B。
（第四实施方式）
图10是示出第四实施方式中的振荡电路10C的结构的电路图。在第四实施方式中，在振荡电路10C中设置有向振荡器1的电源端1a供给电源电压VDD的开关11和向运算放大器6的电源端6a供给电源电压IOVCC的开关21这二者。
图10的振荡电路10C如以下那样进行工作。在振荡电路10C的启动时，使启动信号SSTART_UP以及预充电信号SPRE_CHARGE有效，开关11、21被接通。通过将开关11、21接通，从而，振荡器1、NMOS晶体管5以及运算放大器6开始工作，生成振荡时钟信号OSC。所产生的振荡时钟信号OSC被供给到电荷泵3。当开始向电荷泵3供给振荡时钟信号OSC时，电荷泵3开始升压工作，被供给到运算放大器6的电源端6a的升压电源电压V1的电压电平开始上升。当升压电源电压V1的电压电平充分上升时，运算放大器6开始利用升压电源电压V1的工作，开始NMOS晶体管5的栅极电压的控制。由此，开始LDO2使振荡器电源电压VDDOSC稳定化的工作。之后，开关11、21被关断，振荡电路10C的启动完成。
在图10的振荡电路10C中也是在开始振荡电路10C的启动时将开关11、21接通，在设想升压电源电压V1的电压电平充分上升了的定时将开关11、21关断，由此，能够稳定地启动振荡电路10C。
如根据在第二以及第三实施方式中的讨论所理解的那样，优选根据升压电源电压V1的电压电平来对开关11、21进行控制。图11是示出在根据升压电源电压V1的电压电平来控制开关11、21的情况下的振荡电路10C的结构的电路图。图11的振荡电路10C具备电压检测电路31和检测电平设定寄存器32。电压检测电路31和检测电平设定寄存器32构成根据升压电源电压V1的电压电平来生成启动信号SSTART_UP以及预充电信号SPRE_CHARGE的控制部。电压检测电路31检测升压电源电压V1的电压电平，在升压电源电压V1的电压电平比规定的检测电平低的情况下，使启动信号SSTART_UP以及预充电信号SPRE_CHARGE有效，在升压电源电压V1的电压电平比该检测电平高的情况下，使启动信号SSTART_UP以及预充电信号SPRE_CHARGE无效。检测电平设定寄存器32保持指定该检测电平的寄存器值。
图11的振荡电路10C如以下那样进行工作。在振荡电路10C的启动时，升压电源电压V1的电压电平低，因此，使启动信号SSTART_UP以及预充电信号SPRE_CHARGE有效，开关11、21被接通。通过将开关11、21接通，从而，振荡器1、NMOS晶体管5以及运算放大器6开始工作，生成振荡时钟信号OSC。所产生的振荡时钟信号OSC被供给到电荷泵3。当开始向电荷泵3供给振荡时钟信号OSC时，电荷泵3开始升压工作，被供给到运算放大器6的电源端6a的升压电源电压V1的电压电平开始上升。当升压电源电压V1的电压电平充分上升时，运算放大器6开始利用升压电源电压V1的工作，开始NMOS晶体管5的栅极电压的控制。由此，开始LDO2使振荡器电源电压VDDOSC稳定化的工作。之后，当升压电源电压V1的电压电平变得比规定的检测电平高时，开关11、21被关断，振荡电路10C的启动完成。
在一个变形例中，利用定时器电路进行计时工作，在设想被供给到运算放大器6的电源端6a的升压电源电压V1的电压电平充分上升了的定时将开关11、21关断也可。图12是示出这样的结构的振荡电路10C的结构的电路图。图12的振荡电路10C具备定时器电路33和定时器设定寄存器34。定时器设定寄存器34保持对应该通过定时器电路33的计时工作检测的经过时间进行设定的寄存器值。
图12的振荡电路10C如下述那样进行工作。当开始启动包括该振荡电路10C的集成电路时（例如，当该集成电路的电源被接通或者该集成电路被复位时），定时器电路33使启动信号SSTART_UP以及预充电信号SPRE_CHARGE有效而将开关11、21接通，并且，开始计时工作。通过将开关11、21接通，从而，振荡器1、电荷泵3、NMOS晶体管5以及运算放大器6开始工作而升压电源电压V1开始上升，这一点如上述那样。进而，当从计时工作的开始起经过由定时器设定寄存器34的寄存器值指定的经过时间时，定时器电路33使启动信号SSTART_UP以及预充电信号SPRE_CHARGE无效而将开关11、21关断。通过以上，图12的振荡电路10C的启动完成。
在上述的实施方式中，由振荡器1生成的振荡时钟信号OSC被供给到电荷泵3，但是，根据振荡时钟信号OSC生成的时钟信号、例如通过将振荡时钟信号OSC分频而得到的分频时钟信号被供给到电荷泵3也可。在该情况下，电荷泵3使用根据振荡时钟信号OSC生成的时钟信号（例如，分频时钟信号）来对电源电压IOVCC进行升压而生成升压电源电压V1。
图13是示出通过将振荡时钟信号OSC分频而得到的分频时钟信号被供给到电荷泵3的结构的一例的电路图。图13的振荡电路10与图2所图示的振荡电路10大体上同样地构成，但是，在追加地具备分频器8的方面不同。分频器8将由振荡器1生成的振荡时钟信号OSC分频而生成分频时钟信号OSC_D，将分频时钟信号OSC_D供给到电荷泵3。
在一个实施方式中，对由分频器8进行的振荡时钟信号OSC的分频的分频比n进行控制的控制信号CTL被供给到分频器8也可。此处，分频比n是自然数，并且是使用振荡时钟信号OSC的频率f和分频时钟信号OSC_D的频率fD由下述式（1）定义的参数：
n = f/fD … （1）。
例如，在振荡电路10刚被启动之后，为了使升压电源电压V1迅速上升而将更高的频率的分频时钟信号OSC_D向电荷泵3供给也可。因此，在振荡电路10刚被启动之后将分频比n设定得低。
此外，在从振荡电路10的启动起充分经过了时间之后，为了降低功耗，将更低的频率的分频时钟信号OSC_D向电荷泵3供给也可。因此，在从振荡电路10的启动起充分经过了时间之后将分频比n设定得高也可。
关于在第二～第四实施方式中所叙述的振荡电路10A～10C，也可以是具备分频器8的结构。图14～图17是示出这样构成的振荡电路10A、10B的结构的例子的电路图。图14示出在图5的振荡电路10A中追加了分频器8的情况下的振荡电路10A的结构，图15示出在图6的振荡电路10A中追加了分频器8的情况下的振荡电路10A的结构。此外，图16示出在图8的振荡电路10B中追加了分频器8的情况下的振荡电路10B的结构，图17示出在图9的振荡电路10B中追加了分频器8的情况下的振荡电路10B的结构。
在以上具体地记述了本发明的实施方式，但是并不能解释为本发明限定于上述的实施方式。本发明能与各种变更一起被实施，这对于本领域技术人员来说是明显的。
附图标记的说明：
10、10A～10C：振荡电路
1：振荡器
1a：电源端
3：电荷泵
4：电源线
5：NMOS晶体管
6：运算放大器
6a：电源端
7：参照电压生成电路
8：分频器
11：开关
12：电源线
13：电压检测电路
14：检测电平设定寄存器
15：定时器电路
16：定时器设定寄存器
21：开关
22：电源线
23：电压检测电路
24：检测电平设定寄存器
25：定时器电路
26：定时器设定寄存器
31：电压检测电路
32：检测电平设定寄存器
33：定时器电路
34：定时器设定寄存器
100：振荡电路
101：振荡器
101a：电源端
103：电源线
104：PMOS晶体管
105：差动放大器
106：参照电压产生电路。

Claims (10)

1.一种振荡电路，其中，具备：
振荡器，生成振荡时钟信号；
NMOS晶体管，源极连接于所述振荡器的电源端，漏极连接于被供给第一电源电压的第一电源线；
运算放大器，根据所述振荡器的电源端的电压来对所述NMOS晶体管的栅极电压进行控制；以及
电荷泵，使用所述振荡时钟信号或者根据所述振荡时钟信号生成的时钟信号来对所述第一电源电压进行升压而生成升压电源电压，将所述升压电源电压供给到所述运算放大器的电源端。
2.如权利要求1所述的振荡电路，其中，
还具备：第一开关，连接在被供给第二电源电压的第二电源线和所述振荡器的电源端之间。
3.如权利要求2所述的振荡电路，其中，
所述第一开关在所述振荡电路的启动时被接通。
4.如权利要求2所述的振荡电路，其中，
具备：控制部，根据所述运算放大器的电源端的电压来对所述第一开关进行控制。
5.如权利要求4所述的振荡电路，其中，
还具备：定时器电路，根据包括该振荡电路的集成电路的启动来将所述第一开关接通，并且，开始计时工作，在从所述计时工作的开始起经过了规定时间时，将所述第一开关关断。
6.如权利要求1所述的振荡电路，其中，
还具备：第二开关，连接在被供给第三电源电压的第三电源线和所述运算放大器的电源端之间。
7.如权利要求6所述的振荡电路，其中，
所述第二开关在所述振荡电路的启动时被接通。
8.如权利要求6所述的振荡电路，其中，
具备：控制部，根据所述运算放大器的电源端的电压来对所述第二开关进行控制。
9.如权利要求6所述的振荡电路，其中，
还具备：定时器电路，根据包括该振荡电路的集成电路的启动来将所述第二开关接通，并且，开始计时工作，在从所述计时工作的开始起经过了规定时间时将所述第二开关关断。
10.如权利要求1至9的任一项所述的振荡电路，其中，
还具备：分频器，对所述振荡时钟信号进行分频来生成分频时钟信号，
所述电荷泵使用所述分频时钟信号来对所述第一电源电压进行升压而生成所述升压电源电压，
所述分频器以根据控制信号来对所述振荡时钟信号的分频的分频比进行调节的方式构成。
CN201710412023.7A 2016-06-03 2017-06-05 振荡电路 Active CN107465392B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016111890A JP2017220716A (ja) 2016-06-03 2016-06-03 発振回路
JP2016-111890 2016-06-03

Publications (2)

Publication Number Publication Date
CN107465392A true CN107465392A (zh) 2017-12-12
CN107465392B CN107465392B (zh) 2020-11-03

Family

ID=60483965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710412023.7A Active CN107465392B (zh) 2016-06-03 2017-06-05 振荡电路

Country Status (3)

Country Link
US (1) US10326402B2 (zh)
JP (1) JP2017220716A (zh)
CN (1) CN107465392B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111162736A (zh) * 2019-03-14 2020-05-15 奉加微电子（上海）有限公司 压控振荡器
CN114825912A (zh) * 2022-05-24 2022-07-29 无锡友达电子有限公司 具有超低压差的nmos管输出电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3499719B1 (en) * 2017-12-13 2021-07-21 ams AG Oscillator circuit arrangement
CN111277144B (zh) * 2020-03-16 2024-05-24 拓尔微电子股份有限公司 一种开关电源电路及电压升压方法
US11327514B2 (en) * 2020-03-26 2022-05-10 Stmicroelectronics (Grenoble 2) Sas Device for providing a current
KR20220019323A (ko) * 2020-08-10 2022-02-17 에스케이하이닉스 주식회사 파워게이팅 동작을 수행하는 장치
CN113064461A (zh) * 2021-03-31 2021-07-02 苏州喻芯半导体有限公司 一种具有超低片外电容的ldo电路
US11817823B2 (en) * 2021-09-21 2023-11-14 Apple Inc. Multi-core oscillator with transient supply voltage assisted mode switching

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146702A1 (en) * 2007-12-11 2009-06-11 Elite Semiconductor Memory Technology Inc. Charge pump and method for operating the same
CN101588178A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(上海)有限公司 自偏置锁相环
CN102097131A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 电压生成电路
US8981739B2 (en) * 2012-09-26 2015-03-17 Nxp B.V. Low power low dropout linear voltage regulator
CN105094193A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 低压差稳压器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362848B2 (en) 2011-04-07 2013-01-29 Qualcomm Incorporated Supply-regulated VCO architecture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090146702A1 (en) * 2007-12-11 2009-06-11 Elite Semiconductor Memory Technology Inc. Charge pump and method for operating the same
CN101588178A (zh) * 2008-05-23 2009-11-25 中芯国际集成电路制造(上海)有限公司 自偏置锁相环
CN102097131A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 电压生成电路
US8981739B2 (en) * 2012-09-26 2015-03-17 Nxp B.V. Low power low dropout linear voltage regulator
CN105094193A (zh) * 2014-05-04 2015-11-25 中芯国际集成电路制造(上海)有限公司 低压差稳压器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111162736A (zh) * 2019-03-14 2020-05-15 奉加微电子（上海）有限公司 压控振荡器
CN111162736B (zh) * 2019-03-14 2021-06-01 奉加微电子（上海）有限公司 压控振荡器
CN114825912A (zh) * 2022-05-24 2022-07-29 无锡友达电子有限公司 具有超低压差的nmos管输出电路

Also Published As

Publication number Publication date
US10326402B2 (en) 2019-06-18
US20170353156A1 (en) 2017-12-07
CN107465392B (zh) 2020-11-03
JP2017220716A (ja) 2017-12-14

Similar Documents

Publication Publication Date Title
CN107465392A (zh) 振荡电路
US9778672B1 (en) Gate boosted low drop regulator
TW201244344A (en) Device and method for a feedback control of switch capacitive regulator
KR940016235A (ko) 반도체 메모리장치
JPH04505840A (ja) 起動バッテリセイビング動作の制御機能を具備する周波数シンセサイザ
US11374579B2 (en) Charge pump with load driven clock frequency management
JPH11150419A (ja) 発振回路
JP2560983B2 (ja) 半導体装置
TW459378B (en) Voltage controlled generator for semiconductor devices
JP2003168963A (ja) チャージポンプ駆動回路及びチャージポンプの駆動方法
JP4377274B2 (ja) 電源回路及び該電源回路を備えた半導体記憶装置
CN101552592A (zh) Cmos电流自动控制晶体振荡器
US20050122087A1 (en) Power supply device and electronic equipment comprising same
JP2008206035A (ja) Ｐｌｌ回路
JP5140944B2 (ja) 発振回路およびその制御方法
KR100512937B1 (ko) 차동 전하 펌프 및 방법, 이를 이용한 위상 동기 루프 및방법
KR101985953B1 (ko) 펌핑 회로
JPWO2019077890A1 (ja) コンパレータを用いた発振器回路
KR20020078971A (ko) 반도체 소자의 내부 전원 발생기
JP6111085B2 (ja) 発振用集積回路
JP6788850B2 (ja) コンパレータと、そのコンパレータを用いた発振器回路
JPS59114908A (ja) 発振回路を有する集積回路装置
JPH08237938A (ja) 内部電圧発生回路
JP2005092401A (ja) 電源回路
CN105119484B (zh) 一种电荷泵电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240716

Address after: California, USA

Patentee after: SYNAPTICS Inc.

Country or region after: U.S.A.

Address before: Tokyo, Japan

Patentee before: Synaptics Japan G.K.

Country or region before: Japan