CN107452873A - 一种霍尔元件及其制备方法 - Google Patents

一种霍尔元件及其制备方法 Download PDF

Info

Publication number
CN107452873A
CN107452873A CN201710631999.3A CN201710631999A CN107452873A CN 107452873 A CN107452873 A CN 107452873A CN 201710631999 A CN201710631999 A CN 201710631999A CN 107452873 A CN107452873 A CN 107452873A
Authority
CN
China
Prior art keywords
layer
hall element
semiconductor function
preparation
function layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710631999.3A
Other languages
English (en)
Other versions
CN107452873B (zh
Inventor
胡双元
朱忻
黄勇
颜建
吴文俊
和田修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU MATRIX OPTICAL Co Ltd
Original Assignee
SUZHOU MATRIX OPTICAL Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU MATRIX OPTICAL Co Ltd filed Critical SUZHOU MATRIX OPTICAL Co Ltd
Priority to CN201710631999.3A priority Critical patent/CN107452873B/zh
Publication of CN107452873A publication Critical patent/CN107452873A/zh
Application granted granted Critical
Publication of CN107452873B publication Critical patent/CN107452873B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明属于半导体技术领域，提供一种低温度漂移的霍尔元件及其制备方法，其中霍尔元件包括层叠设置的衬底层1、半导体功能层2和电极层3；半导体功能层2为N型掺杂的InxGa1‑xAs1‑ 2xP2x层，其中，x的值大于0且不大于0.5。半导体功能层为InxGa1‑xAs1‑2xP2x四元合金，温度稳定性高，使得霍尔元件的输出电压温度系数性能有了大幅改善，在霍尔元件应用电路中，不再需要配备温度补偿电路，简化霍尔元件的应用，提高整机的可靠性。

Description

一种霍尔元件及其制备方法
技术领域
本发明涉及半导体领域，具体涉及一种霍尔元件及其制备方法。
背景技术
霍尔元件是一种基于霍尔效应的磁传感器，一般用于电机中测定转子转速，如录像机的磁鼓，电脑中的散热风扇等。用它们可以检测磁场及其变化，可在各种与磁场有关的场合中使用。霍尔元件已发展成一个品种多样的磁传感器产品族，并已得到广泛的应用。
在目前霍尔元件的应用场合中，对霍尔元件的温度特性提出了越来越高的要求。目前商用霍尔元件中，温度漂移特性最好的当属砷化镓霍尔元件。但是，在电流传感器等要求较高的领域，在使用砷化镓霍尔元件时仍需配备温度补偿电路，砷化镓霍尔元件的温度漂移特性依然无法满足应用要求，这不仅增大了系统的复杂性，还提高了系统解决方案成本。
此外，由于温度补偿电路一般为硅基电路，在与砷化镓霍尔元件配套使用时还存在可靠性问题。因此，改善现有霍尔元件温度漂移特性成为亟待解决的问题。
发明内容
有鉴于此，本发明实施例提供了一种霍尔元件及其制备方法，以解决现有霍尔元件应用中温度漂移特性较差的问题。
根据第一方面，本发明实施例提供了一种霍尔元件，包括：层叠设置的衬底层、半导体功能层和电极层；半导体功能层为N型掺杂的InxGa1-xAs1-2xP2x层，其中，x的值大于0且不大于0.5。
可选地，InxGa1-xAs1-2xP2x层中的掺杂元素为碲(Te)、硒(Se)、硫(S)、硅(Si)、锡(Sn)、锗(Ge)中的至少一种。
可选地，x的值大于0且不大于0.1。
可选地，衬底层为砷化镓衬底层。
可选地，电极层为石墨烯电极。
根据第二方面，本发明实施例提供了一种霍尔元件的制备方法，包括：在衬底层1上形成半导体功能层2，半导体功能层2为N型掺杂的InxGa1-xAs1-2xP2x层，其中，x的值大于0且不大于0.5。
可选地，InxGa1-xAs1-2xP2x层通过气相外延生长工艺制备，掺杂元素为碲(Te)、硒(Se)、硫(S)、硅(Si)、锡(Sn)、锗(Ge)中的至少一种。
可选地，x的值大于0且不大于0.1。
可选地，还包括对半导体功能层2图案化的步骤。
可选地，还包括在半导体功能层2上形成电极层3的步骤。
本发明技术方案，具有如下优点：
本发明提供的一种低温度漂移的霍尔元件及其制备方法，其中霍尔元件包括层叠设置的衬底层、半导体功能层和电极层；半导体功能层为N型掺杂的InxGa1-xAs1-2xP2x层，其中，x的值大于0且不大于0.5。半导体功能层为InxGa1-xAs1-2xP2x的四元合金，温度稳定性高，将InxGa1-xAs1-2xP2x作为功能层材料，使得霍尔元件的输出电压温度系数性能有了大幅改善，在霍尔元件应用电路中，不再需要配备温度补偿电路，简化霍尔元件的应用，提高整机的可靠性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中一种霍尔元件结构示意图；
图2为本发明实施例中霍尔元件水平截面的结构示意图；
图3为本发明实施例中霍尔元件另一结构示意图；
图中附图标记表示为：11-衬底、12-半导体功能层、13-电极层；21-衬底、22-半导体功能层、23-电极层；31-衬底、32-缓冲层、33-半导体功能层、34-帽层、35-钝化层、36-电极层。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明可以以许多不同的形式实施，而不应该被理解为限于在此阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将把本发明的构思充分传达给本领域技术人员，本发明将仅由权利要求来限定。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。应当理解的是，当元件例如层、区域或基板被称作“形成在”或“设置在”另一元件“上”时，该元件可以直接设置在所述另一元件上，或者也可以存在中间元件。相反，当元件被称作“直接形成在”或“直接设置在”另一元件上时，不存在中间元件。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本实施例提供了一种霍尔元件，如图1所示，包括层叠设置的衬底层11、半导体功能层12和电极层13；半导体功能层12为N型掺杂的InxGa1-xAs1-2xP2x层，其中，x的值大于0且不大于0.5。InxGa1-xAs1-2xP2x材料与砷化镓衬底晶格匹配。在InxGa1-xAs1-2xP2x中掺杂五价元素后形成N型半导体，由于自由电子主要由杂质原子提供，当掺入杂质越多，多子(自由电子)的浓度越高，导电性能就越强。
作为可选的实施方式，InxGa1-xAs1-2xP2x层中的掺杂的五价元素为碲(Te)、硒(Se)、硫(S)、硅(Si)、锡(Sn)、锗(Ge)中的至少一种，掺杂浓度为3×1016cm-3至3×1017cm-3；InxGa1-xAs1-2xP2x层厚度为0.1μm至1μm。作为本发明的一个实施例，在本实施例中，掺杂元素为硅，掺杂浓度为8×1016/cm3，厚度为0.5μm。
作为可选的实施方式，x的值大于0且不大于0.1。x值在此范围内时，InxGa1-xAs1- 2xP2x材料的迁移率与砷化镓材料接近。在本实施例中，x为0.05，即，半导体功能层12材料为In0.05Ga0.95As0.9P0.1。
作为可选的实施方式，衬底层11为砷化镓衬底层。在本实施例中，衬底层厚度为625μm。
作为可选的实施方式，电极层13为石墨烯电极。
如图1，本发明实施例还提供了一种霍尔元件的制备方法，包括：在衬底层11上形成半导体功能层12，半导体功能层12为N型掺杂的InxGa1-xAs1-2xP2x层，其中，x的值大于0且不大于0.5。
作为可选的实施方式，InxGa1-xAs1-2xP2x半导体功能层12通过气相外延生长工艺制备，掺杂元素为碲(Te)、硒(Se)、硫(S)、硅(Si)、锡(Sn)、锗(Ge)中的至少一种。在具体实施例中，掺杂元素为硅，掺杂浓度为8×1016cm-3，厚度为0.5μm。
如图1，作为可选的实施方式，x的值大于0且不大于0.1。在具体实施例中，x优选为0.05，即，半导体功能层12材料为In0.05Ga0.95As0.9P0.1。
如图2，作为可选的实施方式，还包括对半导体功能层22图案化的步骤。在具体实施方式中，如图2所示，为霍尔元件水平截面示意图，在半导体功能层22上通过刻蚀工艺图案化出图示形状。
如图2，作为可选的实施方式，还包括在半导体功能层22上形成电极层23的步骤。在具体实施例中，如图2所示，电极层23为四个五边形的形状。
如图3，本实施例中，先在衬底层31上外延生长一层缓冲层32，该缓冲层32为本征半导体层，厚度为0.5μm。再气相外延生长半导体功能层33和InGaP帽层34，通过刻蚀工艺对上述缓冲层32、半导体功能层33和InGaP帽层34进行图案化，暴露上述衬底层31部分区域。通过外延生长的方式，在其上形成InGaP钝化层35。通过湿法刻蚀工艺，在InGaP钝化层35和InGaP帽层34刻蚀出盲孔，以露出部分半导体功能层33，在盲孔中制备金属电极36。在具体实施例中，电极36可以是石墨烯电极。
实施例2
本实施例提供了一种霍尔元件，结构同实施1，不同的是x的值为0.5，即半导体功能层为In0.5Ga0.5P，掺杂元素为碲，掺杂浓度为3×1016cm-3，厚度为0.5μm。
实施例3
本实施例提供了一种霍尔元件，结构同实施1，不同的是x的值为0.1，即半导体功能层为In0.1Ga0.9As0.8P0.2，掺杂元素为锗，掺杂浓度为8×1016cm-3，厚度为0.1μm。
实施例4
本实施例提供了一种霍尔元件，结构同实施1，不同的是x的值为0.01，即半导体功能层为In0.01Ga0.99As0.98P0.02，掺杂元素为锗，掺杂浓度为3×1017cm-3，厚度为1μm。
对比例1
本对比例提供一种霍尔元件，其结构与制备方法同实施例1，不同的是：半导体功能层2的材料为砷化镓，即x为0时的InxGa1-xAs1-2xP2x 。
测试例
对实施例和对比例中的霍尔元件的输出电压进行测试；对实施例和对比例中霍尔元件的输出电压温度系数进行测试；测试数据如下表所示：
从上表数据可以看出，本发明实施例的霍尔元件与对比例相比，大幅降低霍尔元件的温度漂移特性，提高了霍尔元件的可靠性。
本发明提供的一种低温度漂移的霍尔元件及其制备方法，其中霍尔元件包括层叠设置的衬底层1、半导体功能层2和电极层3；半导体功能层2为N型掺杂的InxGa1-xAs1-2xP2x层，其中，x的值大于0且不大于0.5。由于在现有GaAs功能层中加入了温度稳定性非常好的InGaP材料，得到温度稳定性大幅提升的InxGa1-xAs1-2xP2x的四元合金，将InxGa1-xAs1-2xP2x作为功能层材料，使得霍尔元件的输出电压温度系数性能有了大幅改善，在一般的霍尔元件应用电路中，不再需要配备温度补偿电路，简化霍尔元件的应用，提高整机的可靠性。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种霍尔元件，其特征在于，包括：
层叠设置的衬底层、半导体功能层和电极层；所述半导体功能层为N型掺杂的InxGa1- xAs1-2xP2x层，其中，x的值大于0且不大于0.5。
2.根据权利要求1所述的霍尔元件，其特征在于，所述InxGa1-xAs1-2xP2x层中的掺杂元素为碲(Te)、硒(Se)、硫(S)、硅(Si)、锡(Sn)、锗(Ge)中的至少一种。
3.根据权利要求1或2所述的霍尔元件，其特征在于，所述x的值大于0且不大于0.1。
4.根据权利要求1-3任一项所述的霍尔元件，其特征在于，所述衬底层为砷化镓衬底层。
5.根据权利要求1-4任一项所述的霍尔元件，其特征在于，所述电极层为石墨烯电极。
6.一种权利要求1-5任一项所述的霍尔元件的制备方法，其特征在于，包括以下步骤：
在衬底层上形成半导体功能层，所述半导体功能层为N型掺杂的InxGa1-xAs1-2xP2x层，其中，x的值大于0且不大于0.5。
7.根据权利要求6所述的制备方法，其特征在于，所述InxGa1-xAs1-2xP2x层通过气相外延生长工艺制备，掺杂元素为碲(Te)、硒(Se)、硫(S)、硅(Si)、锡(Sn)、锗(Ge)中的至少一种。
8.根据权利要求6或7所述的制备方法，其特征在于，所述x的值大于0且不大于0.1。
9.根据权利要求6-8任一项所述的制备方法，其特征在于，还包括对所述半导体功能层图案化的步骤。
10.根据权利要求6-9任一项所述的制备方法，其特征在于，还包括在所述半导体功能层上形成电极层的步骤。
CN201710631999.3A 2017-07-28 2017-07-28 一种霍尔元件及其制备方法 Active CN107452873B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710631999.3A CN107452873B (zh) 2017-07-28 2017-07-28 一种霍尔元件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710631999.3A CN107452873B (zh) 2017-07-28 2017-07-28 一种霍尔元件及其制备方法

Publications (2)

Publication Number Publication Date
CN107452873A true CN107452873A (zh) 2017-12-08
CN107452873B CN107452873B (zh) 2020-09-04

Family

ID=60490262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710631999.3A Active CN107452873B (zh) 2017-07-28 2017-07-28 一种霍尔元件及其制备方法

Country Status (1)

Country Link
CN (1) CN107452873B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2137020A (en) * 1980-08-05 1984-09-26 Standard Telephones Cables Ltd Hall Effect Device
CN1316104A (zh) * 1998-08-07 2001-10-03 旭化成株式会社 磁传感器及其制造方法
CN1754270A (zh) * 2003-02-26 2006-03-29 旭化成电子株式会社 半导体传感器及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2137020A (en) * 1980-08-05 1984-09-26 Standard Telephones Cables Ltd Hall Effect Device
CN1316104A (zh) * 1998-08-07 2001-10-03 旭化成株式会社 磁传感器及其制造方法
CN1754270A (zh) * 2003-02-26 2006-03-29 旭化成电子株式会社 半导体传感器及其制造方法

Also Published As

Publication number Publication date
CN107452873B (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
US5151764A (en) Semiconductor device
KR102526649B1 (ko) 이차원 물질을 포함하는 반도체소자 및 그 제조방법
US8872225B2 (en) Defect transferred and lattice mismatched epitaxial film
TW201620013A (zh) 半導體元件及其製造方法
CN103390640B (zh) 一种以Bi2Se3薄膜为接触层的硅肖特基结及制备方法
US9947689B2 (en) Semiconductor device structure with 110-PFET and 111-NFET current flow direction
CN108321256A (zh) 一种基于p型透明栅极GaN基紫外探测器的制备方法
JP4765211B2 (ja) ｐｉｎ型受光素子
Lin et al. Photoluminescence and electroluminescence from Ge/strained GeSn/Ge quantum wells
Schwingenschlögl et al. Extrinsic doping in silicon revisited
CN107452873A (zh) 一种霍尔元件及其制备方法
JP2011191066A (ja) 温度センサ及び温度センサの製造方法
JP2016143718A (ja) 赤外線センサの製造方法
JP2000183424A (ja) 化合物半導体多層薄膜及び半導体装置
CN114496788A (zh) 一种p型沟道氮化镓晶体管及其制备方法
JP6301608B2 (ja) 磁気センサ及び磁気センサの製造方法
CN108352408A (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
JP2005026242A (ja) 半導体素子及び半導体素子の製造方法
JPS59165455A (ja) 半導体装置
CN110828550A (zh) 一种氮化硼/石墨烯异质结器件
US20120074523A1 (en) Controlling microelectronic substrate bowing
TWI653667B (zh) 磊晶用基板及其製造方法
JPS5828731B2 (ja) ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ
CN205004355U (zh) 一种霍尔元件
KR20170052788A (ko) 접촉면적이 확장된 활성층을 포함하는 홀 센서 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Hall element and preparation method thereof

Effective date of registration: 20211029

Granted publication date: 20200904

Pledgee: Bank of China Limited Zhangjiagang branch

Pledgor: SUZHOU JUZHEN PHOTOELECTRIC Co.,Ltd.

Registration number: Y2021980011576

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20221018

Granted publication date: 20200904

Pledgee: Bank of China Limited Zhangjiagang branch

Pledgor: SUZHOU JUZHEN PHOTOELECTRIC Co.,Ltd.

Registration number: Y2021980011576