CN107425822B - 一种滤波电路及方法 - Google Patents
一种滤波电路及方法 Download PDFInfo
- Publication number
- CN107425822B CN107425822B CN201710323047.5A CN201710323047A CN107425822B CN 107425822 B CN107425822 B CN 107425822B CN 201710323047 A CN201710323047 A CN 201710323047A CN 107425822 B CN107425822 B CN 107425822B
- Authority
- CN
- China
- Prior art keywords
- level signal
- filtering
- resistor
- branch
- shaping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001914 filtration Methods 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000007493 shaping process Methods 0.000 claims abstract description 56
- 230000008569 process Effects 0.000 claims abstract description 32
- 230000000630 rising effect Effects 0.000 claims abstract description 31
- 239000003990 capacitor Substances 0.000 claims description 94
- 238000010586 diagram Methods 0.000 description 21
- 230000003111 delayed effect Effects 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000001228 spectrum Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H5/00—One-port networks comprising only passive electrical elements as network components
- H03H5/12—One-port networks comprising only passive electrical elements as network components with at least one voltage- or current-dependent element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/12—Shaping pulses by steepening leading or trailing edges
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Networks Using Active Elements (AREA)
Abstract
本发明公开了一种滤波电路，包括：滤波支路和与所述滤波支路连接的整形支路；其中，所述滤波支路，用于对输入电平信号进行滤波，获得滤波后的电平信号；所述整形支路，用于在输入电平信号从第一电平到第二电平的变化过程中，对所述滤波后的电平信号进行整形，获得输出电平信号；其中，所述输出电平信号的上升波形和下降波形不对称。本发明还同时公开了一种滤波方法。
Description
技术领域
本发明涉及滤波技术领域，尤其涉及一种滤波电路及方法。
背景技术
通常，在全球移动通信系统(GSM，Global System for Mobile Communication)功率放大器(PA，Power Amplifier)中，功率对时间(PVT，Power Verus Time)曲线的形状会影响频谱指标，也就是说，如果PVT曲线没有调试好，会对射频指标如相位误差、开关谱和调制谱等造成严重影响，例如PVT曲线超标不能正常拨打电话。可见，PVT曲线的调制对于GSM PA至关重要。
一般，控制电压Vramp信号是影响PVT曲线形状的因素之一，因此，可以通过调节控制电压Vramp信号来调整输出功率，以实现不同的输出功率等级。为了使控制电压Vramp信号满足PVT要求，需要滤除控制电压Vramp信号中的干扰信号，同时使控制电压Vramp信号较为平滑；并且，需要降低输出功率对控制电压Vramp信号的敏感度。这样，就需要在GSM PA中，使控制电压Vramp信号先通过一个低通滤波器，利用低通滤波器的滤波特性和衰减特性来实现对控制电压Vramp信号的滤波处理。
现有技术中，采用固定电阻和固定电容来构成低通滤波器，如此，只能依靠调整数字模拟转换器(DAC，Digital to Analog Converter)值的方式来调整控制电压Vramp信号的形状，使PVT曲线的调节难度增大。
发明内容
为解决现有技术存在的问题，本发明实施例期望提供一种滤波电路及方法，能够灵活地调整控制电压Vramp信号的形状，从而降低PVT曲线的调节难度。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供了一种滤波电路，所述电路包括：滤波支路和与所述滤波支路连接的整形支路；其中，
所述滤波支路，用于对输入电平信号进行滤波，获得滤波后的电平信号；
所述整形支路，用于在输入电平信号从第一电平到第二电平的变化过程中，对所述滤波后的电平信号进行整形，获得输出电平信号；其中，所述输出电平信号的上升波形和下降波形不对称。
上述方案中，所述整形支路包括：延时器和与所述延时器连接的开关管，所述开关管包括第一管脚、第二管脚和第三管脚，所述第一管脚和第二管脚之间的电压用于控制所述第二管脚和第三管脚之间的导通和关断；其中，
所述延时器，用于在输入电平信号从第一电平到第二电平的变化过程中，对所述开关管的关断时间进行延迟，以控制所述开关管的导通时间；
所述开关管，用于在导通时对所述滤波后的电平信号进行整形。
上述方案中，所述延时器包括：第一电阻和与所述第一电阻连接的第一电容；其中，所述第一电阻的输入端与所述滤波支路的第一输入端连接，所述第一电容的输出端与接地端连接；
所述第一管脚与所述第一电阻的输出端连接，所述第二管脚与所述滤波支路的第一输出端连接，所述第三管脚外接预设电压；
所述滤波支路的第二输入端和第二输出端与接地端连接。
上述方案中，所述滤波支路包括：n阶RC低通滤波器，所述n为正整数。
上述方案中，所述n阶RC低通滤波器包括n个第二电阻和n个第二电容，所述第二电阻和第二电容一一对应。
上述方案中，所述第一电阻和/或至少一个第二电阻为可变电阻；其中，
所述可变电阻包括m个串联的电阻和与每个电阻并联的开关，m为正整数。
上述方案中，所述第一电容和/或至少一个第二电容为可变电容；其中，
所述可变电容包括p个并联的电容和与每个电容串联的开关，p为正整数。
上述方案中，所述第一电阻与第一电容的乘积大于各个第二电阻与对应的第二电容的乘积之和。
本发明实施例提供了一种滤波方法，所述方法包括：
对输入电平信号进行滤波，获得滤波后的电平信号；
在输入电平信号从第一电平到第二电平的变化过程中，对所述滤波后的电平信号进行整形，获得输出电平信号；其中，所述输出电平信号的上升波形和下降波形不对称。
上述方案中，所述对所述滤波后的电平信号进行整形包括：
对开关管的关断时间进行延迟，以控制所述开关管的导通时间，所述开关管包括第一管脚、第二管脚和第三管脚，所述第一管脚和第二管脚之间的电压用于控制所述第二管脚和第三管脚之间的导通和关断；
所述开关管在导通时对所述滤波后的电平信号进行整形。
本发明实施例提供的滤波电路及方法，对输入电平信号进行滤波，获得滤波后的电平信号；在输入电平信号从第一电平到第二电平的变化过程中，对所述滤波后的电平信号进行整形，获得输出电平信号；其中，所述输出电平信号的上升波形和下降波形不对称。
可见，本发明实施例通过整形支路对控制电压Vramp信号进行整形，以此来调整控制电压Vramp信号的波形形状，这样，能够不对称地调整控制电压Vramp信号的上升波形和下降波形，从而能够灵活地调整控制电压Vramp信号的形状，降低PVT曲线的调节难度，满足苛刻的PVT要求。
附图说明
图1为本发明滤波电路实施例一的结构示意框图；
图2为本发明滤波电路实施例二的组成结构示意图；
图3为本发明滤波电路实施例三的组成结构示意图之一；
图4为本发明滤波电路实施例三的组成结构示意图之二；
图5为本发明滤波电路实施例三的组成结构示意图之三；
图6为可变电阻的结构示意图；
图7为本发明滤波电路实施例四的组成结构示意图；
图8为本发明滤波方法实施例一的实现流程示意图；
图9为图8所示实现流程中对滤波后的电平信号进行整形的细化流程示意图；
图10为输入电平信号和输出电平信号的波形示意图之一；
图11为输入电平信号和输出电平信号的波形示意图之二。
具体实施方式
本发明实施例提供的滤波电路，主要应用于GSM PA中，在滤波支路之后设置整形支路，作为滤波电路的一部分，通过整形支路对经过滤波的控制电压Vramp信号进行整形，来调整控制电压Vramp信号的波形形状，可以不对称地调整控制电压Vramp信号的上升波形和下降波形，从而能够灵活地调整控制电压Vramp信号的形状，降低PVT曲线的调节难度。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1为本发明滤波电路实施例一的结构示意框图，参照图1所示，本实施例的滤波电路包括：滤波支路11和与所述滤波支路11连接的整形支路12；其中，
所述滤波支路11，用于对输入电平信号进行滤波，获得滤波后的电平信号；
这里，所述输入电平信号可以为控制电压Vramp信号。
所述整形电路12，用于在输入电平信号从第一电平到第二电平的变化过程中，对所述滤波后的电平信号进行整形，获得输出电平信号；其中，所述输出电平信号的上升波形和下降波形不对称。
其中，所述滤波支路11可以包括：n阶RC低通滤波器，所述n为正整数；所述n阶RC低通滤波器包括n个第二电阻和n个第二电容，所述第二电阻和第二电容一一对应。
这里，所述第一电平可以为高电平，相应的，所述第二电平可以为低电平；所述第一电平也可以为低电平，相应的，所述第二电平可以为高电平。
应当说明的是，所述高电平中“高”和所述低电平中“低”是一个相对概念；例如，当所述高电平为2V时，所述低电平低于所述高电平，可以为0.8V，也可以为0V，还可以为-0.5V。总而言之，所述高电平高于所述低电平；并且，在不影响该滤波电路的正常工作情况下，所述高电平可以是介于第一外接电压和第二外接电压之间的任意值，所述低电平也可以是介于第一外接电压和第二外接电压之间的任意值。
这里，所述n可以根据实际需要进行设置，为了同时兼顾滤波性能和简化电路结构，在以下实施例中，所述n阶RC低通滤波器可以设置为2。
所述整形支路12包括延时器121和与所述延时器121连接的开关管122，所述开关管包括第一管脚、第二管脚和第三管脚，所述第一管脚和第二管脚之间的电压用于控制所述第二管脚和第三管脚之间的导通和关断；其中，
所述延时器121，用于在输入电平信号从第一电平到第二电平的变化过程中，对所述开关管122的关断时间进行延迟，以控制所述开关管122的导通时间；
这里，所述延时器121用于对所述开关管122的关断时间进行延迟，换句话说，所述延时器121用于控制所述开关管122的导通延时。因此，可以设置延时器121的延时参数来延迟所述开关管122的关断时间，该延时器121的延时参数越大，则延迟的所述开关管122的关断时间越长，即所述开关管122的导通时间越长。
所述开关管122，用于在导通时对所述滤波后的电平信号进行整形。
所述开关管122可以为NMOS管，也可以为PMOS管，还可以为NPN型三极管，抑或是PNP型三极管；所述开关管122为NMOS管和所述开关管122为NPN型三极管，所述滤波电路的工作原理类似，相应的，所述开关管122为PMOS管和所述开关管122为PNP型三极管，所述滤波电路的工作原理类似。因此，在以下实施例中，只对所述开关管122为NMOS管的滤波电路和所述开关管122为PMOS管的滤波电路进行详细介绍。
当所述开关管122为NMOS管时，所述第一管脚为NMOS管的栅极，所述第二管脚为NMOS管的源极，所述第三管脚为NMOS管的漏极；在输入电平信号从高电平下降到低电平的过程中，当所述开关管122处于导通状态时，对滤波支路11的输出存在充电作用，这样可以延缓输出电平信号的下降，使输出电平信号的下降波形与上升波形不对称。
当所述开关管122为PMOS管时，所述第一管脚为PMOS管的栅极，所述第二管脚为PMOS管的源极，所述第三管脚为PMOS管的漏极；在输入电平信号从低电平上升到高电平的过程中，当所述开关管122处于导通状态时，对滤波支路11的输出存在放电作用，这样可以延缓输出电平信号的上升，使输出电平信号的下降波形与上升波形不对称。
本发明实施例通过延时器121对开关管122的关断时间进行延迟，以控制所述开关管122的导通时间；从而在所述开关管122处于导通状态时，对滤波后的电平信号进行整形，使输出电平信号的下降波形与上升波形不对称，最终达到对输入电平信号进行滤波和整形的目的。
图2为本发明滤波电路实施例二的组成结构示意图，参照图2所示，本实施例的滤波电路包括：第一电阻R1、第一电容C1、NMOS管NM、第二电阻R2、第二电容C2、第三电阻R3和第三电容C3；
其中，第一电阻R1、第一电容C1和NMOS管NM构成整形支路；第二电阻R2、第二电容C2、第三电阻R3和第三电容C3构成滤波支路。
本实施例的滤波电路的连接关系为：在滤波支路中，第二电阻R2、第二电容C2、第三电阻R3和第三电容C3构成二级RC低通滤波器，所述滤波支路的第二输入端和第二输出端与接地端连接。
在整形支路中，第一电阻R1和第一电容C1构成延时器；其中，所述第一电阻R1的输入端与所述滤波支路的第一输入端连接，所述第一电容的输出端与接地端连接；
所述NMOS管NM的栅极与所述第一电阻R1的输出端连接，所述NMOS管NM的源极与所述滤波支路的第一输出端连接，所述NMOS管NM的漏极与预设电压源连接。
进一步地，由于所述滤波电路的整形特性和延时参数与电阻和电容的乘积有关，因此，可以单独调节电阻来达到对输入电平信号进行滤波和整形的目的，相应的，该滤波电路中至少有一个电阻为可变电阻；也可以单独调节电容来达到对输入电平信号进行滤波和整形的目的，相应的，该滤波电路中至少有一个电容为可变电容；还可以同时调节电阻和电容来达到对输入电平信号进行滤波和整形的目的，相应的，该滤波电路中至少有一个电阻为可变电阻和至少有一个电容为可变电容。基于电路实施例二中的滤波电路结构，在本发明滤波电路实施例三中，将对这三种调节的方式进行详细说明。
首先，介绍单独调节电阻来达到对输入电平信号进行滤波和整形的目的，由于电路实施二中的滤波电路中有三个电阻，分别为第一电阻R1、第二电阻R2和第三电阻R3，因此，可以有七种电阻调节方式；例如，将第一电阻R1设置为可变电阻；将第二电阻R2设置为可变电阻；将第三电阻R3设置为可变电阻；将第一电阻R1和第二电阻R2设置为可变电阻；将第二电阻R2和第三电阻R3设置为可变电阻；将第一电阻R1和第三电阻R3设置为可变电阻；将第一电阻R1、第二电阻R2和第三电阻R3设置为可变电阻。图3为本发明滤波电路实施例三的组成结构示意图之一，通过调节可变电阻的阻值来达到对输入电平信号进行滤波和整形的目的，灵活地调整输出电平信号的形状和延时。
然后，介绍单独调节电容来达到对输入电平信号进行滤波和整形的目的，由于电路实施二中的滤波电路中有三个电容，分别为第一电容C1、第二电容C2和第三电容C3，因此，可以有七种电容调节方式；例如，将第一电容C1设置为可变电容；将第二电容C2设置为可变电容；将第三电容C3设置为可变电容；将第一电容C1和第二电容C2设置为可变电容；将第二电容C2和第三电容C3设置为可变电容；将第一电容C1和第三电容C3设置为可变电容；将第一电容C1、第二电容C2和第三电容C3设置为可变电容。图4为本发明滤波电路实施例三的组成结构示意图之二，通过调节可变电容的容值来达到对输入电平信号进行滤波和整形的目的，灵活地调整输出电平信号的形状和延时。
最后，介绍同时调节电阻和电容来达到对输入电平信号进行滤波和整形的目的，由于单独调节电阻的方式有七种，单独调节电容的方式有七种，因此，同时调节电阻和电容的方式有49种，对于具体组合调节的方式，这里不再一一赘述。图5为本发明滤波电路实施例三的组成结构示意图之三，通过同时调节可变电阻的阻值和可变电容的容值来达到对输入电平信号进行滤波和整形的目的，灵活地调整输出电平信号的形状和延时。
应当说明的是，所述可变电阻可以为滑动变阻器，也可以包括m个串联的电阻和与每个电阻并联的开关，其中，m为正整数；为了能够方便地利用参数设置修改所述可变电阻的阻值，以及易于芯片集成，本实施例中，图6为可变电阻的结构示意图，所述可变电阻包括m个串联的电阻和与每个电阻并联的开关。同理，可变电容也可以设置包括p个并联的电容和与每个电容串联的开关，其中，p为正整数。
进一步地，图7为本发明滤波电路实施例四的组成结构示意图，参照图7所示，本实施例的滤波电路包括：第一电阻R1、第一电容C1、PMOS管PM、第二电阻R2、第二电容C2、第三电阻R3和第三电容C3；
其中，第一电阻R1、第一电容C1和PMOS管PM构成整形支路；第二电阻R2、第二电容C2、第三电阻R3和第三电容C3构成滤波支路。
本实施例的滤波电路的连接关系为：在滤波支路中，第二电阻R2、第二电容C2、第三电阻R3和第三电容C3构成二级RC低通滤波器，所述滤波支路的第二输入端和第二输出端与接地端连接。
在整形支路中，第一电阻R1和第一电容C1构成延时器；其中，所述第一电阻R1的输入端与所述滤波支路的第一输入端连接，所述第一电容的输出端与接地端连接；
所述PMOS管PM的栅极与所述第一电阻R1的输出端连接，所述PMOS管PM的源极与所述滤波支路的第一输出端连接，所述PMOS管PM与接地端连接。
应当说明的是，电路实施例四的滤波电路与电路实施例二的滤波电路中电阻和电容的结构类似，因此，对于如何调整本实施例的滤波电路中电阻和/或电容，来灵活地调整输出电平信号的形状和延时，此处将不再赘述。
图8为本发明滤波方法实施例一的实现流程示意图，参照图8所示，本实施例的滤波方法包括：
步骤201，对输入电平信号进行滤波，获得滤波后的电平信号；
这里，通过滤波支路对输入电平信号进行滤波，所述滤波支路可以包括：二级RC低通滤波器，所述二级RC低通滤波器包括两个第二电阻和两个第二电容，所述第二电阻和第二电容一一对应。
步骤202，在输入电平信号从第一电平到第二电平的变化过程中，对所述滤波后的电平信号进行整形，获得输出电平信号；其中，所述输出电平信号的上升波形和下降波形不对称。
这里，通过整形支路对所述滤波后的电平信号进行整形，所述整形支路包括：延时器和与所述延时器连接的开关管；所述开关管可以为NMOS管，也可以为PMOS管，还可以为NPN型三极管，抑或是PNP型三极管。
图9为图8所示实现流程中对滤波后的电平信号进行整形的细化流程示意图，参照图9所示，步骤202具体包括以下步骤：
步骤2021，对开关管的关断时间进行延迟，以控制所述开关管的导通时间，所述开关管包括第一管脚、第二管脚和第三管脚，所述第一管脚和第二管脚之间的电压用于控制所述第二管脚和第三管脚之间的导通和关断；
步骤2022，所述开关管在导通时对所述滤波后的电平信号进行整形。
可以理解的是，在输入电平信号从第一电平到第二电平的过程中，对所述滤波后的电平信号进行整形，就能够使输出电平信号的上升波形和下降波形不对称，是因为：当所述开关管为NMOS管时，在输入电平信号从高电平下降到低电平的过程中，由于整形支路中延时器的延时参数远大于滤波支路的延时参数，使滤波后的电平信号达到低电平时，所述NMOS管的栅极仍为高电平；此时，所述NMOS管的栅极与源极之间的电压大于NMOS管的阈值电压，所述NMOS管导通；当所述NMOS管处于导通状态时，对滤波支路的输出存在充电作用，从而可以延缓输出电平信号的下降，使输出电平信号在下降的时候更加平滑。对应的，在输入电平信号从低电平上升到高电平的过程中，由于整形支路中延时器的延时参数远大于滤波支路的延时参数，使滤波后的电平信号达到高电平时，所述NMOS管的栅极仍为低电平；此时，所述NMOS管的栅极与源极之间的电压不足以使所述NMOS管导通，所述NMOS管处于关断状态，该整形支路对滤波后的电平信号没有起到整形作用。
因此，从上可知，在输入电平信号的上升过程中，通过延时器控制NMOS管的关断延时，使所述NMOS管处于关断状态；以及在输入电平信号的下降过程中，通过延时器控制NMOS管的导通延时，使所述NMOS管处于导通状态，从而能够不对称地调整输出电平信号的上升和下降形状。
另外，当所述开关管为PMOS管时，在输入电平信号从低电平上升到高电平的过程中，由于整形支路中延时器的延时参数远大于滤波支路的延时参数，使滤波后的电平信号达到高电平时，所述PMOS管的栅极仍为低电平；此时，所述PMOS管的栅极与源极之间的电压大于PMOS管的阈值电压，所述PMOS管导通；当所述PMOS管处于导通状态时，对滤波支路的输出存在放电作用，从而可以延缓输出电平信号的上升，使输出电平信号在上升的时候更加平滑。对应的，在输入电平信号从高电平下降到低电平的过程中，由于整形支路中延时器的延时参数远大于滤波支路的延时参数，使滤波后的电平信号达到低电平时，所述PMOS管的栅极仍为高电平；此时，所述PMOS管的栅极与源极之间的电压不足以使所述PMOS管导通，所述PMOS管处于关断状态，该整形支路对滤波后的电平信号没有起到整形作用。
因此，从上可知，在输入电平信号的下降过程中，通过延时器控制PMOS管的关断延时，使所述PMOS管处于关断状态；以及在输入电平信号的上升过程中，通过延时器控制PMOS管的导通延时，使所述PMOS管处于导通状态，从而能够不对称地调整输出电平信号的上升和下降形状。
上述详细介绍了本发明滤波电路的组成结构以及本发明滤波方法的实现流程，在本发明滤波方法实施例二中，基于电路实施例三中的滤波电路，将详细介绍该滤波电路的工作原理。
首先，结合图3中滤波电路，对该滤波电路的工作原理进行详细说明。
这里，针对GSM PA中不同的模式或者功率，可以调节所述二级RC低通滤波器中第二电阻R2和/或第三电阻R3得到不同的低通特性，对称的调整输出电平信号Vo的上升和下降形状；可以通过调节第一电阻R1，控制NMOS管NM的导通和关断延时，不对称地调整输出电平信号Vo的上升和下降形状。
具体地，图10为输入电平信号和输出电平信号的波形示意图之一，结合图3和图10所示，在输入电平信号Vi即控制电压Vramp信号从低电平上升到高电平的过程中，由于延时器的延时参数(该延时参数与第一电阻R1与第一电容C1的乘积即R1*C1成正比)远大于二级RC低通滤波器的延时参数(该延时参数与二级RC低通滤波器中各个电阻与对应的电容的乘积之和即R2*C2+R3*C3成正比)。因此，输入电平信号Vi在上升的过程中，当滤波后的电平信号为高电平时，所述NMOS管NM的栅极仍为低电平，NMOS管NM处于关断状态；此时，输出电平信号Vo的形状和延时主要由二级RC低通滤波器决定，通过调节第二电阻R2和/第三电阻R3，可以调整输出电平信号Vo的形状。
在输入电平信号Vi从高电平下降到低电平的过程中，当滤波后的电平信号为低电平时，所述NMOS管NM的栅极为高电平，NMOS管NM处于导通状态；此时，NMOS管NM对滤波支路的输出存在充电作用，这样就延缓了输出电平信号Vo的下降，使输出电平信号Vo的下降波形与上升波形不对称。
应当说明的是，如图10中输出电平信号Vo所示，通过调节第一电阻R1的大小，可以调整输出电平信号Vo的下降波形；第一电阻R1越大，延时器的延时参数越大，则输出电平信号Vo的下降越平缓，反之亦然。
然后，结合图4中滤波电路，针对GSM PA中不同的模式或者功率，可以调节所述二级RC低通滤波器中第二电容C2和/或第三电容C3得到不同的低通特性，对称的调整输出电平信号Vo的上升和下降形状；可以通过调节第一电容C1，控制NMOS管NM的导通和关断延时，不对称地调整输出电平信号Vo的上升和下降形状。
应当说明的是，如图10中输出电平信号Vo所示，通过调节第一电容C1的大小，可以调整输出电平信号Vo的下降波形；第一电容C1越大，延时器的延时参数越大，则输出电平信号Vo下降越平缓，反之亦然。
最后，结合图5中滤波电路，针对GSM PA中不同的模式或者功率，可以调节所述二级RC低通滤波器中第二电阻R2、第三电阻R3、第二电容C2和第三电容C3得到不同的低通特性，对称的调整输出电平信号Vo的上升和下降形状；可以通过调节第一电阻R1和第一电容C1，控制NMOS管NM的导通和关断延时，不对称地调整输出电平信号Vo的上升和下降形状。
应当说明的是，如图10中输出电平信号Vo所示，通过调节第一电阻R1和第一电容C1的大小，可以调整输出电平信号Vo的下降波形；第一电阻R1和第一电容C1的乘积越大，延时器的延时参数越大，则输出电平信号Vo下降越平缓，反之亦然。
可以理解的是，通过调整第一电阻R1、第二电阻R2、第三电阻R3、以及第一电容C1、第二电容C2和第三电容C3，并结合调整控制电压Vramp信号的DAC值，可以灵活地调整控制电压Vramp信号的输出形状和延时，有助于满足苛刻的PVT要求。
进一步地，在本发明滤波方法实施例三中，基于电路实施例四的滤波电路，将详细介绍该滤波电路的工作原理。
具体地，图11为输入电平信号和输出电平信号的波形示意图之二，结合图7和图11所示，在输入电平信号Vi即控制电压Vramp信号从高电平下降到低电平的过程中，由于延时器的延时参数(该延时参数与第一电阻R1与第一电容C1的乘积即R1*C1成正比)远大于二级RC低通滤波器的延时参数(该延时参数与二级RC低通滤波器中各个电阻与对应的电容的乘积之和即R2*C2+R3*C3成正比)。因此，输入电平信号Vi在下降的过程中，当滤波后的电平信号为低电平时，所述PMOS管PM的栅极仍为高电平，PMOS管PM处于关断状态；此时，输出电平信号Vo的形状和延时主要由二级RC低通滤波器决定。
在输入电平信号Vi从低电平上升到高电平的过程中，当滤波后的电平信号为高电平时，所述PMOS管PM的栅极为低电平，PMOS管PM处于导通状态；此时，PMOS管PM对滤波支路的输出存在放电作用，这样就延缓了输出电平信号Vo的上升，使输出电平信号Vo的下降波形与上升波形不对称。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和范围之内所作的任何修改、等同替换和改进等，均包含在本发明的保护范围之内。
Claims (10)
1.一种滤波电路，其特征在于，所述滤波电路包括：滤波支路和与所述滤波支路连接的整形支路；其中，
所述滤波支路，用于对输入电平信号进行滤波，获得滤波后的电平信号，所述滤波支路对称地对所述输入电平信号的波形进行调节；
所述整形支路，用于在输入电平信号从第一电平到第二电平的变化过程中，对所述滤波后的电平信号的上升波形或者下降波形进行整形，获得输出电平信号；
所述整形支路包括：延时器和与所述延时器连接的开关管，所述开关管包括第一管脚、第二管脚和第三管脚；其中，
所述延时器，与所述第一管脚相连接，用于在输入电平信号从第一电平到第二电平的变化过程中，对所述开关管的关断时间进行延迟，以控制所述开关管的导通时间；
所述开关管，用于在导通时对所述滤波后的电平信号进行整形。
2.根据权利要求1所述的滤波电路，其特征在于，所述延时器包括：第一电阻和与所述第一电阻连接的第一电容；其中，所述第一电阻的输入端与所述滤波支路的第一输入端连接，所述第一电容的输出端与接地端连接；
所述第一管脚与所述第一电阻的输出端连接，所述第二管脚与所述滤波支路的第一输出端连接，所述第三管脚外接预设电压；
所述滤波支路的第二输入端和第二输出端与接地端连接。
3.根据权利要求2所述的滤波电路，其特征在于，所述滤波支路包括：n阶RC低通滤波器，所述n为正整数。
4.根据权利要求3所述的滤波电路，其特征在于，所述n阶RC低通滤波器包括n个第二电阻和n个第二电容，所述第二电阻和第二电容一一对应。
5.根据权利要求4所述的滤波电路，其特征在于，所述第一电阻和/或至少一个第二电阻为可变电阻；其中，
所述可变电阻包括m个串联的电阻和与每个电阻并联的开关，m为正整数。
6.根据权利要求4或5所述的滤波电路，其特征在于，所述第一电容和/或至少一个第二电容为可变电容；其中，
所述可变电容包括p个并联的电容和与每个电容串联的开关，p为正整数。
7.根据权利要求6所述的滤波电路，其特征在于，所述第一电阻与第一电容的乘积大于各个第二电阻与对应的第二电容的乘积之和。
8.根据权利要求1所述的滤波电路，其特征在于所述开关管为N管，所述整形支路用于对下降波形进行调整。
9.一种滤波方法，其特征在于，应用于权利要求1至8中任一项所述的滤波电路，所述方法包括：
对输入电平信号进行滤波，获得滤波后的电平信号；
在输入电平信号从第一电平到第二电平的变化过程中，对所述滤波后的电平信号进行整形，获得输出电平信号；其中，所述输出电平信号的上升波形和下降波形不对称。
10.根据权利要求9所述的滤波方法，其特征在于，所述对所述滤波后的电平信号进行整形包括：
对开关管的关断时间进行延迟，以控制所述开关管的导通时间；
所述开关管在导通时对所述滤波后的电平信号进行整形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710323047.5A CN107425822B (zh) | 2017-05-09 | 2017-05-09 | 一种滤波电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710323047.5A CN107425822B (zh) | 2017-05-09 | 2017-05-09 | 一种滤波电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107425822A CN107425822A (zh) | 2017-12-01 |
| CN107425822B true CN107425822B (zh) | 2024-03-26 |
Family
ID=60425764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710323047.5A Active CN107425822B (zh) | 2017-05-09 | 2017-05-09 | 一种滤波电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107425822B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111030611A (zh) * | 2019-11-15 | 2020-04-17 | 安凯(广州)微电子技术有限公司 | 一种极坐标调制电路及其调制方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1256490A (zh) * | 1998-10-27 | 2000-06-14 | 松下电器产业株式会社 | 波形整形设备和包括该设备的再现信号处理设备 |
| JP2006250748A (ja) * | 2005-03-11 | 2006-09-21 | Fuji Heavy Ind Ltd | レーダ型探査装置 |
| CN1960180A (zh) * | 2005-10-31 | 2007-05-09 | 中兴通讯股份有限公司 | 一种时钟信号检测电路 |
| EP2081294A1 (en) * | 2008-01-16 | 2009-07-22 | WiLinx, Inc. | Programmable filter circuits and methods |
| CN102065039A (zh) * | 2010-10-29 | 2011-05-18 | 北京大学 | 一种高速接口电路自适应均衡方法及电路 |
| CN102403989A (zh) * | 2011-11-15 | 2012-04-04 | 重庆邮电大学 | 一种兼容多种电平模拟信号的延时装置 |
| CN103051304A (zh) * | 2012-12-13 | 2013-04-17 | 广州慧智微电子有限公司 | 具有较短建立延时的rc滤波器电路 |
| CN103633961A (zh) * | 2012-08-21 | 2014-03-12 | Nxp股份有限公司 | 假信号滤波器电路和方法 |
| CN206948277U (zh) * | 2017-05-09 | 2018-01-30 | 广州慧智微电子有限公司 | 一种滤波电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10061235A1 (de) * | 2000-12-08 | 2002-06-27 | Infineon Technologies Ag | Filter |
| JP6574582B2 (ja) * | 2015-03-13 | 2019-09-11 | キヤノンメディカルシステムズ株式会社 | 波形整形フィルタ、集積回路、及び放射線検出装置、並びに、波形整形フィルタの時定数調整方法及び利得調整方法 |
-
2017
- 2017-05-09 CN CN201710323047.5A patent/CN107425822B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1256490A (zh) * | 1998-10-27 | 2000-06-14 | 松下电器产业株式会社 | 波形整形设备和包括该设备的再现信号处理设备 |
| JP2006250748A (ja) * | 2005-03-11 | 2006-09-21 | Fuji Heavy Ind Ltd | レーダ型探査装置 |
| CN1960180A (zh) * | 2005-10-31 | 2007-05-09 | 中兴通讯股份有限公司 | 一种时钟信号检测电路 |
| EP2081294A1 (en) * | 2008-01-16 | 2009-07-22 | WiLinx, Inc. | Programmable filter circuits and methods |
| CN102065039A (zh) * | 2010-10-29 | 2011-05-18 | 北京大学 | 一种高速接口电路自适应均衡方法及电路 |
| CN102403989A (zh) * | 2011-11-15 | 2012-04-04 | 重庆邮电大学 | 一种兼容多种电平模拟信号的延时装置 |
| CN103633961A (zh) * | 2012-08-21 | 2014-03-12 | Nxp股份有限公司 | 假信号滤波器电路和方法 |
| CN103051304A (zh) * | 2012-12-13 | 2013-04-17 | 广州慧智微电子有限公司 | 具有较短建立延时的rc滤波器电路 |
| CN206948277U (zh) * | 2017-05-09 | 2018-01-30 | 广州慧智微电子有限公司 | 一种滤波电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107425822A (zh) | 2017-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9225326B2 (en) | Voltage controlled switching element gate drive circuit | |
| CN101087107A (zh) | 电源电路 | |
| US10276308B2 (en) | BST capacitor control | |
| US20130335143A1 (en) | Class-d power amplifier capable of reducing electromagnetic interference and triangular wave generator thereof | |
| CN101102102A (zh) | 适合于模拟和数字信号的输入接口电路 | |
| CN107408926B (zh) | 具有自适应开关频率的包络跟踪电路和方法 | |
| CN107425822B (zh) | 一种滤波电路及方法 | |
| CN103716737A (zh) | 音量调节电路及方法 | |
| CN203645819U (zh) | 音量调节电路 | |
| CN209823721U (zh) | 用于控制数控衰减器信号过冲的电路 | |
| KR100464446B1 (ko) | 임피던스 스케일링에 의한 주파수 응답 제어 장치 | |
| CN206948277U (zh) | 一种滤波电路 | |
| CN110429816A (zh) | 一种开关电源控制电路 | |
| CN203339954U (zh) | 一种基于保护集成电路的串联稳压电路 | |
| US8670639B2 (en) | Optical-switch driver circuit, optical switch, and optical changeover switch | |
| WO2004093312A1 (en) | A method of controlling a variable gain amplifier and electronic circuit | |
| US9825600B2 (en) | Class D amplifier and electronic devices including the same | |
| CN101719724B (zh) | 多电平输出电源转换器的电位切换装置 | |
| KR102295363B1 (ko) | 스위치드 커패시터 레귤레이터의 슬루 레이트 제어를 위한 회로 및 방법 | |
| CN103051304A (zh) | 具有较短建立延时的rc滤波器电路 | |
| CN114050793A (zh) | 一种采用低成本超频高速跨阻放大器的放大方法 | |
| CN111384662B (zh) | 直调激光器驱动电路以及直调激光器系统 | |
| JP2015171220A (ja) | スイッチ制御回路および無線通信装置 | |
| US11881821B2 (en) | Signal generating circuit and audio processing device | |
| EP4068635A1 (en) | Dual-mode average power tracking (apt) controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 510663 8th floor, building C2, Chuangxin building, No. 182, Kexue Avenue, Huangpu District, Guangzhou, Guangdong Applicant after: Guangzhou Huizhi Microelectronics Co.,Ltd. Address before: 510663 unit c3-802, innovation building, 182 science Avenue, Science City, Guangzhou high tech Industrial Development Zone, Guangdong Province Applicant before: SMARTER MICROELECTRONICS (GUANG ZHOU) Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |