CN107423255A - 一种多路服务器互联拓扑结构 - Google Patents

一种多路服务器互联拓扑结构 Download PDF

Info

Publication number
CN107423255A
CN107423255A CN201710318290.8A CN201710318290A CN107423255A CN 107423255 A CN107423255 A CN 107423255A CN 201710318290 A CN201710318290 A CN 201710318290A CN 107423255 A CN107423255 A CN 107423255A
Authority
CN
China
Prior art keywords
processor
interface
veneer
port
backplane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710318290.8A
Other languages
English (en)
Other versions
CN107423255B (zh
Inventor
王素华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710318290.8A priority Critical patent/CN107423255B/zh
Publication of CN107423255A publication Critical patent/CN107423255A/zh
Application granted granted Critical
Publication of CN107423255B publication Critical patent/CN107423255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks

Abstract

本发明提供一种多路服务器互联拓扑结构，包括：第一单板，第二单板，第三单板，第四单板以及背板；第一单板包括：第一处理器，第二处理器，第一处理器接口，第二处理器接口，第一连接接口，第二连接接口；第二单板包括：第三处理器，第四处理器，第三处理器接口，第四处理器接口，第三连接接口，第四连接接口；第三单板包括：第五处理器，第六处理器，第五处理器接口，第六处理器接口，第五连接接口，将单板上两个处理器的QPI总线分区处理，交叉互联部分不必相互跨越，多路服务器互联拓扑结构在保证正常工作的情况下，可以做到均匀散热，第一连接区，第二连接区，第三连接区避免了处理器之间连接的交叉走线。

Description

一种多路服务器互联拓扑结构
技术领域
本发明涉及服务器领域，尤其涉及一种多路服务器互联拓扑结构。
背景技术
随着信号速率的提高，信号完整性在信号有效传输中所占的位置越来越重要。影响信号完整性的原因很多，尽管工程师在板级设计时尽量优化，以及规避所有信号完整性的不利因素。但由于拓扑结构上互联架构传输过长，也会导致芯片无法承担如此大的损耗，达到甚至超出设计极限，这样导致架构无法实现，优化总线信号完整性。
发明内容
为了克服上述现有技术中的不足，本发明提供一种多路服务器互联拓扑结构，包括：第一单板，第二单板，第三单板，第四单板以及背板；
第一单板，第二单板，第三单板，第四单板通过背板互联；
第一单板包括：第一处理器，第二处理器，第一处理器接口，第二处理器接口，第一连接接口，第二连接接口；
第二单板包括：第三处理器，第四处理器，第三处理器接口，第四处理器接口，第三连接接口，第四连接接口；
第三单板包括：第五处理器，第六处理器，第五处理器接口，第六处理器接口，第五连接接口，第六连接接口；
第四单板包括：第七处理器，第八处理器，第七处理器接口，第八处理器接口，第七连接接口，第八连接接口；
第一处理器分别与第二处理器，第一处理器接口，第一连接接口连接；
第二处理器分别与第二处理器接口，第二连接接口连接；
第三处理器分别与第四处理器，第三处理器接口，第三连接接口连接；
第四处理器分别与第四处理器接口，第四连接接口连接；
第五处理器分别与第六处理器，第五处理器接口，第五连接接口连接；
第六处理器分别与第六处理器接口，第六连接接口连接；
第七处理器分别与第八处理器，第七处理器接口，第七连接接口连接；
第八处理器分别与第八处理器接口，第八连接接口连接。
优选地，背板包括：第一连接区，第二连接区，第三连接区，散热区；
第一连接区设有第一背板接口，第三背板接口，第五背板接口，第七背板接口；
第二连接区设有第一端口，第二端口，第三端口，第四端口，第五端口，第六端口，第七端口，第八端口；
第三连接区设有第二背板接口，第四背板接口，第六背板接口，第八背板接口；
第一连接区，第二连接区，第三连接区依次设置，散热区设置在第一连接区与第二连接区之间。
优选地，第一背板接口与第一处理器接口连接，第二背板接口与第二处理器接口连接，第三背板接口与第三处理器接口连接，第四背板接口与第四处理器接口连接，第五背板接口与第五处理器接口连接，第六背板接口与第六处理器接口连接，第七背板接口与第七处理器接口连接，第八背板接口与第八处理器接口连接。
优选地，第一端口与第一连接接口连接，第二端口与第二连接接口连接，第三端口与第三连接接口连接，第四端口与第四连接接口连接，第五端口与第五连接接口连接，第六端口与第六连接接口连接，第七端口与第七连接接口连接，第八端口与第八连接接口连接。
优选地，第一处理器依次通过第一连接接口，第一端口，第四端口，第四连接接口与第四处理器连接；
第一处理器还依次通过第一处理器接口，第一背板接口，第五背板接口，第五处理器接口与第五处理器连接。
优选地，第二处理器依次通过第二连接接口，第二端口，第三端口，第三连接接口与第三处理器连接；
第二处理器还依次通过第二处理器接口，第二背板接口，第六背板接口，第六处理器接口与第六处理器连接。
优选地，第三处理器还依次通过第三处理器接口，第三背板接口，第七背板接口，第七处理器接口与第七处理器连接。
优选地，第四处理器还依次通过第四处理器接口，第四背板接口，第八背板接口，第八处理器接口与第八处理器连接。
优选地，第一单板，第二单板，第三单板，第四单板以及背板之间均采用QPI总线连接，处理器与处理器接口之间采用QPI总线连接。
优选地，散热区设有多个散热口。
从以上技术方案可以看出，本发明具有以下优点：
多路服务器互联拓扑结构实现了多路服务器互联拓扑结构，并在第一单板，第二单板，第三单板，第四单板之间设有散热区，将单板上两个处理器的QPI总线分区处理，交叉互联部分不必相互跨越，多路服务器互联拓扑结构在保证正常工作的情况下，可以做到均匀散热，第一连接区，第二连接区，第三连接区避免了处理器之间连接的交叉走线。多路服务器互联拓扑结构既实现了QPI互联拓扑结构的优化布置，又实现了系统散热的优化设置。
附图说明
为了更清楚地说明本发明的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为多路服务器互联拓扑结构的连接拓扑图；
图2为第一单板示意图；
图3为第二单板示意图；
图4为第三单板示意图；
图5为第四单板示意图；
图6为背板示意图。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将运用具体的实施例及附图，对本发明保护的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本专利中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利保护的范围。
本实施例提供一种多路服务器互联拓扑结构，如图1至6所示，包括：第一单板10，第二单板20，第三单板30，第四单板40以及背板50；
第一单板10，第二单板20，第三单板30，第四单板40通过背板50互联；
第一单板10包括：第一处理器1，第二处理器2，第一处理器接口11，第二处理器接口12，第一连接接口21，第二连接接口22；第二单板20包括：第三处理器3，第四处理器4，第三处理器接口13，第四处理器接口14，第三连接接口23，第四连接接口24；第三单板30包括：第五处理器5，第六处理器6，第五处理器接口15，第六处理器接口16，第五连接接口25，第六连接接口26；第四单板40包括：第七处理器7，第八处理器8，第七处理器接口17，第八处理器接口18，第七连接接口27，第八连接接口28；
第一处理器1分别与第二处理器2，第一处理器接口11，第一连接接口21连接；第二处理器2分别与第二处理器接口12，第二连接接口22连接；第三处理器3分别与第四处理器4，第三处理器接口13，第三连接接口23连接；第四处理器4分别与第四处理器接口14，第四连接接口24连接；第五处理器5分别与第六处理器6，第五处理器接口15，第五连接接口25连接；第六处理器6分别与第六处理器接口16，第六连接接口26连接；第七处理器7分别与第八处理器8，第七处理器接口17，第七连接接口27连接；第八处理器8分别与第八处理器接口18，第八连接接口28连接。
背板50包括：第一连接区41，第二连接区43，第三连接区44，散热区42；
第一连接区41设有第一背板接口31，第三背板接口33，第五背板接口35，第七背板接口37；第二连接区43设有第一端口51，第二端口52，第三端口53，第四端口54，第五端口55，第六端口56，第七端口57，第八端口58；第三连接区44设有第二背板接口32，第四背板接口34，第六背板接口36，第八背板接口38；第一连接区41，第二连接区43，第三连接区44依次设置，散热区42设置在第一连接区41与第二连接区43之间。
第一背板接口31与第一处理器接口11连接，第二背板接口32与第二处理器接口12连接，第三背板接口33与第三处理器接口13连接，第四背板接口34与第四处理器接口14连接，第五背板接口35与第五处理器接口15连接，第六背板接口36与第六处理器接口16连接，第七背板接口37与第七处理器接口17连接，第八背板接口38与第八处理器接口18连接。
第一端口51与第一连接接口21连接，第二端口52与第二连接接口22连接，第三端口53与第三连接接口23连接，第四端口54与第四连接接口24连接，第五端口55与第五连接接口15连接，第六端口56与第六连接接口16连接，第七端口57与第七连接接口17连接，第八端口58与第八连接接口18连接。
第一处理器1依次通过第一连接接口21，第一端口51，第四端口54，第四连接接口24与第四处理器4连接；第一处理器1还依次通过第一处理器接口11，第一背板接口31，第五背板接口35，第五处理器接口15与第五处理器5连接。
第二处理器2依次通过第二连接接口22，第二端口52，第三端口53，第三连接接口23与第三处理器3连接；第二处理器2还依次通过第二处理器接口22，第二背板接口52，第六背板接口36，第六处理器接口16与第六处理器6连接。
第三处理器3还依次通过第三处理器接口23，第三背板接口33，第七背板接口37，第七处理器接口27与第七处理器7连接。第四处理器4还依次通过第四处理器接口24，第四背板接口34，第八背板接口38，第八处理器接口28与第八处理器8连接。
第一单板10，第二单板20，第三单板30，第四单板40以及背板50之间均采用QPI总线连接，处理器与处理器接口之间采用QPI总线连接。散热区设有多个散热口。
多路服务器互联拓扑结构实现了多路服务器互联拓扑结构，并在第一单板，第二单板，第三单板，第四单板之间设有散热区，将单板上两个处理器的QPI总线分区处理，交叉互联部分不必相互跨越，多路服务器互联拓扑结构在保证正常工作的情况下，可以做到均匀散热，第一连接区，第二连接区，第三连接区避免了处理器之间连接的交叉走线。多路服务器互联拓扑结构既实现了QPI互联拓扑结构的优化布置，又实现了系统散热的优化设置。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

Claims (10)

1.一种多路服务器互联拓扑结构，其特征在于，包括：第一单板，第二单板，第三单板，第四单板以及背板；
第一单板，第二单板，第三单板，第四单板通过背板互联；
第一单板包括：第一处理器，第二处理器，第一处理器接口，第二处理器接口，第一连接接口，第二连接接口；
第二单板包括：第三处理器，第四处理器，第三处理器接口，第四处理器接口，第三连接接口，第四连接接口；
第三单板包括：第五处理器，第六处理器，第五处理器接口，第六处理器接口，第五连接接口，第六连接接口；
第四单板包括：第七处理器，第八处理器，第七处理器接口，第八处理器接口，第七连接接口，第八连接接口；
第一处理器分别与第二处理器，第一处理器接口，第一连接接口连接；
第二处理器分别与第二处理器接口，第二连接接口连接；
第三处理器分别与第四处理器，第三处理器接口，第三连接接口连接；
第四处理器分别与第四处理器接口，第四连接接口连接；
第五处理器分别与第六处理器，第五处理器接口，第五连接接口连接；
第六处理器分别与第六处理器接口，第六连接接口连接；
第七处理器分别与第八处理器，第七处理器接口，第七连接接口连接；
第八处理器分别与第八处理器接口，第八连接接口连接。
2.根据权利要求1所述多路服务器互联拓扑结构，其特征在于，
背板包括：第一连接区，第二连接区，第三连接区，散热区；
第一连接区设有第一背板接口，第三背板接口，第五背板接口，第七背板接口；
第二连接区设有第一端口，第二端口，第三端口，第四端口，第五端口，第六端口，第七端口，第八端口；
第三连接区设有第二背板接口，第四背板接口，第六背板接口，第八背板接口；
第一连接区，第二连接区，第三连接区依次设置，散热区设置在第一连接区与第二连接区之间。
3.根据权利要求2所述多路服务器互联拓扑结构，其特征在于，
第一背板接口与第一处理器接口连接，第二背板接口与第二处理器接口连接，第三背板接口与第三处理器接口连接，第四背板接口与第四处理器接口连接，第五背板接口与第五处理器接口连接，第六背板接口与第六处理器接口连接，第七背板接口与第七处理器接口连接，第八背板接口与第八处理器接口连接。
4.根据权利要求2所述多路服务器互联拓扑结构，其特征在于，
第一端口与第一连接接口连接，第二端口与第二连接接口连接，第三端口与第三连接接口连接，第四端口与第四连接接口连接，第五端口与第五连接接口连接，第六端口与第六连接接口连接，第七端口与第七连接接口连接，第八端口与第八连接接口连接。
5.根据权利要求2所述多路服务器互联拓扑结构，其特征在于，
第一处理器依次通过第一连接接口，第一端口，第四端口，第四连接接口与第四处理器连接；
第一处理器还依次通过第一处理器接口，第一背板接口，第五背板接口，第五处理器接口与第五处理器连接。
6.根据权利要求2所述多路服务器互联拓扑结构，其特征在于，
第二处理器依次通过第二连接接口，第二端口，第三端口，第三连接接口与第三处理器连接；
第二处理器还依次通过第二处理器接口，第二背板接口，第六背板接口，第六处理器接口与第六处理器连接。
7.根据权利要求2所述多路服务器互联拓扑结构，其特征在于，
第三处理器还依次通过第三处理器接口，第三背板接口，第七背板接口，第七处理器接口与第七处理器连接。
8.根据权利要求2所述多路服务器互联拓扑结构，其特征在于，
第四处理器还依次通过第四处理器接口，第四背板接口，第八背板接口，第八处理器接口与第八处理器连接。
9.根据权利要求2所述多路服务器互联拓扑结构，其特征在于，
第一单板，第二单板，第三单板，第四单板以及背板之间均采用QPI总线连接，处理器与处理器接口之间采用QPI总线连接。
10.根据权利要求2所述多路服务器互联拓扑结构，其特征在于，
散热区设有多个散热口。
CN201710318290.8A 2017-05-08 2017-05-08 一种多路服务器互联拓扑结构 Active CN107423255B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710318290.8A CN107423255B (zh) 2017-05-08 2017-05-08 一种多路服务器互联拓扑结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710318290.8A CN107423255B (zh) 2017-05-08 2017-05-08 一种多路服务器互联拓扑结构

Publications (2)

Publication Number Publication Date
CN107423255A true CN107423255A (zh) 2017-12-01
CN107423255B CN107423255B (zh) 2021-01-15

Family

ID=60425431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710318290.8A Active CN107423255B (zh) 2017-05-08 2017-05-08 一种多路服务器互联拓扑结构

Country Status (1)

Country Link
CN (1) CN107423255B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393470A (zh) * 2008-10-28 2009-03-25 深圳市东维丰电子科技有限公司 用于intel主板的连接背板
WO2013081579A1 (en) * 2011-11-29 2013-06-06 Intel Corporation Ring protocol for low latency interconnect switch
CN104199521A (zh) * 2014-09-15 2014-12-10 浪潮(北京)电子信息产业有限公司 一种刀片节点及其扩展方法
CN104536930A (zh) * 2015-01-16 2015-04-22 浪潮(北京)电子信息产业有限公司 一种通信连接方法及系统
CN104899179A (zh) * 2015-04-03 2015-09-09 浪潮电子信息产业股份有限公司 一种基于融合架构的多路服务器qpi扣卡的设计方法
CN105022715A (zh) * 2015-07-08 2015-11-04 浪潮(北京)电子信息产业有限公司 一种服务器背板互连方法和系统
CN105242761A (zh) * 2015-11-17 2016-01-13 浪潮(北京)电子信息产业有限公司 一种服务器架构
CN105760340A (zh) * 2016-02-03 2016-07-13 浪潮(北京)电子信息产业有限公司 一种基于连接器过孔设计的八路服务器
CN105808499A (zh) * 2016-04-01 2016-07-27 浪潮电子信息产业股份有限公司 一种cpu互联装置以及多路服务器cpu互联拓扑结构
CN106502933A (zh) * 2016-11-04 2017-03-15 郑州云海信息技术有限公司 一种硬盘可动态分配的四子星服务器系统

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393470A (zh) * 2008-10-28 2009-03-25 深圳市东维丰电子科技有限公司 用于intel主板的连接背板
WO2013081579A1 (en) * 2011-11-29 2013-06-06 Intel Corporation Ring protocol for low latency interconnect switch
US20150269104A1 (en) * 2011-11-29 2015-09-24 Robert G. Blankenship Ring protocol for low latency interconnect switch
CN104199521A (zh) * 2014-09-15 2014-12-10 浪潮(北京)电子信息产业有限公司 一种刀片节点及其扩展方法
CN104536930A (zh) * 2015-01-16 2015-04-22 浪潮(北京)电子信息产业有限公司 一种通信连接方法及系统
CN104899179A (zh) * 2015-04-03 2015-09-09 浪潮电子信息产业股份有限公司 一种基于融合架构的多路服务器qpi扣卡的设计方法
CN105022715A (zh) * 2015-07-08 2015-11-04 浪潮(北京)电子信息产业有限公司 一种服务器背板互连方法和系统
CN105242761A (zh) * 2015-11-17 2016-01-13 浪潮(北京)电子信息产业有限公司 一种服务器架构
CN105760340A (zh) * 2016-02-03 2016-07-13 浪潮(北京)电子信息产业有限公司 一种基于连接器过孔设计的八路服务器
CN105808499A (zh) * 2016-04-01 2016-07-27 浪潮电子信息产业股份有限公司 一种cpu互联装置以及多路服务器cpu互联拓扑结构
CN106502933A (zh) * 2016-11-04 2017-03-15 郑州云海信息技术有限公司 一种硬盘可动态分配的四子星服务器系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
华为技术有限公司: "华为 FusionServer RH2288H V3技术白皮书", 《HTTP://WWW.CHINASTOR.COM/DOWN/FUSIONSERVER-RH2288H-V3-WHITEPAPER.PDF》 *

Also Published As

Publication number Publication date
CN107423255B (zh) 2021-01-15

Similar Documents

Publication Publication Date Title
US7783818B1 (en) Modularized interconnect between root complexes and I/O modules
CN109547365B (zh) 一种基于srio的无人指控系统数据交换系统
US20040268000A1 (en) Pass through circuit for reduced memory latency in a multiprocessor system
JP2004326799A (ja) 大規模でスケーラブルなプロセッサ・システムを構築するためのプロセッサ・ブック
CN201327640Y (zh) 一种超传输总线接口板间互连结构
CN106936735A (zh) 一种基于国产cpu的万兆以太网交换和rapidio交换融合板
CN101710314A (zh) 高速外围部件互连交换控制器及其实现方法
CN204833236U (zh) 一种支持混合式存储的存储系统
US20110010522A1 (en) Multiprocessor communication protocol bridge between scalar and vector compute nodes
CN108009114A (zh) 一种优化ncsi时钟信号线等长的结构
US20040023558A1 (en) Mid-connect architecture with point-to-point connections for high speed data transfer
CN1901530B (zh) 一种服务器系统
US20080209163A1 (en) Data processing system with backplane and processor books configurable to suppprt both technical and commercial workloads
CN104657315A (zh) 一种集线器控制电路
CN102055634B (zh) 一种基于光纤的can节点互联装置
CN108874711A (zh) 一种优化散热的硬盘背板系统
CN107423255A (zh) 一种多路服务器互联拓扑结构
CN105763488A (zh) 数据中心汇聚核心交换机及其背板
CN108197064A (zh) 一种板载网络方法及装置
CN206757612U (zh) 一种多路服务器互联系统
CN207867490U (zh) 一种用于舰船保障设备的接口转换装置
CN112148663A (zh) 一种数据交换芯片及服务器
CN104699655A (zh) 网络芯片及云服务器系统
JP5842491B2 (ja) 中継装置および通信システム
CN109992060B (zh) 层叠式多路服务器系统及服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20201130

Address after: 215100 No. 1 Guanpu Road, Guoxiang Street, Wuzhong Economic Development Zone, Suzhou City, Jiangsu Province

Applicant after: SUZHOU LANGCHAO INTELLIGENT TECHNOLOGY Co.,Ltd.

Address before: 450000 Henan province Zheng Dong New District of Zhengzhou City Xinyi Road No. 278 16 floor room 1601

Applicant before: ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant