CN107395195A - 一种可调式电压准位的宽能隙半导体元件 - Google Patents

一种可调式电压准位的宽能隙半导体元件 Download PDF

Info

Publication number
CN107395195A
CN107395195A CN201610324236.XA CN201610324236A CN107395195A CN 107395195 A CN107395195 A CN 107395195A CN 201610324236 A CN201610324236 A CN 201610324236A CN 107395195 A CN107395195 A CN 107395195A
Authority
CN
China
Prior art keywords
energy gap
wide energy
gap semiconductor
source
level adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610324236.XA
Other languages
English (en)
Other versions
CN107395195B (zh
Inventor
许甫任
洪建中
黄尧峯
颜诚廷
李傳英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Hanqian Technology Co ltd
Original Assignee
Han Xin Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Han Xin Science And Technology Co Ltd filed Critical Han Xin Science And Technology Co Ltd
Priority to CN201610324236.XA priority Critical patent/CN107395195B/zh
Publication of CN107395195A publication Critical patent/CN107395195A/zh
Application granted granted Critical
Publication of CN107395195B publication Critical patent/CN107395195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

本发明公开一种可调式电压准位的宽能隙半导体元件，包含有一宽能隙半导体功率单元以及一准位调整单元，该宽能隙半导体功率单元具有一源极端，该准位调整单元与该源极端电性连接，其中，该准位调整单元透过该源极端提供一位移电压而调整该宽能隙半导体功率单元的一驱动电压准位。藉由该准位调整单元对该宽能隙半导体功率单元的该驱动电压准位进行调整，而可做为高压增强型晶体管使用，具有成本降低及切换速度提升的功效。

Description

一种可调式电压准位的宽能隙半导体元件
技术领域
本发明为涉及一种宽能隙半导体元件，尤指一种可调式电压准位的宽能隙半导体元件。
背景技术
在半导体元件之中，宽能隙(Wide bandgap)半导体元件具备优良的饱和电子速度、耐压电场及散热系数等优点，而近来吸引许多业者或研究单位投入开发。而目前最广为使用的为氮化镓和碳化硅半导体元件。
其中，以高电子迁移率晶体管(High electron mobility transistor，简称HEMT)举例说明，其具备高频、高崩溃电压及低损失等特性，常见的高电子迁移率晶体管包括原生增强型高电子迁移率晶体管(Pure enhancement mode highelectron mobility transistor，简称Pure E-mode HEMT)、嵌入箝位二极管(Embedded clamping diode)式设计的晶体管以及串叠式设计的金属氧化物半导体场效晶体管(Cascode LV-MOSFET)。
在上述之中，原生增强型高电子迁移率晶体管的制造困难，且其栅极绝缘层的结构相当脆弱，故不利于应用。而嵌入箝位二极管式设计的晶体管除了仅能藉由脉冲宽度调变(Pulse width modulation，简称PWM)控制的缺点外，还具有于启动时为常开(normally on)状态以及需要精密的栅极驱动设计等缺点。至于串叠式设计的金属氧化物半导体场效晶体管，则具有高封装成本、高导通阻抗及切换速度较慢等缺点，并非增强型高电子迁移率晶体管的最好解决方法，其结构可参下。
美国发明专利公告第US 8,624,662B2号，提出一种电子元件，包括一空乏型晶体管、一增强型晶体管以及一单个封装结构，该单个封装结构封装该空乏型晶体管和该增强型晶体管，其中，该空乏型晶体管的一源极电性连接至该增强型晶体管的一漏极，该空乏型晶体管的一漏极电性连接至该单个封装结构的一漏极引线，该增强型晶体管的一栅极电性连接至该单个封装结构的一栅极引线，该空乏型晶体管的一栅极电性连接至该单个封装结构的一附加引线，该增强型晶体管的一源极电性连接至该单个封装结构的一导电结构部分，以及该空乏型晶体管的该栅极不与封装于该单个封装结构中的每个晶体管的每个电极电性连接。
或如美国发明专利公告第US 8,084,783B2号，提出一种增强型GaN场效晶体管装置，包括一主GaN场效晶体管以及一切换元件，该切换元件与该主GaN场效晶体管连接于一叠接结构，其中该切换元件包括一并联连接至一场效晶体管的二极管开关结构，其中该主GaN场效晶体管与该切换元件叠接而作为一增强型GaN场效晶体管装置，其中该GaN场效晶体管单片集成至相同的基板，作为该切换元件的该场效晶体管和该二极管开关结构。
习知的宽能隙功率元件如SiC JFET及GaN HEMT元件，具有高切换速率、高耐压以及低导通阻抗等优势，但在将其制作为原生增强型元件时常遭遇瓶颈，另一方面，于功率元件的实际应用中，由于功率元件所乘载的功率极大，当在使用常开型元件(空乏型元件)时，若控制方面发生问题，电路将呈现短路状态进而造成巨大的电流通过，不仅易造成电路的损坏，更可能使操作者的生命安全受到威胁。
实际举例，以GaN HEMT来说，由于其二维电子气(2DEG)的特性，致使制作空乏型元件(D-mode)比起制作增强型元件(E-mode)的成本低且简单。为此，许多厂商导入了过去在硅元件上的技术，使用串叠(cascode)方式的架构来改变GaN HEMT元件的常开型特性，使其作为一复合式常关型元件被运用，此类元件的优点为能在同时提供宽能隙晶体管所具备的高崩溃电压特性的情况下，以传统习知的硅质金属氧化半导体场效晶体管驱动方式驱动整体元件。但在挂载的元件仍是硅质元件的情况下，其切换速度仍然无法与原生宽能隙元件相当，且由于为串叠结构，故晶体的导通电阻相对地增加，使得宽能隙元件的优势无法有效的发挥。
综合以上所述，并从以上增强型高电子迁移率晶体管的举例可知，目前在宽能隙半导体元件的技术，仍有需多待改进之处。
发明内容
本发明的主要目的，在于解决习知宽能隙半导体元件生产时及实际操作使用时的问题。
为实现上述目的，本发明提供一种可调式电压准位的宽能隙半导体元件，包含有一宽能隙半导体功率单元以及一准位调整单元，该宽能隙半导体功率单元具有一源极端，该准位调整单元与该源极端电性连接，其中，该准位调整单元透过该源极端提供一位移电压而调整该宽能隙半导体功率单元的一驱动电压准位。
为实现上述目的，本发明另提供一种可调式电压准位的宽能隙半导体元件，包含有一空乏型高电子迁移率晶体管单元以及一准位调整单元，该空乏型高电子迁移率晶体管单元具有一源极端，该准位调整单元与该源极端电性连接，其中，该准位调整单元透过该源极端提供一位移电压以调整该空乏型高电子迁移率晶体管单元的一栅源电压。
为实现上述目的，本发明另提供一种可调式电压准位的宽能隙半导体元件，包含有一空乏型场效晶体管单元以及一准位调整单元，该空乏型场效晶体管单元具有一源极端，该准位调整单元与该源极端电性连接，其中，该准位调整单元透过该源极端提供一位移电压以调整该空乏型场效晶体管单元的一栅源电压。
由以上可知，本发明相较于习知技艺可达到的功效在于，本发明利用该宽能隙半导体功率单元与该准位调整单元的搭配，并藉由该准位调整单元对该宽能隙半导体功率单元的该驱动电压准位进行调整，而可做为增强型高电子迁移率晶体管(Enhancement mode high electron mobility transistor，简称E-modeHEMT)使用，并非习知需空乏型高电子迁移率晶体管(Depletion mode highelectron mobility transistor，简称D-mode HEMT)与低压增强型半导体单元组合而成，故本案的该宽能隙半导体元件相较于习知的增强型晶体管，不仅具有较低的成本，也可具有较高的切换速度。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1，为本发明一实施例的宽能隙半导体元件示意图。
图2，为本发明一实施例的宽能隙半导体元件封装结构示意图。
图3A，为本发明第一实施例，以第一电阻及稳压二极管为准位调整单元的宽能隙半导体电路示意图。
图3B，为本发明第一实施例，以第一电阻及稳压二极管为准位调整单元的宽能隙半导体电路封装结构示意图。
图4A，为本发明第二实施例，以稳压二极管为准位调整单元的宽能隙半导体电路示意图。
图4B，为本发明第二实施例，以稳压二极管为准位调整单元的宽能隙半导体电路封装结构示意图。
图5A，为本发明第三实施例，以第一电阻及第二电阻为准位调整单元的宽能隙半导体电路示意图。
图5B，为本发明第三实施例，以第一电阻及第二电阻为准位调整单元的宽能隙半导体电路封装结构示意图。
图6A，为本发明第四实施例，以第二电阻为准位调整单元的宽能隙半导体电路示意图。
图6B，为本发明第四实施例，以第二电阻为准位调整单元的宽能隙半导体电路封装结构示意图。
图7A，为本发明第五实施例，以稳压二极管为准位调整单元的宽能隙半导体电路示意图。
图7B，为本发明第五实施例，以稳压二极管为准位调整单元的宽能隙半导体电路封装结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明技术方案进行详细的描述，以更进一步了解本发明的目的、方案及功效，但并非作为本发明所附权利要求保护范围的限制。
请搭配参阅图1及图2所示，分别为本发明一实施例的宽能隙半导体元件示意图以及本发明一实施例的宽能隙半导体元件封装结构示意图，本发明为一种可调式电压准位的宽能隙半导体元件，包含有一基板10、一宽能隙半导体功率单元20以及一准位调整单元30，该基板10的材料为铜、铝、金或其组合。另外，该基板10的材料也可为陶瓷或树脂，并于其表面覆予导电路径区域。于本实施例中，该宽能隙半导体功率单元20及该准位调整单元30较好地以一封装结构形成于该基板10上，并整合于一单一封装结构40内；然于其他实施例中，也可将该基板10与该宽能隙半导体功率单元20以及该基板10与该准位调整单元30各别封装。于本实施例中，该单一封装结构40包括一栅极引脚41、一漏极引脚42、一源极引脚43、一驱动电源引脚44以及一控制源引脚45，其中该些引脚彼此相互平行排列并延伸凸设于该单一封装结构40外。
该宽能隙半导体功率单元20设置于该基板10上，其中该宽能隙半导体功率单元20可为金属氧化物半导体场效应晶体管(Metal Oxide SemiconductorField Effect Transistor，简称MOSFET)，例如空乏型(Depletion mode)场效晶体管或增强型(Enhancement mode)场效晶体管、接面场效应晶体管(Junction FieldEffect Transistor，简称JFET)、高电子迁移率晶体管(High electron mobilitytransistor，简称HEMT)、绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，简称IGBT)或上述组合。于本发明中，该宽能隙半导体功率单元20具有一源极端21、一漏极端22以及一栅极端23。其中该栅极引脚41、该漏极引脚42及该源极引脚43分别与该宽能隙半导体功率单元20的该栅极端23、该漏极端22以及该源极端21电性连接。
该准位调整单元30设置于该基板10上并与该源极端21及该源极引脚43电性连接，该准位调整单元30提供一位移电压并透过该源极端21以对该宽能隙半导体功率单元20的一驱动电压准位进行调整，使该宽能隙半导体元件具有高压增强型晶体管元件的功效。于本实施例中，以一空乏型高电子迁移率晶体管单元为例，该驱动电压准位可为该空乏型高电子迁移率晶体管单元的一栅源电压。
于本发明中，如图3A至图7B所示，该宽能隙半导体功率元件20为该空乏型高电子迁移率晶体管单元，该准位调整单元30由一第一电阻31、一第二电阻32或一稳压二极管33所组成，其中该稳压二极管33可为齐纳二极管(Zener diode)。
于第一实施例中，如图3A所示，该准位调整单元30由该第一电阻31及该稳压二极管33组成，该第一电阻31的两端分别与该驱动电源引脚44以及该源极端21和该源极引脚43电性连接，该稳压二极管33的一阳极端与该控制源引脚45电性连接，该稳压二极管33的一阴极端与该源极端21和该源极引脚43电性连接。请续参图3B所示，各元件是藉由多个导电引线50电性连接，进一步来说，该栅极端23透过该导电引线50与该栅极引脚41电性连接，该漏极端22透过该导电引线50与该漏极引脚42电性连接，该源极端21透过该导电引线50与该源极引脚43电性连接，该稳压二极管33的该阳极端透过该导电引线50与该控制源引脚45电性连接，该第一电阻31的两端分别透过该导电引线50与该驱动电源引脚44以及该源极引脚43电性连接，需进一步说明的是，该稳压二极管33的该阴极端是直接与该源极引脚43接触而电性连接。
于第二实施例中，如图4A所示，本实施例与第一实施例的差异为该准位调整单元30仅有该稳压二极管33，故该稳压二极管33的该阴极端同时与该源极端21、该源极引脚43及该驱动电源引脚44电性连接，而该稳压二极管33的该阳极端与该控制源引脚45电性连接。请续参图4B所示，由于该准位调整单元30仅有该稳压二极管33，故该驱动电源引脚44直接透过该导电引线50与该源极引脚43电性连接，其余连接方式与第一实施例相同，故不再另行赘述。
于第三实施例中，如图5A所示，本实施例与第一实施例的差异为该准位调整单元30的该稳压二极管33更换为该第二电阻32，故该第二电阻32的一端与该控制源引脚45电性连接，该第二电阻32的另一端与该源极端21和该源极引脚43电性连接。请续参图5B所示，该第二电阻32的两端分别透过该导电引线50与该源极引脚43以及该控制源引脚45电性连接，其余连接方式与第一实施例相同，故不再另行赘述。
于第四实施例中，如图6A所示，本实施例与第二实施例的差异为该准位调整单元30仅有该第二电阻32，故该第二电阻32的一端同时与该源极端21、该源极引脚43及该驱动电源引脚44电性连接，而该第二电阻32的另一端与该控制源引脚45电性连接。请续参图6B所示，由于该准位调整单元30仅有该第二电阻32，故该第二电阻32的一端透过该导电引线50与该源极引脚43电性连接，该第二电阻32的另一端透过该导电引线50与该控制源引脚45电性连接，其余连接方式与第二实施例相同，故不再另行赘述。
于第五实施例中，如图7A及图7B所示，本实施例与第二实施例的差异仅为该源极引脚43和该驱动电源引脚44的改变，主要是将第二实施例中的T字型的该源极引脚43替换成一长方形的源极引脚43A，且将该驱动电源引脚44移除，以增加该栅极引脚41、该漏极引脚42以及该控制源引脚45彼此间的距离。
于实际操作时，以本案第一实施例为举例，请再参阅图3A及图3B所示，当电源由该驱动电源引脚44通过该第一电阻31并使该稳压二极管33产生崩溃效应，使该源极端21(该稳压二极管33的该阴极端)与该控制源引脚45(该稳压二极管33的该阳极端)之间的电压准位维持在该位移电压，而对于该栅极引脚41来说，该位移电压具有电压准位调整的功效。上述仅举该第一电阻31搭配该稳压二极管33为例，只要能提供该位移电压的准位调整器即可，并不以本案的举例为限。
综上所述，本发明利用将该宽能隙半导体功率单元与该准位调整单元设置于该基板上而组成该宽能隙半导体元件，藉由该准位调整单元对该宽能隙半导体功率单元的该驱动电压准位进行调整，而可做为高压增强型晶体管使用，并非习知为同时需高压空乏型半导体单元与低压增强型半导体单元的组合而成，故本案的该宽能隙半导体元件相较于习知的增强型晶体管元件，不仅具有较低的封装成本和较高的切换速度外，更具有较便利的驱动手段以及较低的导通电阻。另外，相较于原生增强型晶体管元件，更具有于栅极绝缘层的结构维持相当程度稳定度的前提下达到较高崩溃电压。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (21)

1.一种可调式电压准位的宽能隙半导体元件，其特征在于包含有：
一具有一源极端的宽能隙半导体功率单元；以及
一与该源极端电性连接的准位调整单元；
其中，该准位调整单元透过该源极端提供一位移电压而调整该宽能隙半导体功率单元的一驱动电压准位。
2.根据权利要求1所述的可调式电压准位的宽能隙半导体元件，其特征在于该宽能隙半导体功率单元选自于金属氧化物半导体场效应晶体管、接面场效应晶体管、高电子迁移率晶体管及绝缘栅双极晶体管所组成的群组。
3.根据权利要求1所述的可调式电压准位的宽能隙半导体元件，其特征在于该宽能隙半导体功率单元以及该准位调整单元形成于一单一封装结构内。
4.根据权利要求3所述的可调式电压准位的宽能隙半导体元件，其特征在于该单一封装结构包括一栅极引脚、一漏极引脚、一源极引脚、一驱动电源引脚以及一控制源引脚，该栅极引脚、该漏极引脚及该源极引脚分别与该宽能隙半导体功率单元的一栅极端、一漏极端以及该源极端电性连接。
5.根据权利要求4所述的可调式电压准位的宽能隙半导体元件，其特征在于该准位调整单元由一第一电阻和一稳压二极管组成，该第一电阻的两端分别与该驱动电源引脚以及该源极端电性连接，该稳压二极管的一阳极端和一阴极端分别与该控制源引脚以及该源极端电性连接。
6.根据权利要求4所述的可调式电压准位的宽能隙半导体元件，其特征在于该准位调整单元由一第一电阻和一第二电阻组成，该第一电阻的两端分别与该驱动电源引脚以及该源极端电性连接，该第二电阻的两端分别与该控制源引脚以及该源极端电性连接。
7.根据权利要求4所述的可调式电压准位的宽能隙半导体元件，其特征在于该准位调整单元为一稳压二极管，该稳压二极管的一阳极端与该控制源引脚电性连接，该稳压二极管的一阴极端与该源极端和该驱动电源引脚电性连接。
8.根据权利要求4所述的可调式电压准位的宽能隙半导体元件，其特征在于该准位调整单元为一第二电阻，该第二电阻的一端与该控制源引脚电性连接，该第二电阻的另一端与该源极端和该驱动电源引脚电性连接。
9.根据权利要求1所述的可调式电压准位的宽能隙半导体元件，其特征在于更包括一基板，该宽能隙半导体功率单元以及该准位调整单元设置于该基板上。
10.一种可调式电压准位的宽能隙半导体元件，其特征在于包含有：
一具有一源极端的空乏型高电子迁移率晶体管单元；以及
一与该源极端电性连接的准位调整单元；
其中，该准位调整单元透过该源极端提供一位移电压以调整该空乏型高电子迁移率晶体管单元的一栅源电压。
11.根据权利要求10所述的可调式电压准位的宽能隙半导体元件，其特征在于该空乏型高电子迁移率晶体管单元以及该准位调整单元形成于一单一封装结构内。
12.根据权利要求11所述的可调式电压准位的宽能隙半导体元件，其特征在于该单一封装结构包括一栅极引脚、一漏极引脚、一源极引脚、一驱动电源引脚以及一控制源引脚，该栅极引脚、该漏极引脚及该源极引脚分别与该空乏型高电子迁移率晶体管单元的一栅极端、一漏极端以及该源极端电性连接。
13.根据权利要求10所述的可调式电压准位的宽能隙半导体元件，其特征在于更包括一基板，该空乏型高电子迁移率晶体管单元以及该准位调整单元设置于该基板上。
14.一种可调式电压准位的宽能隙半导体元件，其特征在于包含有：
一具有一源极端的空乏型场效晶体管单元；以及
一与该源极端电性连接的准位调整单元；
其中，该准位调整单元透过该源极端提供一位移电压以调整该空乏型场效晶体管单元的一栅源电压。
15.根据权利要求14所述的可调式电压准位的宽能隙半导体元件，其特征在于该空乏型场效晶体管单元以及该准位调整单元形成于一单一封装结构内。
16.根据权利要求15所述的可调式电压准位的宽能隙半导体元件，其特征在于该单一封装结构包括一栅极引脚、一漏极引脚、一源极引脚、一驱动电源引脚以及一控制源引脚，该栅极引脚、该漏极引脚及该源极引脚分别与该空乏型场效晶体管单元的一栅极端、一漏极端以及该源极端电性连接。
17.根据权利要求14所述的可调式电压准位的宽能隙半导体元件，其特征在于更包括一基板，该空乏型场效晶体管单元以及该准位调整单元设置于该基板上。
18.根据权利要求12或16所述的可调式电压准位的宽能隙半导体元件，其特征在于该准位调整单元由一第一电阻和一稳压二极管组成，该第一电阻的两端分别与该驱动电源引脚以及该源极端电性连接，该稳压二极管的一阳极端和一阴极端分别与该控制源引脚以及该源极端电性连接。
19.根据权利要求12或16所述的可调式电压准位的宽能隙半导体元件，其特征在于该准位调整单元由一第一电阻和一第二电阻组成，该第一电阻的两端分别与该驱动电源引脚以及该源极端电性连接，该第二电阻的两端分别与该控制源引脚以及该源极端电性连接。
20.根据权利要求12或16所述的可调式电压准位的宽能隙半导体元件，其特征在于该准位调整单元为一稳压二极管，该稳压二极管的一阳极端与该控制源引脚电性连接，该稳压二极管的一阴极端与该源极端和该驱动电源引脚电性连接。
21.根据权利要求12或16所述的可调式电压准位的宽能隙半导体元件，其特征在于该准位调整单元为一第二电阻，该第二电阻的一端与该控制源引脚电性连接，该第二电阻的另一端与该源极端和该驱动电源引脚电性连接。
CN201610324236.XA 2016-05-16 2016-05-16 一种可调式电压准位的宽能隙半导体元件 Active CN107395195B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610324236.XA CN107395195B (zh) 2016-05-16 2016-05-16 一种可调式电压准位的宽能隙半导体元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610324236.XA CN107395195B (zh) 2016-05-16 2016-05-16 一种可调式电压准位的宽能隙半导体元件

Publications (2)

Publication Number Publication Date
CN107395195A true CN107395195A (zh) 2017-11-24
CN107395195B CN107395195B (zh) 2020-11-13

Family

ID=60337945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610324236.XA Active CN107395195B (zh) 2016-05-16 2016-05-16 一种可调式电压准位的宽能隙半导体元件

Country Status (1)

Country Link
CN (1) CN107395195B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090159925A1 (en) * 2007-12-21 2009-06-25 Sanken Electric Co., Ltd. Bidirectional electronic switch
US20150053994A1 (en) * 2013-08-22 2015-02-26 Kabushiki Kaisha Toshiba Diode circuit and dc to dc converter
CN104952728A (zh) * 2014-03-26 2015-09-30 郑克勇 制造垂直型高功率氮化镓pin二极管的方法
CN105023898A (zh) * 2014-04-21 2015-11-04 台达电子工业股份有限公司 半导体装置封装体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090159925A1 (en) * 2007-12-21 2009-06-25 Sanken Electric Co., Ltd. Bidirectional electronic switch
US20150053994A1 (en) * 2013-08-22 2015-02-26 Kabushiki Kaisha Toshiba Diode circuit and dc to dc converter
CN104952728A (zh) * 2014-03-26 2015-09-30 郑克勇 制造垂直型高功率氮化镓pin二极管的方法
CN105023898A (zh) * 2014-04-21 2015-11-04 台达电子工业股份有限公司 半导体装置封装体

Also Published As

Publication number Publication date
CN107395195B (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
US9991884B2 (en) Switching circuits having ferrite beads
CN104321869B (zh) 半导体功率模块和装置
US9293458B2 (en) Semiconductor electronic components and circuits
CN104347618B (zh) 电子部件及方法
US8816497B2 (en) Electronic devices and components for high efficiency power circuits
JP5526179B2 (ja) Ｉｉｉ−ｖ族トランジスタとｉｖ族横型トランジスタを含む積層複合デバイス
JP5632416B2 (ja) Ｉｉｉ−ｖ族トランジスタとｉｖ族縦型トランジスタを含む積層複合デバイス
CN106537586B (zh) 高电流、低切换损耗SiC功率模块
US9048838B2 (en) Switching circuit
KR20140042472A (ko) 질화물 반도체 기반의 파워 변환 장치
CN106067794A (zh) 半导体装置
CN106571363A (zh) 半导体器件
KR102163725B1 (ko) 반도체 소자 및 그 제조방법
CN106571386A (zh) 开关电路、半导体器件和方法
CN104518648A (zh) 用于操作氮化镓电子器件的方法和系统
US20130175542A1 (en) Group III-V and Group IV Composite Diode
Kim et al. Current trends in the development of normally-OFF GaN-on-Si power transistors and power modules: A review
CN105914192A (zh) 基于级联电路的半导体封装结构
CN106796930A (zh) 具有分布式栅极的功率晶体管
CN108695308B (zh) 电源设备
CN107395195A (zh) 一种可调式电压准位的宽能隙半导体元件
US9761703B1 (en) Wide bandgap semiconductor device with adjustable voltage level
TWI728165B (zh) 三族氮化物高速電子遷移率場效應電晶體元件
CN105161527B (zh) 利用一种表面耐压层结构的绝缘栅双极型器件
CN108807369A (zh) 具有可控半导体元件的半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200617

Address after: Room 1225, area B, 12 / F, block B, Lane 2855, Huqingping highway, Qingpu District, Shanghai

Applicant after: Shanghai hanqian Technology Co.,Ltd.

Address before: 2 of the 10th floor, 27 Guanxinlu, Xinzhu

Applicant before: HESTIA POWER Inc.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A wide bandgap semiconductor device with adjustable voltage level

Granted publication date: 20201113

Pledgee: Bank of Communications Limited Shanghai pilot Free Trade Zone Branch

Pledgor: Shanghai hanqian Technology Co.,Ltd.

Registration number: Y2024310000263