CN107369756A - 一种全集成压电驱动装置及其制备方法 - Google Patents

一种全集成压电驱动装置及其制备方法 Download PDF

Info

Publication number
CN107369756A
CN107369756A CN201710604192.0A CN201710604192A CN107369756A CN 107369756 A CN107369756 A CN 107369756A CN 201710604192 A CN201710604192 A CN 201710604192A CN 107369756 A CN107369756 A CN 107369756A
Authority
CN
China
Prior art keywords
pzt
soi
thin film
present
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710604192.0A
Other languages
English (en)
Inventor
李晓钊
施志贵
李争
董圣为
张�浩
康凌风
李男男
杜亦佳
代刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electronic Engineering of CAEP
Original Assignee
Institute of Electronic Engineering of CAEP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electronic Engineering of CAEP filed Critical Institute of Electronic Engineering of CAEP
Priority to CN201710604192.0A priority Critical patent/CN107369756A/zh
Publication of CN107369756A publication Critical patent/CN107369756A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices

Landscapes

  • Micromachines (AREA)

Abstract

本发明提供了一种全集成压电驱动装置,包括PZT驱动层和SOI支撑平台,所述PZT驱动层包括底电极,所述底电极与所述SOI支撑平台连接;所述底电极通过金‑铟共晶键合形成。本发明提供的全集成压电驱动装置结构简单,通过金‑铟共晶键合形成PZT驱动层的底电极,并通过所述底电极与SOI支撑平台连接,避免了采用环氧胶装配方式导致的精度差、可重复性低的问题,提升了全集成压电驱动装置的可靠性。

Description

一种全集成压电驱动装置及其制备方法
技术领域
本发明涉及压电驱动技术领域,特别涉及一种全集成压电驱动装置及其制备方法。
背景技术
PZT是一种锆钛酸铅压电陶瓷材料,由于其独特的分子结构,相比于其他压电材料,如AlN或ZnO,PZT具有更高的压电系数和能量转换效率。已有的PZT压电驱动装置以密歇根大学的Khalil Najafi课题组的工作为主要代表(Aktakka E E,et al.IEEE,International Conference onMICRO Electro Mechanical Systems.2013:576-579.Aktakka E E,et al.IEEE/ASME Transactions onMechatronics,2015,20(2):934-943.),该装置主要由PZT驱动层-SOI支撑层-静电锁定平台三层结构组成。在此装置中,为了实现更大的位移和作用力,保证足够的结构强度,采用PZT材料作为驱动层,其厚度约为20~25μm。在PZT驱动层下面,是用SOI(绝缘体上硅)片加工而成的支撑层,其主要作用是提供PZT驱动层的结构支撑。为了实现装置的静电锁定功能,需要在由PZT驱动层和SOI支撑层装配得到的PZT-SOI复合驱动结构下面设置静电锁定平台,同时需要保证二者之间有20μm左右的间距。
但是,该装置结构复杂,且共包含三层结构之间的装配,如PZT-SOI复合驱动结构与静电锁定平台之间采用环氧胶装配的方式,无法精确控制20μm左右的间距,精度仅为±2μm左右,对准精度差;且环氧胶装配的方式存在可靠性差、可重复性低的问题,影响PZT压电驱动装置的使用效果。
发明内容
本发明的目的在于提供一种全集成压电驱动装置及其制备方法,本发明提供的全集成压电驱动装置结构简单、可靠性高。
本发明提供了一种全集成压电驱动装置,包括PZT驱动层和SOI支撑平台,所述PZT驱动层包括底电极,所述底电极与所述SOI支撑平台连接;所述底电极通过金-铟共晶键合形成。
优选的,所述SOI支撑平台包括SOI片层、设置在所述SOI片层上的锁定电极和设置在所述锁定电极上的电绝缘层,其中,所述电绝缘层与所述底电极连接。
优选的,所述PZT驱动层还包括设置在所述底电极上的PZT层和设置在所述PZT层上的顶电极。
优选的,所述PZT驱动层具有微结构,所述微结构包括悬臂梁结构和质量块结构。
本发明提供了上述技术方案所述全集成压电驱动装置的制备方法,包括以下步骤:
在温度为175~185℃和压力为200~400mbar的条件下,通过金-铟共晶键合形成与所述SOI支撑平台连接的PZT驱动层的底电极,得到全集成压电驱动装置;所述键合的时间为50~70min。
优选的,所述全集成压电驱动装置的制备方法具体包括以下步骤:
(1)采用物理气相沉积法在SOI支撑平台的电绝缘层上沉积第一键合中间层,所述第一键合中间层依次包括第一铬薄膜、第一金薄膜、铟薄膜和第二金薄膜,与所述电绝缘层连接的为第一铬薄膜;
采用物理气相沉积法在PZT驱动层的PZT层上沉积第二键合中间层,所述第二键合中间层依次包括第二铬薄膜、铂薄膜和第三金薄膜,与所述PZT层连接的为第二铬薄膜;
(2)在温度为175~185℃和压力为200~400mbar的条件下,将所述步骤(1)中的第一键合中间层与第二键合中间层通过金-铟共晶键合为一体,作为PZT驱动层的底电极,得到全集成压电驱动装置;所述键合的时间为50~70min。
优选的,所述SOI支撑平台的锁定电极采用物理气相沉积法得到。
优选的,所述SOI支撑平台的电绝缘层采用化学气相沉积法得到。
优选的,所述PZT驱动层的顶电极采用剥离工艺得到。
优选的,所述PZT驱动层的微结构采用皮秒激光刻蚀工艺得到。
本发明提供了一种全集成压电驱动装置,包括PZT驱动层和SOI支撑平台,所述PZT驱动层包括底电极,所述底电极与所述SOI支撑平台连接;所述底电极通过金-铟共晶键合形成。本发明提供的全集成压电驱动装置结构简单,通过金-铟共晶键合形成PZT驱动层的底电极,并通过所述底电极与SOI支撑平台连接,避免了采用环氧胶装配方式导致的精度差、可重复性低的问题,提升了全集成压电驱动装置的可靠性。
本发明提供了所述全集成压电驱动装置的制备方法,在温度为175~185℃和压力为200~400mbar的条件下,通过金-铟共晶键合形成与所述SOI支撑平台连接的PZT驱动层的底电极,得到全集成压电驱动装置;所述键合的时间为50~70min。本发明提供的制备方法能够在较低温度下,采用金-铟共晶键合的方式形成PZT驱动层的底电极,并通过所述底电极与SOI支撑平台连接,避免了常规装配方式,如环氧胶装配的方式,需要在较高温度(250~500℃)下进行,而导致对压电驱动装置的压电性能具有不良影响的问题。此外,本发明提供的制备方法操作简单、成本低,便于大批量、并行加工生产。
附图说明
图1为SOI原片的结构示意图;
图2为SOI片层的结构示意图;
图3为SOI支撑平台的结构示意图;
图4为在SOI支撑平台的电绝缘层上和PZT片的单面分别沉积第一键合中间层和第二键合中间层进行金-铟共晶键合的结构示意图;
图5为具有PZT层的PZT-SOI结构的示意图;
图6为具有PZT焊盘结构的PZT-SOI结构的示意图;
图7为具有底电极焊盘结构和锁定电极的PZT-SOI结构的示意图;
图8为具有顶电极的PZT-SOI结构的示意图;
图9为全集成压电驱动装置的结构示意图;
图中,1-顶层硅、2-埋层二氧化硅、3-衬底硅、4-支撑结构、5-锁定电极、6-电绝缘层、7-底电极、8-PZT片、9-PZT层、10-顶电极、11-悬臂梁结构、12-质量块结构;
A-第一键合中间层、B-第二键合中间层。
具体实施方式
本发明提供了一种全集成压电驱动装置,包括PZT驱动层和SOI支撑平台,所述PZT驱动层包括底电极,所述底电极与所述SOI支撑平台连接;所述底电极通过金-铟共晶键合形成。
本发明提供的全集成压电驱动装置包括SOI支撑平台。在本发明的实施例中,所述SOI支撑平台包括SOI片层、设置在所述SOI片层上的锁定电极5和设置在所述锁定电极5上的电绝缘层6,其中,所述电绝缘层6与所述底电极7连接;所述SOI支撑平台的结构示意图如图3所示。
在本发明的实施例中,所述SOI支撑平台包括SOI片层。在本发明的实施例中,所述SOI片层包括衬底硅3、设置在所述衬底硅3上的埋层二氧化硅2和设置在所述埋层二氧化硅2上的支撑结构4;所述SOI片层的结构示意图如图2所示。在本发明中,所述支撑结构4的高度优选为19~21μm,更优选为20μm;所述埋层二氧化硅2的厚度优选为1~2μm,更优选为1.5μm;所述衬底硅3的厚度优选为350~600μm,更优选为400~550μm,最优选为450~500μm。
在本发明的实施例中,所述SOI支撑平台包括设置在所述SOI片层上的锁定电极5。在本发明的实施例中,所述锁定电极5依次包括铬薄膜、铂薄膜和金薄膜,与所述SOI片层连接的是铬薄膜。在本发明中,所述铬薄膜的厚度优选为290~310埃,更优选为295~305埃,最优选为300埃;所述铂薄膜的厚度优选为490~510埃,更优选为495~505埃,最优选为500埃;所述金薄膜的厚度优选为2900~3100埃,更优选为2950~3050埃,最优选为3000埃。
在本发明的实施例中,所述SOI支撑平台包括设置在所述锁定电极5上的电绝缘层6;所述电绝缘层6与所述锁定电极5的金薄膜连接。在本发明的实施例中,所述电绝缘层6具有焊盘结构,如图9所示。在本发明中,所述电绝缘层6的厚度优选为4900~5100埃,更优选为4950~5050埃,最优选为5000埃。本发明对于所述电绝缘层6所采用的电绝缘材料没有特殊的限定,采用本领域技术人员熟知的电绝缘材料即可,具体如二氧化硅。
本发明提供的全集成压电驱动装置包括PZT驱动层,所述PZT驱动层包括底电极7。在本发明的实施例中,所述PZT驱动层还包括设置在所述底电极7上的PZT层9和设置在所述PZT层9上的顶电极10,如图9所示。
在本发明的实施例中,所述PZT驱动层包括设置在所述底电极7上的PZT层9。在本发明的实施例中,所述PZT层9具有焊盘结构,如图9所示。在本发明中,所述PZT层9的厚度优选为30~40μm,更优选为33~37μm,最优选为35μm。
在本发明的实施例中,所述PZT驱动层包括设置在所述PZT层9上的顶电极10,如图9所示。在本发明的实施例中,所述顶电极10依次包括铬薄膜、铂薄膜和金薄膜,与所述PZT层9连接的是铬薄膜。在本发明中,所述铬薄膜的厚度优选为290~310埃,更优选为295~305埃,最优选为300埃;所述铂薄膜的厚度优选为490~510埃,更优选为495~505埃,最优选为500埃;所述金薄膜的厚度优选为2900~3100埃,更优选为2950~3050埃,最优选为3000埃。
在本发明中,所述全集成压电驱动装置包括PZT驱动层和SOI支撑平台,所述PZT驱动层包括底电极7,所述底电极7与所述SOI支撑平台连接;所述底电极7通过金-铟共晶键合形成。在本发明的实施例中,所述底电极7具有焊盘结构,如图9所示。
在本发明中,所述底电极7通过金-铟共晶键合形成,优选将第一键合中间层A与第二键合中间层B通过金-铟共晶键合为一体得到。在本发明的实施例中,所述第一键合中间层A依次包括第一铬薄膜、第一金薄膜、铟薄膜和第二金薄膜,与所述电绝缘层6连接的为第一铬薄膜。在本发明中,所述第一铬薄膜的厚度优选为190~210埃,更优选为195~205埃,最优选为200埃;所述第一金薄膜的厚度优选为2900~3100埃,更优选为2950~3050埃,最优选为3000埃;所述铟薄膜的厚度优选为19000~11000埃,更优选为19500~10500埃,最优选为10000埃;所述第二金薄膜的厚度优选为190~210埃,更优选为195~205埃,最优选为200埃。在本发明的实施例中,所述第二键合中间层B依次包括第二铬薄膜、铂薄膜和第三金薄膜,与所述PZT层9连接的为第二铬薄膜。在本发明中,所述第三金薄膜的厚度优选为3~5μm,更优选为3.5~4.5μm,最优选为4μm;所述铂薄膜的厚度优选为900~1100埃,更优选为950~1050埃,最优选为1000埃;所述第二铬薄膜的厚度优选为190~210埃,更优选为195~205埃,最优选为200埃。
在本发明中,所述第一铬薄膜和第二铬薄膜作为粘附层,能够增强与其连接的上下两层材料之间的粘附性;所述第一金薄膜、第三金薄膜和铟薄膜作为键合层,铟熔化后扩散进入金,形成共熔金属;铂薄膜作为扩散阻挡层,防止共熔金属扩散进入PZT层影响其性能;第二金薄膜作为保护层,防止铟薄膜被腐蚀或氧化。
在本发明的实施例中,所述PZT驱动层具有微结构,所述微结构包括悬臂梁结构11和质量块结构12,如图9所示。
本发明提供了上述技术方案所述全集成压电驱动装置的制备方法,包括以下步骤:
在温度为175~185℃和压力为200~400mbar的条件下,通过金-铟共晶键合形成与所述SOI支撑平台连接的PZT驱动层的底电极,得到全集成压电驱动装置;所述键合的时间为50~70min。
在本发明中,所述全集成压电驱动装置的制备方法,优选具体包括以下步骤:
(1)采用物理气相沉积法在SOI支撑平台的电绝缘层上沉积第一键合中间层,所述第一键合中间层依次包括第一铬薄膜、第一金薄膜、铟薄膜和第二金薄膜,与所述电绝缘层连接的为第一铬薄膜;
采用物理气相沉积法在PZT驱动层的PZT层上沉积第二键合中间层,所述第二键合中间层依次包括第二铬薄膜、铂薄膜和第三金薄膜,与所述PZT层连接的为第二铬薄膜;
(2)在温度为175~185℃和压力为200~400mbar的条件下,将所述步骤(1)中的第一键合中间层与第二键合中间层通过金-铟共晶键合为一体,作为PZT驱动层的底电极,得到全集成压电驱动装置;所述键合的时间为50~70min。
本发明优选采用物理气相沉积法在SOI支撑平台的电绝缘层6上沉积第一键合中间层A,所述第一键合中间层A依次包括第一铬薄膜、第一金薄膜、铟薄膜和第二金薄膜,与所述电绝缘层6连接的为第一铬薄膜。在本发明中,所述SOI支撑平台的制备方法,优选包括以下步骤:
采用物理气相沉积法在SOI片层的单面沉积锁定电极5;
采用化学气相沉积法在所述锁定电极5上沉积电绝缘层6,得到SOI支撑平台。
在本发明中,所述SOI片层的制备方法,优选包括以下步骤:
将SOI原片刻蚀出台阶状的支撑结构4,得到SOI片层。
在本发明中,所述SOI原片的直径优选为50~250mm,更优选为100~200mm,最优选为150mm。在本发明的实施例中,所述SOI原片包括衬底硅3、设置在所述衬底硅3上的埋层二氧化硅2和设置在所述埋层二氧化硅2上的顶层硅1;所述SOI原片的结构示意图如图1所示。在本发明中,所述顶层硅1的厚度优选为19~21μm,更优选为20μm;所述埋层二氧化硅2的厚度优选为1~2μm,更优选为1.5μm;所述衬底硅3的厚度优选为350~600μm,更优选为400~550μm,最优选为450~500μm。本发明对于所述SOI原片的来源没有特殊的限定,采用本领域技术人员熟知的SOI原片市售商品即可。
在本发明中,所述SOI片层的制备方法,优选具体包括以下步骤:
将所述SOI原片的顶层硅1刻蚀出台阶状的支撑结构4,刻蚀深度至所述SOI原片的埋层二氧化硅2,得到SOI片层。
本发明对于制备所述SOI片层时所采用的刻蚀方法和设备没有特殊的限定,采用本领域技术人员熟知的刻蚀的技术方案即可。本发明优选采用光刻工艺将顶层硅1的表面刻蚀出浅槽台阶形状的光刻胶掩膜,然后采用深反应离子刻蚀工艺刻蚀出台阶状的支撑结构4,刻蚀深度至埋层二氧化硅2,得到SOI片层。在本发明中,进行所述光刻工艺时所采用的光刻胶优选为正性光刻胶;所述正性光刻胶的厚度优选为1.8~2.2μm,更优选为2μm。本发明优选采用商用涂胶机、商用光刻机和商用显影机进行所述光刻工艺。在本发明中,进行所述深反应离子刻蚀工艺时的刻蚀速率优选为3~3.5μm/min,更优选为3.2~3.3μm/min。本发明优选采用商用深反应离子刻蚀机进行所述深反应离子刻蚀工艺。
得到SOI片层后,本发明优选采用物理气相沉积法在所述SOI片层具有支撑结构4的一面沉积锁定电极5。本发明对于所述物理气相沉积法和所采用的设备没有特殊的限定,采用本领域技术人员熟知的物理气相沉积的技术方案即可。本发明优选采用溅射法,更优选为磁控溅射法。在本发明中,采用磁控溅射法沉积锁定电极5时的溅射功率优选为200~300W,更优选为220~280W,最优选为240~260W;溅射速率优选为90~110埃/分钟,更优选为95~105埃/分钟,最优选为100埃/分钟。本发明优选采用商用磁控溅射台沉积所述锁定电极5。
沉积锁定电极5后,本发明优选采用化学气相沉积法在所述锁定电极5上沉积电绝缘层6,得到SOI支撑平台。本发明对于所述化学气相沉积法和所采用的设备没有特殊的限定,采用本领域技术人员熟知的化学气相沉积的技术方案即可。本发明优选采用等离子体增强化学气相沉积法(PECVD)。在本发明中,采用等离子体增强化学气相沉积法沉积电绝缘层6时的沉积温度优选为300~400℃,更优选为320~380℃,最优选为340~360℃。本发明优选采用商用PECVD设备沉积所述电绝缘层6。
得到SOI支撑平台后,本发明优选采用物理气相沉积法在SOI支撑平台的电绝缘层6上沉积第一键合中间层A,所述第一键合中间层A依次包括第一铬薄膜、第一金薄膜、铟薄膜和第二金薄膜,与所述电绝缘层6连接的为第一铬薄膜。本发明对于所述物理气相沉积法和所采用的设备没有特殊的限定,采用本领域技术人员熟知的物理气相沉积的技术方案即可。本发明优选采用溅射法或真空蒸镀法;所述溅射法优选为磁控溅射法;所述真空蒸镀法优选为电子束蒸发法。
在本发明中,沉积所述第一铬薄膜、铟薄膜和第二金薄膜时优选采用电子束蒸发法。在本发明中,采用电子束蒸发法沉积所述第一铬薄膜、铟薄膜和第二金薄膜时的沉积速率独立优选为1.8~2.2nm/s,更优选为2nm/s;衬底温度独立优选为80~100℃,更优选为85~95℃,最优选为90℃。本发明优选采用商用电子束蒸发台沉积所述第一铬薄膜、铟薄膜和第二金薄膜。
在本发明中,沉积所述第一金薄膜时优选采用磁控溅射法。在本发明中,采用所述磁控溅射法沉积所述第一金薄膜时的溅射功率优选为200~300W,更优选为220~280W,最优选为240~260W;溅射速率优选为90~110埃/分钟,更优选为95~105埃/分钟,最优选为100埃/分钟。本发明优选采用商用磁控溅射台沉积所述第一金薄膜。
本发明优选采用物理气相沉积法在PZT驱动层的PZT层9上沉积第二键合中间层B,所述第二键合中间层B依次包括第二铬薄膜、铂薄膜和第三金薄膜,与所述PZT层连接的为第二铬薄膜。本发明对于所述物理气相沉积法和所采用的设备没有特殊的限定,采用本领域技术人员熟知的物理气相沉积的技术方案即可。本发明优选采用溅射法或真空蒸镀法;所述溅射法优选为磁控溅射法;所述真空蒸镀法优选为电子束蒸发法。
在本发明中,沉积所述第二铬薄膜和铂薄膜时优选采用电子束蒸发法。在本发明中,采用电子束蒸发法沉积所述第二铬薄膜和铂薄膜时的沉积速率独立优选为1.8~2.2nm/s,更优选为2nm/s;衬底温度独立优选为80~100℃,更优选为85~95℃,最优选为90℃。本发明优选采用商用电子束蒸发台沉积所述第二铬薄膜和铂薄膜。
在本发明中,沉积所述第三金薄膜时优选采用磁控溅射法。在本发明中,为了降低成本,优选采用磁控溅射法和电镀法结合沉积所述第三金薄膜。在本发明中,沉积所述第三金薄膜的方法,优选包括以下步骤:
采用磁控溅射法沉积第三金薄膜初膜;
采用电镀法将所述第三金薄膜初膜加厚至3~5μm,得到第三金薄膜。
在本发明中,所述第三金薄膜初膜的厚度优选为2900~3100埃,更优选为2950~3050埃,更优选为3000埃。在本发明中,采用磁控溅射法沉积所述第三金薄膜初膜时的溅射功率优选为200~300W,更优选为220~280W,最优选为240~260W;溅射速率优选为90~110埃/分钟,更优选为95~105埃/分钟,最优选为100埃/分钟。本发明优选采用商用磁控溅射台沉积所述第三金薄膜初膜。本发明对于所述电镀法和所采用的设备没有特殊的限定,采用本领域技术人员熟知的电镀的技术方案即可。在本发明的实施例中,具体是在室温下,采用亚硫酸盐溶液体系,在pH值为6.5~7.5,电流密度为0.2~0.3A/dm2的条件下进行所述电镀。本发明优选采用商用电镀设备将所述第四金薄膜初膜加厚至3~5μm,得到第三金薄膜。
在本发明中,所述PZT层9优选是将PZT片8进行减薄得到。本发明优选将所述PZT片8依次进行机械减薄和化学机械抛光,得到PZT层9。本发明对于进行所述机械减薄和化学机械抛光时所采用的方法和设备没有特殊的限定,采用本领域技术人员熟知的机械减薄和化学机械抛光的技术方案即可。在本发明的实施例中,具体是采用商用机械减薄机,以3μm颗粒尺寸的金刚石研磨液对所述PZT片进行机械减薄;然后采用商用化学机械抛光机,以1μm颗粒尺寸的氧化铝抛光液对机械减薄后的PZT片进行化学机械抛光,得到PZT层9。在本发明中,所述PZT片8的直径优选为0.9~1.1mm,更优选为1mm;所述PZT片8的厚度优选为390~410μm,更优选为395~405μm,最优选为400μm。本发明对于所述PZT片的来源没有特殊的限定,采用本领域技术人员熟知的PZT片市售商品即可。
得到第一键合中间层A与第二键合中间层B后,本发明优选在温度为175~185℃和压力为200~400mbar的条件下,将所述第一键合中间层A与第二键合中间层B通过金-铟共晶键合为一体,作为PZT驱动层的底电极7,得到全集成压电驱动装置;所述键合的时间为50~70min。在本发明中,所述键合的温度优选为177~183℃,更优选为179~181℃,最优选为180℃;所述键合的压力优选为250~350mbar,更优选为270~330mbar,最优选为290~310mbar;所述键合的时间优选为55~65min,更优选为58~62min,最优选为60min。本发明优选采用商用键合机进行所述键合。
在本发明中,所述第一铬薄膜和第二铬薄膜作为粘附层,能够增强与其连接的上下两层材料之间的粘附性;所述第一金薄膜、第三金薄膜和铟薄膜作为键合层,在温度为175~185℃和压力为200~400mbar的条件下,低熔点的铟在熔化后扩散进入高熔点的金,形成更高熔点的共熔金属;铂薄膜作为扩散阻挡层,防止共熔金属扩散进入PZT层影响其性能;第二金薄膜作为保护层,防止铟薄膜被腐蚀或氧化。
完成所述键合后,本发明优选将得到的PZT-SOI结构中的PZT层9刻蚀出焊盘结构,如图6所示,优选具体包括以下步骤:
将得到的PZT-SOI结构中的PZT层9依次进行光刻和腐蚀,腐蚀深度至底电极7,得到具有PZT焊盘结构的PZT-SOI结构。
本发明优选采用光刻工艺将所述PZT层9刻蚀出焊盘形状的光刻胶掩膜,然后进行腐蚀,腐蚀深度至底电极7,得到具有PZT焊盘结构的PZT-SOI结构。本发明对于所述光刻工艺和所采用的设备没有特殊的限定,采用本领域技术人员熟知的光刻的技术方案即可。在本发明中,进行所述光刻时所采用的光刻胶优选为正性光刻胶;所述正性光刻胶的厚度优选为3.8~4.2μm,更优选为4μm。本发明优选采用商用涂胶机、商用光刻机和商用显影机进行所述光刻。本发明对于所述腐蚀的方法没有特殊的限定,采用本领域技术人员熟知的腐蚀的技术方案即可。在本发明中,所述腐蚀的温度优选为40~50℃,更优选为43~47℃,最优选为45℃;所述腐蚀的速率优选为2~3μm/min,更优选为2.3~2.7μm/min,最优选为2.5μm/min。在本发明中,进行所述腐蚀时所采用的腐蚀液优选为氢氟酸缓冲溶液、硝酸和盐酸的混合物。在本发明中,所述腐蚀液中氢氟酸缓冲溶液、硝酸和盐酸的体积比优选为(1.8~2.2):(1.8~2.2):(0.8~1.2),更优选为(1.9~2.1):(1.9~2.1):(0.9~1.1),最优选为2:2:1。在本发明中,所述硝酸的质量百分含量优选为60~70%,更优选为63~67%,最优选为65%。在本发明中,所述盐酸的质量百分含量优选为32~44%,更优选为36~40%,最优选为38%。在本发明中,所述氢氟酸缓冲溶液优选为氟化铵溶液和氢氟酸的混合物;所述氢氟酸缓冲溶液中氟化铵溶液和氢氟酸的体积比优选为(5.5~6.5):1,更优选为(5.8~6.2):1,最优选为6:1;其中,所述氟化铵溶液的质量百分含量优选为35~45%,更优选为38~42%,最优选为40%;所述氢氟酸的质量百分含量优选为45~53%,更优选为47~51%,最优选为49%。
本发明优选采用物理气相沉积法在SOI支撑平台的电绝缘层6上沉积第一键合中间层A,采用物理气相沉积法在PZT片8的单面沉积第二键合中间层B,如图4所示;然后将所述第一键合中间层A与第二键合中间层B通过金-铟共晶键合为一体,将得到的PZT-SOI结构的PZT片8进行减薄,得到具有PZT层9的PZT-SOI结构,如图5所示;最后将所述PZT-SOI结构的PZT层9刻蚀出焊盘结构,得到具有PZT焊盘结构的PZT-SOI结构,如图6所示。在本发明中,可具体参照上述技术方案沉积所述第一键合中间层A和第二键合中间层B、将第一键合中间层A和第二键合中间层B通过金-铟共晶键合为一体、将所述PZT-SOI结构的PZT片8进行减薄以及将所述PZT-SOI结构的PZT层9刻蚀出焊盘结构,在此不再进行赘述。
得到具有PZT焊盘结构的PZT-SOI结构后,本发明优选对所述PZT-SOI结构中的底电极7和电绝缘层6分别依次进行光刻和反应离子刻蚀,得到具有底电极焊盘结构和锁定电极的PZT-SOI结构,见图7。本发明优选采用光刻工艺将所述底电极7刻蚀出焊盘形状的光刻胶掩膜,然后采用反应离子刻蚀工艺刻蚀,形成底电极焊盘结构,得到具有底电极焊盘结构的PZT-SOI结构。本发明对于所述光刻工艺和所采用的设备没有特殊的限定,采用本领域技术人员熟知的光刻的技术方案即可。在本发明中,进行所述光刻时所采用的光刻胶优选为正性光刻胶;所述正性光刻胶的厚度优选为2~3μm,更优选为2.5μm。本发明优选采用商用涂胶机、商用光刻机和商用显影机进行所述光刻。本发明对于所述反应离子刻蚀的方法和所采用的设备没有特殊的限定,采用本领域技术人员熟知的反应离子刻蚀的技术方案即可。在本发明中,进行所述反应离子刻蚀优选采用氟基+氯基+氩等离子体,具体可采用CCl2F2+Ar的组合。本发明优选采用商用反应离子刻蚀机进行所述反应离子刻蚀。
得到具有底电极焊盘窗口结构的PZT-SOI结构后,本发明优选采用光刻工艺将所述电绝缘层6刻蚀出焊盘形状的光刻胶掩膜,然后采用反应离子刻蚀工艺刻蚀,暴露出锁定电极5,得到具有底电极焊盘结构和锁定电极的PZT-SOI结构。本发明对于所述光刻工艺和所采用的设备没有特殊的限定,采用本领域技术人员熟知的光刻的技术方案即可。在本发明中,进行所述光刻时所采用的光刻胶优选为正性光刻胶;所述正性光刻胶的厚度优选为2~3μm,更优选为2.5μm。本发明优选采用商用涂胶机、商用光刻机和商用显影机进行所述光刻。本发明对于所述反应离子刻蚀没有特殊的限定,采用本领域技术人员熟知的反应离子刻蚀的技术方案即可。在本发明中,进行所述反应离子刻蚀优选采用氟碳化合物+氩等离子体,具体可采用CHF3+Ar的组合。本发明优选采用商用反应离子刻蚀机进行所述反应离子刻蚀。
得到具有底电极焊盘结构和锁定电极的PZT-SOI结构后,本发明优选采用剥离工艺在所述PZT-SOI结构的PZT层上设置顶电极10,得到具有顶电极10的PZT-SOI结构,见图8。在本发明中,所述顶电极10的制备方法,优选具体包括以下步骤:
采用光刻工艺在所述PZT-SOI结构的PZT层上形成顶电极10对应形状的光刻胶掩膜,然后采用物理气相沉积法在所述光刻胶掩膜上依次沉积铬薄膜、铂薄膜和金薄膜,最后去除光刻胶掩膜,得到具有顶电极10的PZT-SOI结构。
本发明对于所述光刻工艺和所采用的设备没有特殊的限定,采用本领域技术人员熟知的光刻的技术方案即可。在本发明中,进行所述光刻工艺时所采用的光刻胶优选为正性光刻胶或反转光刻胶;所述光刻胶的厚度优选为2~3μm,更优选为2.5μm。本发明优选采用商用涂胶机、商用光刻机和商用显影机进行所述光刻工艺。本发明对于所述物理气相沉积法和所采用的设备没有特殊的限定,采用本领域技术人员熟知的物理气相沉积的技术方案即可。本发明优选采用溅射法,更优选为磁控溅射法。在本发明中,采用磁控溅射法沉积铬薄膜、铂薄膜和金薄膜时的溅射功率独立优选为4~5kW,更优选为4.3~4.7kW,最优选为4.5kW;溅射速率优选为1~2nm/s,更优选为1.3~1.7nm/s,最优选为1.5nm/s。本发明优选采用商用磁控溅射台沉积所述铬薄膜、铂薄膜和金薄膜。本发明对于去除光刻胶掩膜的所采用的方式没有特殊的限定,采用本领域技术人员熟知的去除光刻胶掩膜的技术方案即可。本发明优选以丙酮为去除溶剂,常温下于35~45kHz下超声10~20min,去除光刻胶掩膜,得到具有顶电极10的PZT-SOI结构。
得到具有顶电极10的PZT-SOI结构后,本发明优选采用皮秒激光刻蚀工艺对所述PZT-SOI结构的PZT驱动层刻蚀得到微结构,所述微结构包括悬臂梁结构11和质量块结构12,得到全集成压电驱动装置,见图9。在本发明的实施例中,所述皮秒激光刻蚀工艺中具体采用532nm波长的激光,1Mhz单脉冲,最大脉冲能量<120μJ。本发明优选采用商用皮秒激光加工设备进行所述皮秒激光刻蚀工艺。
下面将结合本发明中的实施例,对本发明中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的以下实施例中,光刻工艺所用设备为商用涂胶机、商用光刻机和商用显影机;
深反应离子刻蚀工艺所用设备为商用深反应离子刻蚀机;
磁控溅射法所用设备为商用磁控溅射台;
等离子体增强化学气相沉积法所用设备为商用PECVD设备;
电子束蒸发法所用设备为商用电子束蒸发台;
键合所用的设备为商用键合机;
机械减薄所用的设备为商用机械减薄机;
化学机械抛光所用的设备为商用化学机械抛光机;
反应离子刻蚀工艺所用设备为商用反应离子刻蚀机;
皮秒激光刻蚀工艺所用设备为商用皮秒激光加工设备。
实施例1
(1)以市售SOI原片为基础制备SOI片层,所述SOI原片的直径为150mm,顶层硅的厚度为20μm,埋层二氧化硅的厚度为1.5μm,衬底硅的厚度为450μm;采用光刻工艺将顶层硅的表面刻蚀出浅槽台阶形状的光刻胶掩膜,其中,所用正性光刻胶的厚度为2μm;
然后采用深反应离子刻蚀工艺刻蚀出台阶状的支撑结构4,刻蚀深度至埋层二氧化硅2,得到SOI片层,其中,刻蚀速率为3.3μm/min。
(2)采用磁控溅射法在所述步骤(1)中的SOI片层具有支撑结构4的一面依次沉积厚度为300埃的铬薄膜、500埃的铂薄膜和3000埃的金薄膜,形成锁定电极5,其中,溅射功率为250W,溅射速率为100埃/分钟;
然后采用等离子体增强化学气相沉积法在所述锁定电极5上沉积厚度为5000埃的二氧化硅,形成电绝缘层6,得到SOI支撑平台,其中,沉积温度为350℃。
(3)在所述步骤(2)中的SOI支撑平台的电绝缘层6上依次沉积厚度为200埃的第一铬薄膜、3000埃的第一金薄膜、10000埃的铟薄膜和200埃的第二金薄膜,形成第一键合中间层A;其中,采用电子束蒸发法沉积所述第一铬薄膜、铟薄膜和第二金薄膜,沉积速率为2nm/s,衬底温度为90℃;采用磁控溅射法沉积所述第一金薄膜,溅射功率为250W,溅射速率为100埃/分钟;
在直径为1mm、厚度为400μm的商用PZT片8的一面依次沉积厚度为200埃的第二铬薄膜、1000埃的铂薄膜和4μm的第三金薄膜,形成第二键合中间层B,其中,采用电子束蒸发法沉积所述第二铬薄膜和铂薄膜,沉积速率为2nm/s,衬底温度为90℃;采用磁控溅射法沉积厚度为3000埃的第三金薄膜初膜,溅射功率为250W,溅射速率为100埃/分钟;然后在室温下,采用亚硫酸盐溶液体系,在pH值为7.0,电流密度为2.5A/dm2的条件下,采用电镀法将所述第三金薄膜初膜加厚至3~5μm,得到第三金薄膜。
(4)在温度为180℃和压力为300mbar的条件下,将所述步骤(3)中的第一键合中间层A与第二键合中间层B通过金-铟共晶键合为一体,形成PZT驱动层的底电极7,得到PZT-SOI结构;其中,键合时间为60min。
(5)以3μm颗粒尺寸的金刚石研磨液对所述步骤(4)中的PZT-SOI结构中的PZT片8进行机械减薄,然后以1μm颗粒尺寸的氧化铝抛光液对机械减薄后的PZT片进行化学机械抛光,形成PZT层9,得到具有PZT层9的PZT-SOI结构;
(6)采用光刻工艺将所述步骤(5)得到的PZT-SOI结构的PZT层9刻蚀出焊盘形状的光刻胶掩膜,其中,所用正性光刻胶的厚度为4μm;
然后进行腐蚀,腐蚀深度至底电极7,得到具有PZT焊盘结构的PZT-SOI结构,其中,腐蚀的温度为45℃,腐蚀的速率为2.5μm/min,所用腐蚀液为体积比2:2:1的氢氟酸缓冲溶液、硝酸溶液(质量百分含量为65%)和盐酸溶液(质量百分含量为38%)的混合物,所述氢氟酸缓冲溶液为体积比6:1的氟化铵溶液(质量百分含量为40%)和氢氟酸(质量百分含量为49%)的混合物。
(7)采用光刻工艺将所述步骤(6)中的PZT-SOI结构的底电极7刻蚀出焊盘形状的光刻胶掩膜,其中,所用正性光刻胶的厚度为2.5μm;
然后采用反应离子刻蚀工艺刻蚀,形成底电极焊盘结构,得到具有底电极焊盘结构的PZT-SOI结构,其中,所述反应离子刻蚀工艺中采用CCl2F2+Ar的组合。
(8)采用光刻工艺将所述步骤(7)中的PZT-SOI结构的电绝缘层6刻蚀出焊盘形状的光刻胶掩膜,其中,所用正性光刻胶的厚度为2.5μm;
然后采用反应离子刻蚀工艺刻蚀,暴露出锁定电极5,得到具有底电极焊盘结构和锁定电极的PZT-SOI结构,其中,所述反应离子刻蚀工艺中采用CHF3+Ar的组合。
(9)采用光刻工艺将所述步骤(8)中的PZT-SOI结构的PZT层9上形成顶电极10形状的光刻胶掩膜,其中,所用正性光刻胶的厚度为2.5μm;
然后采用磁控溅射法在所述光刻胶掩膜上依次沉积厚度为300埃的铬薄膜、500埃的铂薄膜和3000埃的金薄膜,其中,溅射功率为4.5kW;溅射速率为1.5nm/s;
以丙酮为去除溶剂,常温下于40kHz下超声15min,去除光刻胶掩膜,得到具有顶电极的PZT-SOI结构。
(10)采用皮秒激光刻蚀工艺将所述步骤(9)中的PZT-SOI结构的PZT驱动层刻蚀得到悬臂梁结构和质量块结构,得到全集成压电驱动装置,其中,所述皮秒激光刻蚀工艺中采用532nm波长的激光,1Mhz单脉冲,最大脉冲能量<120μJ。
由以上实施例可知,本发明提供的全集成压电驱动装置结构简单,通过金-铟共晶键合形成PZT驱动层的底电极,并通过所述底电极与SOI支撑平台连接,避免了采用环氧胶装配方式导致的精度差、可重复性低的问题,提升了全集成压电驱动装置的可靠性。
本发明提供的制备方法能够在较低温度下,采用金-铟共晶键合的方式形成PZT驱动层的底电极,并通过所述底电极与SOI支撑平台连接,避免了常规装配方式,如环氧胶装配的方式,需要在较高温度(250~500℃)下进行,而导致对压电驱动装置的压电性能具有不良影响的问题。此外,本发明提供的制备方法操作简单、成本低,便于大批量、并行加工生产。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种全集成压电驱动装置,包括PZT驱动层和SOI支撑平台,所述PZT驱动层包括底电极,所述底电极与所述SOI支撑平台连接;所述底电极通过金-铟共晶键合形成。
2.根据权利要求1所述的全集成压电驱动装置,其特征在于,所述SOI支撑平台包括SOI片层、设置在所述SOI片层上的锁定电极和设置在所述锁定电极上的电绝缘层,其中,所述电绝缘层与所述底电极连接。
3.根据权利要求1所述的全集成压电驱动装置,其特征在于,所述PZT驱动层还包括设置在所述底电极上的PZT层和设置在所述PZT层上的顶电极。
4.根据权利要求1或3所述的全集成压电驱动装置,其特征在于,所述PZT驱动层具有微结构,所述微结构包括悬臂梁结构和质量块结构。
5.权利要求1~4任一项所述全集成压电驱动装置的制备方法,包括以下步骤:
在温度为175~185℃和压力为200~400mbar的条件下,通过金-铟共晶键合形成与所述SOI支撑平台连接的PZT驱动层的底电极,得到全集成压电驱动装置;所述键合的时间为50~70min。
6.根据权利要求5所述的制备方法,其特征在于,具体包括以下步骤:
(1)采用物理气相沉积法在SOI支撑平台的电绝缘层上沉积第一键合中间层,所述第一键合中间层依次包括第一铬薄膜、第一金薄膜、铟薄膜和第二金薄膜,与所述电绝缘层连接的为第一铬薄膜;
采用物理气相沉积法在PZT驱动层的PZT层上沉积第二键合中间层,所述第二键合中间层依次包括第二铬薄膜、铂薄膜和第三金薄膜,与所述PZT层连接的为第二铬薄膜;
(2)在温度为175~185℃和压力为200~400mbar的条件下,将所述步骤(1)中的第一键合中间层与第二键合中间层通过金-铟共晶键合为一体,作为PZT驱动层的底电极,得到全集成压电驱动装置;所述键合的时间为50~70min。
7.根据权利要求5或6所述的制备方法,其特征在于,所述SOI支撑平台的锁定电极采用物理气相沉积法得到。
8.根据权利要求7所述的制备方法,其特征在于,所述SOI支撑平台的电绝缘层采用化学气相沉积法得到。
9.根据权利要求5或6所述的制备方法,其特征在于,所述PZT驱动层的顶电极采用剥离工艺得到。
10.根据权利要求9所述的制备方法,其特征在于,所述PZT驱动层的微结构采用皮秒激光刻蚀工艺得到。
CN201710604192.0A 2017-07-24 2017-07-24 一种全集成压电驱动装置及其制备方法 Pending CN107369756A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710604192.0A CN107369756A (zh) 2017-07-24 2017-07-24 一种全集成压电驱动装置及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710604192.0A CN107369756A (zh) 2017-07-24 2017-07-24 一种全集成压电驱动装置及其制备方法

Publications (1)

Publication Number Publication Date
CN107369756A true CN107369756A (zh) 2017-11-21

Family

ID=60308198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710604192.0A Pending CN107369756A (zh) 2017-07-24 2017-07-24 一种全集成压电驱动装置及其制备方法

Country Status (1)

Country Link
CN (1) CN107369756A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10017760C1 (de) * 2000-04-10 2001-08-16 Festo Ag & Co Piezokeramischer Biegewandler sowie Verwendung des piezokeramischen Biegewandlers
JP2003209303A (ja) * 2001-11-08 2003-07-25 Seiko Epson Corp 圧電アクチュエータ及び液体吐出ヘッド
JP2006351725A (ja) * 2005-06-14 2006-12-28 Fujifilm Holdings Corp 圧電アクチュエータ、圧電アクチュエータの製造方法及び液体吐出ヘッド
JP2011010216A (ja) * 2009-06-29 2011-01-13 Sanyo Electric Co Ltd 共振器パッケージおよびその製造方法
CN103837289A (zh) * 2013-11-22 2014-06-04 中航(重庆)微电子有限公司 压力传感器件及其制作方法
CN104202010A (zh) * 2014-08-28 2014-12-10 中国工程物理研究院电子工程研究所 一种镂空空腔型薄膜体声波谐振器及其制作方法
US20150137285A1 (en) * 2013-11-20 2015-05-21 Samsung Electronics Co., Ltd. Capacitive micromachined ultrasonic transducer and method of fabricating the same
CN104767500A (zh) * 2014-01-03 2015-07-08 李国强 空腔型薄膜体声波谐振器及其制备方法
CN105547464A (zh) * 2016-01-06 2016-05-04 中国科学院声学研究所 具有串联结构的mems压电矢量水听器及其制备方法
US20160245667A1 (en) * 2015-02-24 2016-08-25 The Regents Of The University Of Michigan Actuation And Sensing Platform For Sensor Calibration And Vibration Isolation
CN105957959A (zh) * 2016-06-14 2016-09-21 上海应用技术学院 一种微压电驱动器阵列结构的制备方法
CN206921868U (zh) * 2017-07-24 2018-01-23 中国工程物理研究院电子工程研究所 一种全集成压电驱动装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10017760C1 (de) * 2000-04-10 2001-08-16 Festo Ag & Co Piezokeramischer Biegewandler sowie Verwendung des piezokeramischen Biegewandlers
JP2003209303A (ja) * 2001-11-08 2003-07-25 Seiko Epson Corp 圧電アクチュエータ及び液体吐出ヘッド
JP2006351725A (ja) * 2005-06-14 2006-12-28 Fujifilm Holdings Corp 圧電アクチュエータ、圧電アクチュエータの製造方法及び液体吐出ヘッド
JP2011010216A (ja) * 2009-06-29 2011-01-13 Sanyo Electric Co Ltd 共振器パッケージおよびその製造方法
US20150137285A1 (en) * 2013-11-20 2015-05-21 Samsung Electronics Co., Ltd. Capacitive micromachined ultrasonic transducer and method of fabricating the same
CN103837289A (zh) * 2013-11-22 2014-06-04 中航(重庆)微电子有限公司 压力传感器件及其制作方法
CN104767500A (zh) * 2014-01-03 2015-07-08 李国强 空腔型薄膜体声波谐振器及其制备方法
CN104202010A (zh) * 2014-08-28 2014-12-10 中国工程物理研究院电子工程研究所 一种镂空空腔型薄膜体声波谐振器及其制作方法
US20160245667A1 (en) * 2015-02-24 2016-08-25 The Regents Of The University Of Michigan Actuation And Sensing Platform For Sensor Calibration And Vibration Isolation
CN105547464A (zh) * 2016-01-06 2016-05-04 中国科学院声学研究所 具有串联结构的mems压电矢量水听器及其制备方法
CN105957959A (zh) * 2016-06-14 2016-09-21 上海应用技术学院 一种微压电驱动器阵列结构的制备方法
CN206921868U (zh) * 2017-07-24 2018-01-23 中国工程物理研究院电子工程研究所 一种全集成压电驱动装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ETHEM REKAN AKTAKKA: "Wafer-Level Integration of High-Quality Bulk Piezoelectric Ceramics on Silicon", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》, vol. 60, no. 6, pages 2022 - 2028 *
贾孟军等: "开关点电可调节的MEMS冲击加速度锁定开关", 《半导体学报》, no. 08 *

Similar Documents

Publication Publication Date Title
KR100743557B1 (ko) 조절된 내부 응력을 가지는 다층 구조체 및, 그러한구조체를 제조하는 방법
US5994750A (en) Microstructure and method of forming the same
CN106435485B (zh) 在基体、涂层基体和包含涂层基体的半成品上产生结构化涂层的方法
US20100216294A1 (en) Method of fabricating a microelectronic structure involving molecular bonding
US8724200B1 (en) MEMS hierarchically-dimensioned optical mirrors and methods for manufacture thereof
CN101152955B (zh) 微结构器件的制造方法及其制造的微结构器件
US20100019623A1 (en) Micro-electromechanical devices and methods of fabricating thereof
US8410658B2 (en) Multi-layer electrostatic energy harvester and method of making the same
US8207048B2 (en) Method for producing ordered nanostructures
CN106206213B (zh) 一种采用mems工艺制备有机微通道板的方法
US7405466B2 (en) Method of fabricating microelectromechanical system structures
US20220301923A1 (en) Method for manufacturing a film on a support having a non-flat surface
JP2005522689A5 (zh)
CN107369756A (zh) 一种全集成压电驱动装置及其制备方法
JPH06267926A (ja) エッチング工程およびこれを用いた静電マイクロスイッチ
JP3086003B2 (ja) 光走査装置およびその製造方法
US8242006B2 (en) Smooth electrode and method of fabricating same
TW202220243A (zh) 薄膜移轉方法
JP2004119703A (ja) 圧電素子の製造方法及びインクジェットヘッドの製造方法
US20030189025A1 (en) Process for fabricating optical switches
JPH0786106A (ja) 複合基板材料の製造方法
JP3690648B2 (ja) 光導波路基板
JP2004333654A (ja) マイクロアクチュエータ素子およびマイクロアクチュエータ素子の製造方法
EP4113583A1 (en) Atomic-scale leveling device with microstructure, and method for preparing same
JP2009289964A (ja) 貫通配線基板、多層貫通配線基板、貫通配線基板の製造方法および多層貫通配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20240315

AD01 Patent right deemed abandoned