CN107346734B - 二极管的制备方法和二极管 - Google Patents
二极管的制备方法和二极管 Download PDFInfo
- Publication number
- CN107346734B CN107346734B CN201610294361.0A CN201610294361A CN107346734B CN 107346734 B CN107346734 B CN 107346734B CN 201610294361 A CN201610294361 A CN 201610294361A CN 107346734 B CN107346734 B CN 107346734B
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- preparation
- diode
- injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 38
- 238000002347 injection Methods 0.000 claims abstract description 64
- 239000007924 injection Substances 0.000 claims abstract description 64
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 229920005591 polysilicon Polymers 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000000407 epitaxy Methods 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000243 solution Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 230000008569 process Effects 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- -1 Aluminium-silicon-copper Chemical compound 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 238000011084 recovery Methods 0.000 abstract description 12
- 230000015556 catabolic process Effects 0.000 description 12
- XEKOWRVHYACXOJ-UHFFFAOYSA-N Ethyl acetate Chemical compound CCOC(C)=O XEKOWRVHYACXOJ-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- WCCJDBZJUYKDBF-UHFFFAOYSA-N copper silicon Chemical compound [Si].[Cu] WCCJDBZJUYKDBF-UHFFFAOYSA-N 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种二极管的制备方法和二极管，其中，二极管的制备方法包括：对N型外延层进行N型离子注入；在N型注入层上依次形成栅氧化层、多晶硅层和隔离氧化层；采用各向同性腐蚀工艺对隔离氧化层进行刻蚀；基于图形化掩膜依次对多晶硅层和栅氧化层进行各向异性刻蚀；通过注入窗口在N型注入层中形成P型体区；去除图形化掩膜，以暴露出多晶硅层的注入预留区域，并在在注入预留区域的下方的N型注入层中形成P‑型注入区域；在P型体区的指定区域形成N+型源区；在形成隔离氧化层的N型衬底上形成金属电极。通过本发明的技术方案，制备的二极管具备反向电压大，反向恢复时间短，并且反向恢复峰值电流小等优点。
Description
技术领域
本发明涉及半导体制造技术领域，具体而言，涉及一种二极管的制备方法和一种二极管。
背景技术
功率二极管是电路系统的关键部件，广泛适用于在高频逆变器、数码产品、发电机、电视机等民用产品和卫星接收装置、导弹及飞机等各种先进武器控制系统和仪器仪表设备的军用场合。功率二极管有两个重要方向拓展：
(1)向几千万乃至上万安培发展，可应用于高温电弧风洞、电阻焊机等场合；
(2)反向恢复时间越来越短，呈现向超快、超软、超耐用方向发展，使自身不仅用于整流场合，在各种开关电路中有着不同作用。
为了满足低功耗、高频、高温、小型化等工况条件，对功率二极管的耐压、导通电阻、开启压降、反向恢复特性、高温特性等参数的要求越来越高。
相关技术中，肖特基二极管具有较低的通态压降，较大的漏电流，反向恢复时间几乎为零。而光电二极管具有较快的反向恢复时间，但其通态压降很高。
因此，为了满足快速开关器件应用配套需要，如何设计一种新的二极管，以兼顾肖特基二极管和光电二极管的特性成为亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一，提出了一种新的二极管的制备方案，通过在N型外延层中形成N型注入层，降低了二极管的导通压降，同时保证了击穿电压和开启电压的平稳，漏电流低，进而提高了器件可靠性和反向电学特性。
有鉴于此，本发明提出了一种新的二极管的制备方法，包括：在形成N型外延层的N型衬底上，对所述N型外延层进行N型离子注入，以形成N型注入层；在所述N型注入层上依次形成栅氧化层、多晶硅层和隔离氧化层；在所述隔离氧化层的上方形成图形化掩膜后，采用各向同性腐蚀工艺对所述隔离氧化层进行刻蚀；基于所述图形化掩膜依次对所述多晶硅层和所述栅氧化层进行各向异性刻蚀，以形成所述N型注入层的注入窗口；通过所述注入窗口在所述N型注入层中形成P型体区；去除所述图形化掩膜，以暴露出所述多晶硅层的注入预留区域，并在所述注入预留区域的下方的N型注入层中形成P-型注入区域；在所述P型体区的指定区域形成N+型源区；在形成所述隔离氧化层的N型衬底上形成金属电极，以完成所述二极管的制备。
在该技术方案中，通过在N型外延层中形成N型注入层，降低了二极管的导通压降，同时保证了击穿电压和开启电压的平稳，漏电流低，进而提高了器件可靠性和反向电学特性。
具体地，上述多晶硅层相当于场效应晶体管的栅极，将栅极、N+型源区和P型体区作为二极管的阳极，N型衬底作为阴极，在集成电路应用中，上述二极管不仅具备高的反向阻断电压，导通压降低，反向恢复时间短，且反向恢复峰值电流小，提高了器件可靠性。
在上述技术方案中，优选地，在形成N型外延层的N型衬底上，对所述N型外延层进行N型离子注入，以形成N型注入层，具体包括以下步骤：在形成所述N型外延层的N型衬底上，对所述N型外延层进行离子注入，所述N型离子注入的剂量范围为1E15～1E20/cm2，所述N型离子注入的能量范围为40～100keV。
在该技术方案中，通过形成N型注入层，提高了外延层的掺杂浓度，降低了导通压降，同时保持击穿电压和开启电压稳定，提高了器件可靠性。
在上述技术方案中，优选地，在所述N型注入层上依次形成栅氧化层、多晶硅层和隔离氧化层，具体包括以下步骤：采用温度范围为900～1200℃的热氧化工艺在所述N型注入层上形成所述栅氧化层；在所述栅氧化层的上方，采用温度范围为500～800℃的化学气相淀积工艺形成所述多晶硅层；在所述多晶硅层的上方，采用化学气相淀积工艺形成正硅酸乙酯层，以作为所述隔离氧化层。
在该技术方案中，通过热氧化工艺形成栅氧化层，化学气息淀积工艺形成多晶硅层，以及多晶硅层上方的隔离氧化层，增强了对栅极的隔离效果，降低了漏电流。
在上述技术方案中，优选地，在所述隔离氧化层的上方形成图形化掩膜后，采用各向同性腐蚀工艺对所述隔离氧化层进行刻蚀，具体包括以下步骤：采用光刻工艺在所述隔离氧化层的上方形成光刻胶掩膜，以作为所述图形化掩膜；采用指定浓度的氢氟酸溶液对所述隔离氧化层进行湿法腐蚀，以各向同性刻蚀所述隔离氧化层。
在该技术方案中，通过各项同性刻蚀隔离氧化层，在光刻胶掩膜的下方形成了凹形槽，进而通过干法刻蚀形成了多晶硅层边缘的注入预留区域，以通过上述注入预留区域形成N+型源区。
在上述技术方案中，优选地，通过所述注入窗口在所述N型注入层中形成P型体区，具体包括以下步骤：通过所述注入窗口，对所述N型注入层进行P-型离子注入，并经过退火处理以形成所述P型体区，其中，所述P-型离子注入的剂量范围为1E15～1E20/cm2，所述P-型离子注入的能量范围为40～100keV。
在该技术方案中，通过形成P型体区，形成了二极管的阳极，降低了二级管的导通电阻，进而在保证击穿电压和导通电压稳定的情况下，降低了器件的功耗损失。
在上述技术方案中，优选地，在所述P型体区的指定区域形成N+型源区，具体包括以下步骤：在形成所述P-型注入区域的N型衬底上形成N+型外延层；对所述N+型外延层进行各向异性刻蚀，至暴露出所述P型体区为止。
在上述技术方案中，优选地，在形成所述P-型注入区域的N型衬底上形成N+型外延层，具体包括以下步骤：采用温度范围为500～800℃的化学气相淀积工艺形成待掺杂的多晶硅层；对所述待掺杂的多晶硅层进行N+型离子注入和退火处理，以形成所述N+型外延层。
在上述技术方案中，优选地，所述N+型离子注入的剂量范围为1E15～1E20/cm2，所述N型离子注入的能量范围为40～100keV。
在上述技术方案中，优选地，在形成所述隔离氧化层的N型衬底上形成金属电极，以完成所述二极管的制备，具体包括以下步骤：通过金属溅射工艺在所述N型衬底上形成铝-硅-铜复合金属层，以完成所述二极管的制备。
根据本发明的另一方面，还提出了一种二极管，采用如上述任一项技术方案所述的二极管的制备方法制备而成。
通过以上技术方案，通过在N型外延层中形成N型注入层，降低了二极管的导通压降，同时保证了击穿电压和开启电压的平稳，漏电流低，进而提高了器件可靠性和反向电学特性。
附图说明
图1示出了根据本发明的实施例的二极管的制备方法的示意流程图；
图2至图10示出了根据本发明的实施例的二极管的制备方案的剖面示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图1示出了根据本发明的实施例的二极管的制备方法的示意流程图
如图1所示，根据本发明的实施例的二极管的制备方法，包括：步骤1，在形成N型外延层的N型衬底上，对所述N型外延层进行N型离子注入，以形成N型注入层；步骤2，在所述N型注入层上依次形成栅氧化层、多晶硅层和隔离氧化层；步骤3，在所述隔离氧化层的上方形成图形化掩膜后，采用各向同性腐蚀工艺对所述隔离氧化层进行刻蚀；步骤4，基于所述图形化掩膜依次对所述多晶硅层和所述栅氧化层进行各向异性刻蚀，以形成所述N型注入层的注入窗口；步骤5，通过所述注入窗口在所述N型注入层中形成P型体区；步骤6，去除所述图形化掩膜，以暴露出所述多晶硅层的注入预留区域，并在所述注入预留区域的下方的N型注入层中形成P-型注入区域；步骤7，在所述P型体区的指定区域形成N+型源区；步骤8，在形成所述隔离氧化层的N型衬底上形成金属电极，以完成所述二极管的制备。
在该技术方案中，通过在N型外延层中形成N型注入层，降低了二极管的导通压降，同时保证了击穿电压和开启电压的平稳，漏电流低，进而提高了器件可靠性和反向电学特性。
具体地，上述多晶硅层相当于场效应晶体管的栅极，将栅极、N+型源区和P型体区作为二极管的阳极，N型衬底作为阴极，在集成电路应用中，上述二极管不仅具备高的反向阻断电压，导通压降低，反向恢复时间短，且反向恢复峰值电流小，提高了器件可靠性。
在上述技术方案中，优选地，在形成N型外延层的N型衬底上，对所述N型外延层进行N型离子注入，以形成N型注入层，具体包括以下步骤：在形成所述N型外延层的N型衬底上，对所述N型外延层进行离子注入，所述N型离子注入的剂量范围为1E15～1E20/cm2，所述N型离子注入的能量范围为40～100keV。
在该技术方案中，通过形成N型注入层，提高了外延层的掺杂浓度，降低了导通压降，同时保持击穿电压和开启电压稳定，提高了器件可靠性。
在上述技术方案中，优选地，在所述N型注入层上依次形成栅氧化层、多晶硅层和隔离氧化层，具体包括以下步骤：采用温度范围为900～1200℃的热氧化工艺在所述N型注入层上形成所述栅氧化层；在所述栅氧化层的上方，采用温度范围为500～800℃的化学气相淀积工艺形成所述多晶硅层；在所述多晶硅层的上方，采用化学气相淀积工艺形成正硅酸乙酯层，以作为所述隔离氧化层。
在该技术方案中，通过热氧化工艺形成栅氧化层，化学气息淀积工艺形成多晶硅层，以及多晶硅层上方的隔离氧化层，增强了对栅极的隔离效果，降低了漏电流。
在上述技术方案中，优选地，在所述隔离氧化层的上方形成图形化掩膜后，采用各向同性腐蚀工艺对所述隔离氧化层进行刻蚀，具体包括以下步骤：采用光刻工艺在所述隔离氧化层的上方形成光刻胶掩膜，以作为所述图形化掩膜；采用指定浓度的氢氟酸溶液对所述隔离氧化层进行湿法腐蚀，以各向同性刻蚀所述隔离氧化层。
在该技术方案中，通过各项同性刻蚀隔离氧化层，在光刻胶掩膜的下方形成了凹形槽，进而通过干法刻蚀形成了多晶硅层边缘的注入预留区域，以通过上述注入预留区域形成N+型源区。
在上述技术方案中，优选地，通过所述注入窗口在所述N型注入层中形成P型体区，具体包括以下步骤：通过所述注入窗口，对所述N型注入层进行P-型离子注入，并经过退火处理以形成所述P型体区，其中，所述P-型离子注入的剂量范围为1E15～1E20/cm2，所述P-型离子注入的能量范围为40～100keV。
在该技术方案中，通过形成P型体区，形成了二极管的阳极，降低了二级管的导通电阻，进而在保证击穿电压和导通电压稳定的情况下，降低了器件的功耗损失。
在上述技术方案中，优选地，在所述P型体区的指定区域形成N+型源区，具体包括以下步骤：在形成所述P-型注入区域的N型衬底上形成N+型外延层；对所述N+型外延层进行各向异性刻蚀，至暴露出所述P型体区为止。
在上述技术方案中，优选地，在形成所述P-型注入区域的N型衬底上形成N+型外延层，具体包括以下步骤：采用温度范围为500～800℃的化学气相淀积工艺形成待掺杂的多晶硅层；对所述待掺杂的多晶硅层进行N+型离子注入和退火处理，以形成所述N+型外延层。
在上述技术方案中，优选地，所述N+型离子注入的剂量范围为1E15～1E20/cm2，所述N型离子注入的能量范围为40～100keV。
在上述技术方案中，优选地，在形成所述隔离氧化层的N型衬底上形成金属电极，以完成所述二极管的制备，具体包括以下步骤：通过金属溅射工艺在所述N型衬底上形成铝-硅-铜复合金属层，以完成所述二极管的制备。
图2至图10示出了根据本发明的实施例的二极管的制备方案的剖面示意图。
如图2至图10所示，根据本发明的实施例的二极管的制备方案，包括：
(1)如图2所示，在形成N型外延层102的N型衬底101上，对所述N型外延层102进行N型离子注入，以形成N型注入层103；
(2)如图3所示，在所述N型注入层103上依次形成栅氧化层104、多晶硅层105和隔离氧化层106；
(3)如图4所示，在所述隔离氧化层106的上方形成图形化掩膜后，采用各向同性腐蚀工艺对所述隔离氧化层106进行刻蚀；
(4)如图4所示，基于所述图形化掩膜依次对所述多晶硅层105和所述栅氧化层104进行各向异性刻蚀，以形成所述N型注入层103的注入窗口；
(5)如图5所示，通过所述注入窗口在所述N型注入层103中形成P型体区107；
(6)如图6所示，去除所述图形化掩膜，以暴露出所述多晶硅层105的注入预留区域108，并在所述注入预留区域108的下方的N型注入层103中形成P-型注入区域；
(7)如图7至图9所示，在所述P型体区107的指定区域形成N+型源区1010；
(8)如图10所示，在形成所述隔离氧化层106的N型衬底101上形成金属电极1011，以完成所述二极管的制备。
在该技术方案中，通过在N型外延层102中形成N型注入层103，降低了二极管的导通压降，同时保证了击穿电压和开启电压的平稳，漏电流低，进而提高了器件可靠性和反向电学特性。
具体地，上述多晶硅层105相当于场效应晶体管的栅极，将栅极、N+型源区1010和P型体区107作为二极管的阳极，N型衬底101作为阴极，在集成电路应用中，上述二极管不仅具备高的反向阻断电压，导通压降低，反向恢复时间短，且反向恢复峰值电流小，提高了器件可靠性。
如图2所示，在形成N型外延层102的N型衬底101上，对所述N型外延层102进行N型离子注入，以形成N型注入层103，具体包括以下步骤：在形成所述N型外延层102的N型衬底101上，对所述N型外延层102进行离子注入，所述N型离子注入的剂量范围为1E15～1E20/cm2，所述N型离子注入的能量范围为40～100keV。
在该技术方案中，通过形成N型注入层103，提高了外延层的掺杂浓度，降低了导通压降，同时保持击穿电压和开启电压稳定，提高了器件可靠性。
如图3所示，在所述N型注入层103上依次形成栅氧化层104、多晶硅层105和隔离氧化层106，具体包括以下步骤：采用温度范围为900～1200℃的热氧化工艺在所述N型注入层103上形成所述栅氧化层104；在所述栅氧化层104的上方，采用温度范围为500～800℃的化学气相淀积工艺形成所述多晶硅层105；在所述多晶硅层105的上方，采用化学气相淀积工艺形成正硅酸乙酯层，以作为所述隔离氧化层106。
在该技术方案中，通过热氧化工艺形成栅氧化层104，化学气息淀积工艺形成多晶硅层105，以及多晶硅层105上方的隔离氧化层106，增强了对栅极的隔离效果，降低了漏电流。
如图4所示，在所述隔离氧化层106的上方形成图形化掩膜后，采用各向同性腐蚀工艺对所述隔离氧化层106进行刻蚀，具体包括以下步骤：采用光刻工艺在所述隔离氧化层106的上方形成光刻胶掩膜，以作为所述图形化掩膜；采用指定浓度的氢氟酸溶液对所述隔离氧化层106进行湿法腐蚀，以各向同性刻蚀所述隔离氧化层106。
在该技术方案中，通过各项同性刻蚀隔离氧化层106，在光刻胶掩膜的下方形成了凹形槽，进而通过干法刻蚀形成了多晶硅层105边缘的注入预留区域108，以通过上述注入预留区域108形成N+型源区1010。
如图5和图6所示，通过所述注入窗口在所述N型注入层103中形成P型体区107，具体包括以下步骤：通过所述注入窗口，对所述N型注入层103进行P-型离子注入，并经过退火处理以形成所述P型体区107，其中，所述P-型离子注入的剂量范围为1E15～1E20/cm2，所述P-型离子注入的能量范围为40～100keV。
在该技术方案中，通过形成P型体区107，形成了二极管的阳极，降低了二级管的导通电阻，进而在保证击穿电压和导通电压稳定的情况下，降低了器件的功耗损失。
如图7和图8所示，在所述P型体区107的指定区域形成N+型源区1010，具体包括以下步骤：在形成所述P-型注入区域的N型衬底101上形成N+型外延层109；对所述N+型外延层109进行各向异性刻蚀，至暴露出所述P型体区107为止。
如图9所示，在形成所述P-型注入区域的N型衬底101上形成N+型外延层109，具体包括以下步骤：采用温度范围为500～800℃的化学气相淀积工艺形成待掺杂的多晶硅层105；对所述待掺杂的多晶硅层105进行N+型离子注入和退火处理，以形成所述N+型外延层109。
所述N+型离子注入的剂量范围为1E15～1E20/cm2，所述N型离子注入的能量范围为40～100keV。
如图10所示，在形成所述隔离氧化层106的N型衬底101上形成金属电极1011，以完成所述二极管的制备，具体包括以下步骤：通过金属溅射工艺在所述N型衬底101上形成铝-硅-铜复合金属层，以完成所述二极管的制备。
以上结合附图详细说明了本发明的技术方案，考虑到如何设计一种新的二极管，以兼顾肖特基二极管和光电二极管的特性的技术问题。因此，本发明提出了一种新的二极管的制备方案，通过在N型外延层中形成N型注入层，降低了二极管的导通压降，同时保证了击穿电压和开启电压的平稳，漏电流低，进而提高了器件可靠性和反向电学特性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种二极管的制备方法，其特征在于，包括：
在形成N型外延层的N型衬底上，对所述N型外延层进行N型离子注入，以形成N型注入层；
在所述N型注入层上依次形成栅氧化层、多晶硅层和隔离氧化层；
在所述隔离氧化层的上方形成图形化掩膜后，采用各向同性腐蚀工艺对所述隔离氧化层进行刻蚀；
基于所述图形化掩膜依次对所述多晶硅层和所述栅氧化层进行各向异性刻蚀，以形成所述N型注入层的注入窗口；
通过所述注入窗口在所述N型注入层中形成P型体区；
去除所述图形化掩膜，以暴露出所述多晶硅层的注入预留区域，并在所述注入预留区域的下方的N型注入层中形成P-型注入区域；
在所述P型体区的指定区域形成N+型源区；
在形成所述隔离氧化层的N型衬底上形成金属电极，以完成所述二极管的制备。
2.根据权利要求1所述的二极管的制备方法，其特征在于，在形成N型外延层的N型衬底上，对所述N型外延层进行N型离子注入，以形成N型注入层，具体包括以下步骤：
在形成所述N型外延层的N型衬底上，对所述N型外延层进行离子注入，所述N型离子注入的剂量范围为1E15～1E20/cm2，所述N型离子注入的能量范围为40～100keV。
3.根据权利要求2所述的二极管的制备方法，其特征在于，在所述N型注入层上依次形成栅氧化层、多晶硅层和隔离氧化层，具体包括以下步骤：
采用温度范围为900～1200℃的热氧化工艺在所述N型注入层上形成所述栅氧化层；
在所述栅氧化层的上方，采用温度范围为500～800℃的化学气相淀积工艺形成所述多晶硅层；
在所述多晶硅层的上方，采用化学气相淀积工艺形成正硅酸乙酯层，以作为所述隔离氧化层。
4.根据权利要求3所述的二极管的制备方法，其特征在于，在所述隔离氧化层的上方形成图形化掩膜后，采用各向同性腐蚀工艺对所述隔离氧化层进行刻蚀，具体包括以下步骤：
采用光刻工艺在所述隔离氧化层的上方形成光刻胶掩膜，以作为所述图形化掩膜；
采用指定浓度的氢氟酸溶液对所述隔离氧化层进行湿法腐蚀，以各向同性刻蚀所述隔离氧化层。
5.根据权利要求4所述的二极管的制备方法，其特征在于，通过所述注入窗口在所述N型注入层中形成P型体区，具体包括以下步骤：
通过所述注入窗口，对所述N型注入层进行P-型离子注入，并经过退火处理以形成所述P型体区，
其中，所述P-型离子注入的剂量范围为1E15～1E20/cm2，所述P-型离子注入的能量范围为40～100keV。
6.根据权利要求5所述的二极管的制备方法，其特征在于，在所述P型体区的指定区域形成N+型源区，具体包括以下步骤：
在形成所述P-型注入区域的N型衬底上形成N+型外延层；
对所述N+型外延层进行各向异性刻蚀，至暴露出所述P型体区为止。
7.根据权利要求6所述的二极管的制备方法，其特征在于，在形成所述P-型注入区域的N型衬底上形成N+型外延层，具体包括以下步骤：
采用温度范围为500～800℃的化学气相淀积工艺形成待掺杂的多晶硅层；
对所述待掺杂的多晶硅层进行N+型离子注入和退火处理，以形成所述N+型外延层。
8.根据权利要求7所述的二极管的制备方法，其特征在于，所述N+型离子注入的剂量范围为1E15～1E20/cm2，所述N型离子注入的能量范围为40～100keV。
9.根据权利要求1至8中任一项所述的二极管的制备方法，其特征在于，在形成所述隔离氧化层的N型衬底上形成金属电极，以完成所述二极管的制备，具体包括以下步骤：
通过金属溅射工艺在所述N型衬底上形成铝-硅-铜复合金属层，以完成所述二极管的制备。
10.一种二极管，其特征在于，采用如权利要求1至9中任一项所述的二极管的制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610294361.0A CN107346734B (zh) | 2016-05-05 | 2016-05-05 | 二极管的制备方法和二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610294361.0A CN107346734B (zh) | 2016-05-05 | 2016-05-05 | 二极管的制备方法和二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107346734A CN107346734A (zh) | 2017-11-14 |
| CN107346734B true CN107346734B (zh) | 2019-11-08 |
Family
ID=60253820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610294361.0A Active CN107346734B (zh) | 2016-05-05 | 2016-05-05 | 二极管的制备方法和二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107346734B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108054197B (zh) * | 2017-12-12 | 2020-12-22 | 超仪科技股份有限公司 | 快恢复Pin二极管及其制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101599463A (zh) * | 2009-07-24 | 2009-12-09 | 上海宏力半导体制造有限公司 | 一种cmos嵌入式肖特基二极管制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638841B2 (en) * | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US8698196B2 (en) * | 2011-06-28 | 2014-04-15 | Alpha And Omega Semiconductor Incorporated | Low capacitance transient voltage suppressor (TVS) with reduced clamping voltage |
-
2016
- 2016-05-05 CN CN201610294361.0A patent/CN107346734B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101599463A (zh) * | 2009-07-24 | 2009-12-09 | 上海宏力半导体制造有限公司 | 一种cmos嵌入式肖特基二极管制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107346734A (zh) | 2017-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102437201B (zh) | SiC结势垒肖特基二极管及其制作方法 | |
| CN104241338B (zh) | 一种SiC金属氧化物半导体晶体管及其制作方法 | |
| CN103000698B (zh) | 一种SiC结势垒肖特基二极管及其制作方法 | |
| CN101540283A (zh) | 场限环结构的4H-SiC PiN/肖特基二极管制作方法 | |
| CN103618006A (zh) | 一种快恢复二极管及其制造方法 | |
| CN103928320A (zh) | 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN107359116B (zh) | 一种埋层外延超结二极管及其制作方法 | |
| CN106876256A (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN107346734B (zh) | 二极管的制备方法和二极管 | |
| CN103928309A (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN102522335A (zh) | 一种功率器件终端环的制造方法及其结构 | |
| CN104810397A (zh) | 一种超级结碳化硅mosfet器件及其制作方法 | |
| CN107359117B (zh) | 高压快恢复pin二极管及其制造方法 | |
| CN106298774A (zh) | 一种mps二极管及其制造方法 | |
| CN207009439U (zh) | 用于碳化硅半导体功率器件的复合终端结构 | |
| CN103531616B (zh) | 一种沟槽型快恢复二极管及其制造方法 | |
| CN104078516A (zh) | 基于离子注入的沟槽式浮动结碳化硅sbd器件及其制造方法 | |
| CN104616986B (zh) | 一种快恢复二极管的制备方法 | |
| CN111987139A (zh) | 碳化硅肖特基二极管及其制备方法 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| EP4187614A1 (en) | Hybrid gate field effect transistor and manufacturing method therefor, and switch circuit | |
| CN108054197B (zh) | 快恢复Pin二极管及其制作方法 | |
| CN106298975B (zh) | 一种肖特基二极管及制作方法 | |
| CN106328514A (zh) | 一种功率二极管的制造方法及功率二极管 | |
| CN107579120B (zh) | 功率二极管的制备方法和功率二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220729 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |