CN107331417B - 一种电荷泵电路 - Google Patents
一种电荷泵电路 Download PDFInfo
- Publication number
- CN107331417B CN107331417B CN201710543020.7A CN201710543020A CN107331417B CN 107331417 B CN107331417 B CN 107331417B CN 201710543020 A CN201710543020 A CN 201710543020A CN 107331417 B CN107331417 B CN 107331417B
- Authority
- CN
- China
- Prior art keywords
- charge pump
- output
- voltage
- circuit
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明公开了一种电荷泵电路，包括：第一电荷泵与第二电荷泵，用于产生输出电压较低但驱动力要求大的电压；第三电荷泵，用于产生输出电压较高正压或负压但驱动力要求小的电压；串并转换单元，用于于需要时将第一电荷泵的输出连接至第二电荷泵的输入；一开关，用于在第三电荷泵的输出电压的控制下产生幅值受控于在第三电荷泵输出电压的输出电压,通过本发明，可节省电路面积。
Description
技术领域
本发明涉及一种电荷泵电路，特别是涉及一种P型镜像位闪存的电荷泵电路。
背景技术
在半导体存储装置中，电可擦可编程只读存储器(EEPROM)(flash memory)是一种易失性存储器，且属于可擦除可编程只读存储器(Erasable Programmable Read-OnlyMemory，EPROM)。电可擦可编程只读存储器(EEPROM)的优点是其可针对整个存储器区块进行擦除，且擦除速度快，约需一至两秒。因此，近年来，电可擦可编程只读存储器(EEPROM)已运用于各种消费性电子产品中，例如：数码相机、数码摄影机、移动电话或笔记本电脑等。
图1为现有技术中一种镜像位N型电可擦可编程只读存储器单元的结构示意图。该镜像位N型电可擦可编程只读存储器单元，包括：P型半导体衬底(P_sub)，其上设置N-Well(N阱)；第一位线BL0和第二位线BL1，分别连接于N-Well(N阱)的两侧；第一浮栅CG0与第二浮栅CG1，设置于N-Well(N阱)上方及位于第一位线BL0和第二位线BL1之间；字线WL，位于第一浮栅CG0和第二浮栅CG1之间。
现有技术之N型电可擦可编程只读存储器的闪存单元操作模式及其电压列表如下表1所示：
表1闪存单元操作模式及其电压列表(V1≤V2)
现有技术中，为了节省电路面积，P型镜像位闪存的电荷泵电路往往进行共享。在现有技术中，该P型镜像位闪存的电荷泵电路一般包括4个电荷泵和两个串并转换单元以及外围电路(图1中未示出)，即如图2(图2为现有技术之P型镜像位闪存的电荷泵电路的结构示意图)所示之电荷泵1、电荷泵2、电荷泵3、电荷泵4、串并转换单元5以及串并转换单元6，电荷泵1的输出VP1以及电荷泵2的输入连接至串并转换单元1，电荷泵1的输出VP1可以经由串并转换单元5进行输出，电荷泵3的输出VP3和电荷泵4的输入连接至串并转换单元5，于需要时(例如编程以及擦除时)，电荷泵1和电荷泵2串联，即电荷泵1的输出VP1经由串并转换单元5连接至电荷泵2的输入以获得高压(大约～8V)，于需要时(例如擦除)，电荷泵3和电荷泵4串联，即电荷泵3的输出VP3经由串并转换单元6连接至电荷泵4的输入以获得负高压(大约～-7V)，其他操作模式下的电压均需要较大输出电流，因此需要电荷泵并联使用，此时电荷泵1的输出VP1仅仅经由串并转换单元5输出而不需要连接至电荷泵2的输入，并且电荷泵1的输出VP1和电荷泵2的输出VP2并联连接(其并联电路图中未示出)，电荷泵3的输出VP3仅仅经由串并转换单元6输出而不需要连接至电荷泵4的输入，并且电荷泵3的输出VP3和电荷泵4的输出并联连接(其并联电路图中未示出)。
具体地，读出时，电荷泵1和电荷泵2并联以获得较强驱动能力，VP1＝VP2＝V2，电荷泵3和电荷泵4并联以获得较强驱动能力，VP3＝V1；编程时，电荷泵3和电荷泵4并联以获得较强驱动能力，VP1＝VP3＝V5，电荷泵1和电荷泵2串联以获得高压(～8V)，VP2＝V3；擦除时，电荷泵1和电荷泵2串联以获得高压(大约～8V)，VP2＝V8，电荷泵3和电荷泵4串联以获得负高压(大约～-7V)，VN＝V6。
较低电压V1、V2、V5需要大电流，V8、V3需要高电压但不需要大驱动能力；电荷泵1和2需要大容量(big capability)，电荷泵3和4需要小容量(small capability)，但需要满足读出时生成电压V1的大电流需求。
然而，现有技术中，虽然为了节省面积，电荷泵电路进行共享，但由于操作模式的限制，电荷泵4在正电压时(读出和编程时)需要大的驱动能力，大的驱动能力意味着较大面积，在负高压时(擦除)则只需要小的驱动能力，因此电荷泵4的面积则会被正电压电荷泵限制而很大，从而导致面积的浪费。
因此，实有必要提出一种技术手段，以解决上述问题。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种电荷泵电路，其通过利用NMOS管开关使得其输出电压幅值由第三电荷泵的输出电压控制，由于NMOS管开关栅极没有电流需求，因此负责生成无电流要求的负高压的第三电荷泵面积可以减小，进而进一步节省了电路的面积。
为达上述及其它目的，本发明提出一种电荷泵电路，包括
第一电荷泵与第二电荷泵，用于产生输出电压较低但驱动力要求大的电压；
第三电荷泵，用于产生输出电压较高正压或负压但驱动力要求小的电压；
串并转换单元，用于于需要时将第一电荷泵的输出连接至第二电荷泵的输入；
一开关，用于在第三电荷泵的输出电压的控制下产生幅值受控于在第三电荷泵输出电压的输出电压。
进一步地，所述开关在第三电荷泵输出的正电压的控制下产生幅值受控于第三电荷泵输出正电压的输出电压。
进一步地，该开关为NMOS管开关。
进一步地，所述第三电荷泵在控制端的控制下输出负高压VN和正电压VP。
进一步地，所述NMOS管开关漏极接所述串并转换单元输出端，所述第三电荷泵输出的正电压VP连接至所述NMOS管开关的栅极，所述NMOS管开关的源极输出所述电压VP3，衬底接源极或地。
进一步地，所述第一电荷泵的输出与第二电荷泵的输入连接至所述串并转换单元。
进一步地，所述串并转换单元的输出与第二电荷泵的输出经由并联电路并联连接。
进一步地，所述第一电荷泵与第二电荷泵为驱动能力强的电荷泵。
进一步地，所述第三电荷泵为驱动能力小的电荷泵。
进一步地，所述电荷泵电路应用于P型镜像位闪存。
与现有技术相比，本发明一种电荷泵电路通过利用NMOS管开关使得其输出电压幅值由第三电荷泵的输出电压控制，由于NMOS管开关栅极没有电流需求，因此负责生成无电流要求的负高压的第三电荷泵面积可以减小，进而进一步节省了电路的面积。
附图说明
图1为现有技术中一种镜像位N型电可擦可编程只读存储器单元的结构示意图；
图2为现有技术之P型镜像位闪存的电荷泵电路的结构示意图；
图3为本发明一种电荷泵电路的电路结构图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图3为本发明一种电荷泵电路的电路结构图。如图3所示，本能发明一种一种电荷泵电路，用于P型镜像位闪存，其包括电荷泵1(可称之为第一电荷泵)、电荷泵2(可称之为第二电荷泵)、电荷泵3(可称之为第三电荷泵)、串并转换单元4以及开关MN1。其中，电荷泵1(第一电荷泵)、电荷泵2(第二电荷泵)为驱动能力强的电荷泵电路，用于产生输出电压较低但驱动力要求大的电压，如读出时的字线电压VWL＝V1、镜像位闪存中未选中单元控制栅极电压V2、编程时镜像位闪存中被选中单元位线电压V5；电荷泵3(第三电荷泵)为驱动能力小的电荷泵电路，用于产生输出电压较高正压或负压但驱动力要求小的电压，如编程时的镜像位闪存中被选中单元控制栅极电压V3、擦除时镜像位闪存中被选中和未选中单元控制栅极负高压V6和字线电压VWL＝V8；串并转换单元4为普通电路，用于于需要时将电荷泵1(第一电荷泵)的输出连接至电荷泵2(第二电荷泵)的输入；开关MN1，用于在电荷泵3(第三电荷泵)的输出电压VP的控制下产生幅值受控于在电荷泵3(第三电荷泵)的输出电压VP的输出电压，在本发明较佳实施例中，开关MN1为NMOS管开关，但本发明不以此为限，也可为其他形式的可实现上述目的的开关。
电荷泵1(第一电荷泵)的输出和电荷泵2(第二电荷泵)的输入连接至串并转换单元，电荷泵1(第一电荷泵)的输出可以经由串并转换单元输出电压VP1，输出电压VP1和电荷泵2(第二电荷泵)的输出VP2可以经由并联电路(图中未示出)并联连接，输出电压VP1同时连接至NMOS开关MN1的漏极，电荷泵3在控制端的控制下可以输出负高压VN和电压VP，电压VP连接至NMOS开关MN1的栅极，NMOS开关MN1的源极(衬底接源极或地)输出电压VP3。
VP3由VP1生成，其幅值由电荷泵3(第三电荷泵)的输出VP控制，由于栅极没有电流需求，因此负责生成无电流要求的负高压VN的电荷泵3面积可以减小,具体地，读出时，电荷泵1和电荷泵2并联以获得较强驱动能力，VP1＝V1，电荷泵3产生栅端控制电压Vp而产生电压VP3＝V2；编程时，电荷泵1和电荷泵2串联以获得高压(～8V)，VP2＝V3，中间电压VP1＝V5；擦除时，电荷泵1和电荷泵2串联以获得高压(大约～8V)，VP2＝V8，电荷泵3获得负高压(大约～-7V)，VN＝V6。
在本发明中，正负压共享的电荷泵(第三电荷泵3)都只需要小的驱动，大的驱动通过另外的电荷泵(第一电荷泵1和第二电荷泵2)完成，电压值则受小驱动电荷泵(第三电荷泵3)的输出VP控制，本发明具体实施例中，本发明之电荷泵电路所应用的闪存单元操作模式及其电压列表如下表2所示：
表2
| V<sub>WL</sub> | V<sub>CG0</sub> | V<sub>CG1</sub> | V<sub>BL0</sub> | V<sub>BL1</sub> | |
| Read a | V1 | 0 | V2 | 0 | 0.8 |
| Read b | V1 | V2 | 0 | 0 | 0.8 |
| Prog a | V4(～1.5V) | V3(～8V) | V5(～5V) | V5(～5V) | I<sub>dp</sub>(24uA) |
| Prog b | V4(～1.5V) | V5(～5V) | V3(～8V) | I<sub>dp</sub>(24uA) | V5(～5V) |
| Erase | V8(～8V) | V6(～-7V) | V6(～-7V) | 0 | 0 |
综上所述，本发明一种电荷泵电路通过利用NMOS管开关使得其输出电压幅值由第三电荷泵的输出电压控制，由于NMOS管开关栅极没有电流需求，因此负责生成无电流要求的负高压的第三电荷泵面积可以减小，进而进一步节省了电路的面积。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
Claims (6)
1.一种电荷泵电路，包括
第一电荷泵与第二电荷泵，用于产生输出电压较低但驱动力要求大的电压；
第三电荷泵，用于产生输出电压较高正压或负压但驱动力要求小的电压；所述第三电荷泵在控制端的控制下输出负高压VN和正电压VP；
串并转换单元，用于于需要时将第一电荷泵的输出连接至第二电荷泵的输入；
一开关，用于在第三电荷泵输出的正电压的控制下产生幅值受控于第三电荷泵输出正电压的输出电压VP3；
该开关为NMOS管开关，所述NMOS管开关漏极接所述串并转换单元输出端，所述第三电荷泵输出的正电压VP连接至所述NMOS管开关的栅极，所述NMOS管开关的源极输出所述电压VP3，衬底接源极或地。
2.如权利要求1所述的一种电荷泵电路，其特征在于：所述第一电荷泵的输出与第二电荷泵的输入连接至所述串并转换单元。
3.如权利要求2所述的一种电荷泵电路，其特征在于：所述串并转换单元的输出与第二电荷泵的输出经由并联电路并联连接。
4.如权利要求1所述的一种电荷泵电路，其特征在于：所述第一电荷泵与第二电荷泵为驱动能力强的电荷泵。
5.如权利要求1所述的一种电荷泵电路，其特征在于：所述第三电荷泵为驱动能力小的电荷泵。
6.如权利要求1所述的一种电荷泵电路，其特征在于：所述电荷泵电路应用于P型镜像位闪存。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710543020.7A CN107331417B (zh) | 2017-07-05 | 2017-07-05 | 一种电荷泵电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710543020.7A CN107331417B (zh) | 2017-07-05 | 2017-07-05 | 一种电荷泵电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107331417A CN107331417A (zh) | 2017-11-07 |
| CN107331417B true CN107331417B (zh) | 2020-05-01 |
Family
ID=60196391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710543020.7A Active CN107331417B (zh) | 2017-07-05 | 2017-07-05 | 一种电荷泵电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107331417B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7466190B2 (en) * | 2006-07-24 | 2008-12-16 | Lattice Semiconductor Corporation | Charge pump with four-well transistors |
| CN103138566B (zh) * | 2011-11-23 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 单电荷泵输出多种高压的控制电路 |
| CN103219883B (zh) * | 2012-01-19 | 2017-03-01 | 瑞昱半导体股份有限公司 | 电荷泵电路及其动态调整电压的供电方法 |
| CN103236789B (zh) * | 2013-04-24 | 2017-02-08 | 上海华虹宏力半导体制造有限公司 | 电荷泵输出电压的调节电路及存储器 |
-
2017
- 2017-07-05 CN CN201710543020.7A patent/CN107331417B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107331417A (zh) | 2017-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI669714B (zh) | 電壓控制裝置及記憶體系統 | |
| JP2008234821A (ja) | 不揮発性半導体記憶装置 | |
| CN107045893B (zh) | 一种消除闪存编程干扰的电路 | |
| US20190139613A1 (en) | Non-volatile memory device | |
| US10083755B2 (en) | Discharge circuit and semiconductor memory device | |
| CN107481759B (zh) | 一种外部双电压输入选择开关电路及电子装置 | |
| US10090055B2 (en) | Memory device having negative voltage generator | |
| US20060152977A1 (en) | Nonvolatile memory device and method of programming/reading the same | |
| US7656714B2 (en) | Bitline bias circuit and nor flash memory device including the bitline bias circuit | |
| CN107331417B (zh) | 一种电荷泵电路 | |
| US9564231B2 (en) | Non-volatile memory device and corresponding operating method with stress reduction | |
| CN103839586A (zh) | 非易失性存储器擦除电压的调整方法 | |
| KR100572333B1 (ko) | 데이터 라인을 간단하게 디스차지할 수 있는 노어 플래시메모리 장치 | |
| CN107393926B (zh) | 闪存单元、闪存阵列及其操作方法 | |
| US9837426B2 (en) | Voltage switching circuit and semiconductor apparatus including the same | |
| US6813186B2 (en) | Nonvolatile semiconductor memory device | |
| US7542349B2 (en) | Semiconductor memory device | |
| US9502122B2 (en) | Systems, devices and methods for memory operations | |
| CN107068189B (zh) | 一种电荷泵电路 | |
| CN110400592B (zh) | 非易失性半导体存储器件 | |
| US7372308B2 (en) | High-voltage generation circuits and nonvolatile semiconductor memory device with improved high-voltage efficiency and methods of operating | |
| KR100749256B1 (ko) | 부스팅 회로 | |
| US8270223B2 (en) | Memory device | |
| CN114582406A (zh) | 半导体存储器 | |
| KR100645056B1 (ko) | 비트라인 바이어스 회로 및 이것을 포함한 노어 플래시메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |