CN107329867B - 一种基于扫描链的芯片分析方法 - Google Patents

一种基于扫描链的芯片分析方法 Download PDF

Info

Publication number
CN107329867B
CN107329867B CN201710516715.6A CN201710516715A CN107329867B CN 107329867 B CN107329867 B CN 107329867B CN 201710516715 A CN201710516715 A CN 201710516715A CN 107329867 B CN107329867 B CN 107329867B
Authority
CN
China
Prior art keywords
scan
data
chip
scan chain
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710516715.6A
Other languages
English (en)
Other versions
CN107329867A (zh
Inventor
赵胜平
黄运新
张鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ramaxel Technology Shenzhen Co Ltd
Original Assignee
Ramaxel Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ramaxel Technology Shenzhen Co Ltd filed Critical Ramaxel Technology Shenzhen Co Ltd
Priority to CN201710516715.6A priority Critical patent/CN107329867B/zh
Publication of CN107329867A publication Critical patent/CN107329867A/zh
Application granted granted Critical
Publication of CN107329867B publication Critical patent/CN107329867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G06F11/2635—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种基于扫描链的芯片分析方法，其特征在于芯片内部的存储器的时钟和带扫描输入寄存器的时钟统一由片外控制，存储器的读写控制信号CE与扫描链的片选信号SI相连接，存储器的地址信号分别连接到位于扫描链头部的带扫描输入寄存器的输出端；存储器的地址信号ADDR[1]与数据信号DATA[0]分别连接在同一个数据选择器的两个输入端，该数据选择器的输出端与DATA[1]分别连接在另一个数据选择器的两个输入端，两个数据选择器的输出端分别连接到位于扫描链尾部的两个带扫描输入寄存器的输入端；两个数据选择器的控制端与采样信号相连。通过提出一种不依赖于CPU和Jtag的方式，并以兼容复用扫描链定位芯片内部问题的逻辑，快速定位芯片内部存储问题，节省debug时间，排除制造及设计可能引入或存在的问题。

Description

一种基于扫描链的芯片分析方法
技术领域
本发明涉及信息电子芯片设计领域，尤其涉及一种基于扫描链的芯片分析方法。
背景技术
现有的针对芯片内部存储的Debug方法，以通过Jtag控制CPU，读取存储的内容。但是这种方法存在一些潜在的问题。一是由于芯片内部的存储并不是完全向CPU开放访问：例如某些IP内部的SRAM，CPU无法访问到，进而无法进行问题定位。二是由于芯片设计过程中可能出现错误，导致在特定情况下，CPU无法正常工作，此时需要通过读取Cache来定位CPU问题本身时，Jtag也是无法做到。
而现有的通过扫描链定位芯片内部问题的方法，主要针对芯片内部的寄存器，无法读取芯片内部的存储器。
发明内容
针对以上缺陷，本发明目的在于如何在于如何快速分析和定位芯片内部存储器的问题。
为了实现上述目的，本发明提供了一种基于扫描链的芯片分析方法，其特征在于芯片内部的存储器的时钟和带扫描输入寄存器的时钟统一由片外控制，扫描链头部包括扫描链的前3个带扫描带扫描输入寄存器，扫描链尾部包括扫描链的后2个带扫描带扫描输入寄存器；将存储器的读写控制信号CE与扫描链的片选信号SI相连接，将存储器的两个地址信号ADDR[0]和ADDR[1]分别连接到位于扫描链头部的第2个和第3个带扫描输入寄存器的输出端；将存储器的地址信号ADDR[1]与数据信号DATA[0]分别连接在同一个数据选择器的两个输入端，将该数据选择器的输出端与DATA[1]分别连接在另一个数据选择器的两个输入端，将两个数据选择器的输出端分别依次连接到位于扫描链尾部的两个带扫描输入寄存器的输入端，将两个数据选择器的控制端与采样信号SAMPLE相连；通过片选信号SI端输入读写控制信号CE和地址信号，通过采样信号SAMPLE选择扫描链尾部的带扫描输入寄存器是否将DATA值采样住；通过输出端SO输出数据。
本发明通过提出一种不依赖于CPU和Jtag的方式，并以兼容复用扫描链定位芯片内部问题的逻辑，快速定位芯片内部存储(SRAM、ROM)问题，节省debug时间，排除制造及设计可能引入或存在的问题。
附图说明
图1是芯片内部存储示例；
图2是SRAM读取时序图；
图3是芯片中的扫描链示意图；
图4是扫描模式下的扫描链通路；
图5是增加扫描链后的芯片内部存储示意图；
图6是增加扫描链后的芯片内部存储读取时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了方便对本方案的理解，现假设芯片内部一块4x2bit的SRAM，地址位宽为2bit(ADDR[1:0])，图1是芯片内部存储示例,数据位宽为2bit(DATA[1:0])，控制选中信号1bit(CE)，时钟输入1bit(CLK)。这里需要说明的是，由于本方案只讨论对存储模块的读取，所以在本方案设计的模式下，只存在读操作，故而存储的读/写选择信号被固定为读。
图2是SRAM读取时序图,当时钟沿为上升沿时，且当CE为高时，ADDR有效；在下一拍时钟沿为高时DATA有效。
图3是芯片中的扫描链示意图,扫描链通过将带扫描输入寄存器替换原有常规寄存器，以下本实施方式的寄存器都是指的带扫描输入寄存器。本实施方式包括1～7个带扫描输入寄存器，带扫描输入寄存器包括数据选择器，数据选择器包括数据输入端口、扫描输入端口和扫描使能控制端口；带扫描输入寄存器还包括时钟输入端口、数据输出端口和扫描输出端口。图4是扫描模式下的扫描链通路，为了方便说明将芯片中的扫描链抽象为主要的带扫描输入寄存器和时钟Clk。
本实施例就是通过复用该扫描链来实现的,该扫描链的插入通常在芯片做DFT阶段通过工具插入。芯片在正常工作模式下的通路为黑色线，而在扫描模式下的通路为虚线所示。两种模式之间的选择通过信号SCAN_EN完成,为了方便理解，将电路图在扫描模式下抽象为如图4所表示的图。
本实施例通过复用扫描链，将读取存储的地址扫入，并将存储的结果采样到扫描链中再扫出，这样就完全不依赖与CPU与Jtag，并且可以对芯片内部的所有的存储进行访问。图5是增加扫描链后的芯片内部存储示意图。将存储器的时钟和寄存器的时钟在此模式下统一由片外控制。将CE和ADDR信号依次连接到扫描链头部的寄存器，这样做的好处是可以减少移位操作的时间。将DATA信号依次连接到扫描链的尾部，这样做的好处也是为了减少移位操作时间。通过SAMPLE信号选择扫描链尾部的寄存器是否将DATA值采样住。通过SI端输入CE控制和地址信号ADDR，通过SO输出DATA数据。在DATA端插入数据选择器用来选择移位通路或选择完成采样所需要的采样通路。
带扫描输入寄存器包括数据选择器，数据选择器包括数据输入端口Data、扫描输入端口Scan In和扫描使能控制端口Scan Enable；带扫描输入寄存器还包括时钟输入端口Clk、数据输出端口Q和扫描输出端口Scan Out。
图6是增加扫描链后的芯片内部存储读取时序图，现对本方案的时序进行示例讲解，片外控制着Clock，SAMPLE，SI三根信号，并采样SO信号。在图6中“3”的位置，SI数据有效。直到“5”的位置移入了三比特数据“011”，对应到SRAM的端口是：ADDR[1]＝0，ADDR[0]＝1，CE＝1。到达位置“6”，该时钟沿将ADDR[1:0]＝2’b01，CE＝1推入到SRAM中，其实际意义就是访问SRAM地址为2’b01的位置，并假设该地址存储的值为2’b10。到达位置“8”，在该时钟上升沿时，SAMPLE为高，此时，扫描链尾部的两个寄存器将DATA[1]和DATA[0]的值采样到。到达位置“9”，SO将DATA[1]的值输出。到达位置“10”，SO将DATA[0]的值输出。
可以看出，通过本方案，只需要在芯片测试阶段控制Clock、SAMPLE、SI三根信号即可用对芯片内部的存储进行读操作，完成芯片存储问题的定位。
以上所揭露的仅为本发明一种实施例而已，当然不能以此来限定本之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于本发明所涵盖的范围。

Claims (1)

1.一种基于扫描链的芯片分析方法，其特征在于芯片内部的存储器的时钟和带扫描输入寄存器的时钟统一由片外控制，扫描链头部包括扫描链的前3个带扫描带扫描输入寄存器，扫描链尾部包括扫描链的后2个带扫描带扫描输入寄存器；将存储器的读写控制信号CE与扫描链的片选信号SI相连接，将存储器的两个地址信号ADDR[0]和ADDR[1]分别连接到位于扫描链头部的第2个和第3个带扫描输入寄存器的输出端；将存储器的地址信号ADDR[1]与数据信号DATA[0]分别连接在同一个数据选择器的两个输入端，将该数据选择器的输出端与DATA[1]分别连接在另一个数据选择器的两个输入端，将两个数据选择器的输出端分别依次连接到位于扫描链尾部的两个带扫描输入寄存器的输入端，将两个数据选择器的控制端与采样信号SAMPLE相连；通过片选信号SI端输入读写控制信号CE和地址信号，通过采样信号SAMPLE选择扫描链尾部的带扫描输入寄存器是否将DATA值采样住；通过输出端SO输出数据。
CN201710516715.6A 2017-06-29 2017-06-29 一种基于扫描链的芯片分析方法 Active CN107329867B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710516715.6A CN107329867B (zh) 2017-06-29 2017-06-29 一种基于扫描链的芯片分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710516715.6A CN107329867B (zh) 2017-06-29 2017-06-29 一种基于扫描链的芯片分析方法

Publications (2)

Publication Number Publication Date
CN107329867A CN107329867A (zh) 2017-11-07
CN107329867B true CN107329867B (zh) 2021-05-28

Family

ID=60197932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710516715.6A Active CN107329867B (zh) 2017-06-29 2017-06-29 一种基于扫描链的芯片分析方法

Country Status (1)

Country Link
CN (1) CN107329867B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719088A (zh) * 2009-11-23 2010-06-02 北京龙芯中科技术服务中心有限公司 一种对处理器芯片进行在线检测的装置和方法
CN102970013A (zh) * 2012-11-28 2013-03-13 中国人民解放军国防科学技术大学 基于扫描链的芯片内部寄存器复位方法及复位控制装置
CN103675641A (zh) * 2013-12-23 2014-03-26 龙芯中科技术有限公司 芯片故障定位方法、装置及系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587754A (zh) * 2008-05-20 2009-11-25 卓胜微电子（上海）有限公司 基于扫描链的存储器测试装置及其使用方法
CN102034556B (zh) * 2010-09-30 2012-11-21 福州瑞芯微电子有限公司 一种基于扫描链的存储器测试方法
CN103839590B (zh) * 2014-03-18 2016-09-21 龙芯中科技术有限公司 存储器时序参数的测量装置、方法及存储器芯片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719088A (zh) * 2009-11-23 2010-06-02 北京龙芯中科技术服务中心有限公司 一种对处理器芯片进行在线检测的装置和方法
CN102970013A (zh) * 2012-11-28 2013-03-13 中国人民解放军国防科学技术大学 基于扫描链的芯片内部寄存器复位方法及复位控制装置
CN103675641A (zh) * 2013-12-23 2014-03-26 龙芯中科技术有限公司 芯片故障定位方法、装置及系统

Also Published As

Publication number Publication date
CN107329867A (zh) 2017-11-07

Similar Documents

Publication Publication Date Title
KR100374521B1 (ko) 저속 테스터로 동작 확인이 가능한 고속 패킷 데이터입력을 구비한 반도체 기억 장치
KR100783049B1 (ko) 반도체기억장치
US8069386B2 (en) Semiconductor device
US20060190794A1 (en) Test apparatus and testing method
KR20000028580A (ko) 불휘발성반도체메모리ｉｃ
US8892387B2 (en) Driving circuit of a test access port
CN115543875A (zh) 一次性可编程存储器控制系统和fpga
CN107329867B (zh) 一种基于扫描链的芯片分析方法
US8521463B2 (en) System for performing electrical characterization of asynchronous integrated circuit interfaces
CN110059036B (zh) 一种存储体内部多异步接口访问控制装置及方法
US7246277B2 (en) Test bus architecture for embedded RAM and method of operating same
KR20050055167A (ko) 단일 버퍼 선택 입력 단자를 가지는 반도체 메모리 및반도체 메모리 테스트 방법
CN111292795B (zh) 存储器的内建自测试系统
US7770081B2 (en) Interface circuit for a single logic input pin of an electronic system
US7843210B2 (en) Semiconductor integrated circuit device and testing method of the same
CN112650468B (zh) 一种零延迟fifo电路及电子设备
US20240145020A1 (en) Circuit for testing memories
US5935265A (en) Scan path circuit permitting transition between first and second sets of check data
KR100258871B1 (ko) 반도체 메모리소자 테스트장치
CN118016136A (zh) 存储器测试电路
JP2936807B2 (ja) 集積回路
US12073897B2 (en) Random access memory and corresponding method for managing a random access memory
US20050254276A1 (en) Interface circuit
KR100356806B1 (ko) 에스디램의 내장 셀프 테스트를 위한 디큐 비교기
JPH027284A (ja) 集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant