CN1073062A - 混合信号处理系统及其供电方法 - Google Patents

混合信号处理系统及其供电方法 Download PDF

Info

Publication number
CN1073062A
CN1073062A CN92111375A CN92111375A CN1073062A CN 1073062 A CN1073062 A CN 1073062A CN 92111375 A CN92111375 A CN 92111375A CN 92111375 A CN92111375 A CN 92111375A CN 1073062 A CN1073062 A CN 1073062A
Authority
CN
China
Prior art keywords
voltage
processing system
subsystem
signal processing
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN92111375A
Other languages
English (en)
Other versions
CN1075690C (zh
Inventor
路易斯·奥古斯特·伯奈特
阿兰·李·威斯特威克
毛里西奥·阿图罗·扎瓦利塔
詹姆斯·阿兰·塔维尔
大卫·E·布什
迈克尔·代尔·弗罗伊德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1073062A publication Critical patent/CN1073062A/zh
Application granted granted Critical
Publication of CN1075690C publication Critical patent/CN1075690C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/62—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using bucking or boosting dc sources
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Dc-Dc Converters (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种混合信号处理系统22，它包括数字和模拟 系统28，29，并由电池电压之类的可变外部电压供 电。一调电器41把电池电压调至比其低的标称电 压。调压器41把调节电压提供给数字系统28的数 字子系统51。调节供给泵43提供高于电池电压且 因调节而基本恒定的电压。调节供给泵43把调节 供给泵泵取的电压提供给模拟系统29的模拟子系 统61，以改善模拟操作。电平移动器44使数字和模 拟系统28，29的信号电平相等。

Description

本发明一般地涉及模拟和数字系统，更具体地说，涉及混合模拟和数字信号处理系统。
电信产品常进行混合信号处理，即同时处理模拟和数字信号。例如，数字无绳电话手机（handset）通过麦克风接收模拟语音信号、将该语音信号转换成数字语言信号、压缩此数字语音信号、以射频（RF）调制该压缩信号、并经天线传送该调制RF信号。传送的RF信号由附近的基站接收、转换回模拟信号、并最终被送至接收电话机。当从接收电话机收到类似信号时，电话信号经历同样的过程;基站随后传送相应的数字RF信号。该RF信号经天线由手机接收、解调、解除压缩、并转换成驱动手机中的扬声器的模拟语音信号。这样，在数字无绳电话手机的运行中同时需要模拟和数字功能。
然而，混合信号处理应用中的模拟和数字电路有不同的电源要求。例如，数字电路一般是用互补型金属氧化物半导体（CMOS）技术制造的。CMOS的优点是功率消耗与其他技术要比较低。数字CMOS电路可在大范围电源电压（例如从传统的+5.0V低至+3.0V以下）下运行。在更高电源电压下，CMOS电路更快，但有其他问题。它们的功耗将大于低电源电压时的功耗，在高于一定电压时它们还有可靠性的问题。由于数字CMOS逻辑电路提供基本上等于全电压的逻辑电平，更高的电源电压被加到CMOS晶体管的门上。若CMOS晶体管上加的电压太大，就会发生门击穿或门氧化损坏。因此，必须限制电源电压以避免可靠性问题。另一方面，模拟电路常要求比数字电路更高的最小电源电压。例如，许多放大器有固有电源净空（headroom）限制，它在电源电压过低时会导致放大器输出失真。
复杂的是，数字无绳电话手机和其他混合信号处理环境需要电池运行。此电池可是诸如一或多个可再充电的镍-镉（nicad）电池或类似的电池。但电池电压在充电之间变化很大。例如，一节型号AA的镉镍电池在刚充电后电压可达1.7至1.8伏，但在耗尽前电压可降至0.9至1.0伏。这样，三节AA型镉镍电池在两次充电之间的电压范围是从5.4伏至2.7伏。
已知的混合信号处理系统在这种不同的电压要求下无法有效地运行。例如，可把电池提供的电源电压输入一供给泵，以提高提供给某些内部电路的电压。在此情况下，数字电路接收电池电压，而模拟电路接收更高的、经供给泵提升的电压。显然，这种设计要求很小的电池电压变化，以使数字和模拟电路均能正常工作。因此，由于镉镍电池和其他类型的电池的电压的变化，它们不能很好地适用于这些系统。若电池电源电压接近其上限，则供给泵提升后的电压很高并显著增大了功耗并降低了可靠性。功耗增加也使电池寿命缩短。
因此，在一方面，提供了一种混合信号处理系统，它包括耦合到第一和公共电源电压端的用于提供一第二电源电压的装置、用于提供第三电源电压的装置、和一模拟子系统。第二电源电压是以第一预定电势提供的，而该电势以公共电源电压为参照。第一预定电势的绝对值小于第一电源电压的标称电势，并且相对于第一电源电压的变化基本上是恒定的。用于提供第三电源电压的装置与第一和公共电源电压端相耦合。该第三电源电压是以参照于公共电源电压的第二预定电势提供的。第二预定电势的绝对值大于第一电源电压的标称电势，而且相对于第一电源电压的变化而言基本上是恒定的。数字子系统与公共电源电压端相耦合并接收第二电源电压。模拟子系统与公共电源电压端相耦合并接收第三电源电压。
在另一方面，提供用于改善外部电压供电混合信号处理系统的性能的方法，它包括把外部电压调节到第一预定电平、把调节后的外部电压提供给混合信号处理系统的数字系统、对外部电压用供给泵进行提升、把供给泵提升的外部电压调节到第二预定电平、把调节后的供给泵提升外部电压提供给混合信号处理系统的模拟系统。
从下面结合附图的详细说明，可更清楚地了解这些及其他特征和优点。在附图中：
图1以框图形式显示了数字无绳电话手机，它采用了根据本发明的混合信号处理系统;
图2以部分框图和部分示意图的形式，显示了图1的混合信号处理系统;
图3以部分框图和部分示意图的形式，显示了图2的PCM编码译码器;
图4以部分框图和部分示意图的形式，显示了图2的调节供给泵;
图5以部分框图和部分示意图的形式，显示了图4的调节供给泵中所用的偏压电路。
图1以框图形式显示了采用根据本发明的混合信号处理系统22的数字无绳电话手机20。手机20采用标准协议，如U.K.Cordless    Telphone，SecondGeneration（CT-2）或DigitalEuropean    Cordless    Telephone（DECT）标准。例如，根据CR-2协议，电话信号在手机20和基位（图1中未显示）间，是以半双工（half-duplex）或乒乓方式，以包的形式进行数字接收和传送的。天线24被用于传送和接收电话信号的射频（RF）表示。RF系统25连到天线24，以接收和解调及发送和调制电话数据的数字串。这里所用的术语中，“信号”是指随时间变化的电信号，而“数字信号”是指该信号的一系列取样。一个“包”包括该数据信号的一部分，或是电话信号的一指定数目的数字取样，以及数字信号位。
来自基站的包以调制RF信号的形式被天线24接收。射频系统25接收该RF信号并将其解调。调制方案是由一近似高斯滤波器形成的二级FSK，如在CT-2    Common    AirInterface    Specification中所描述的。该包随后被送到时分双工单元26。时分双工单元26将该包分成其两个组成分量，从而使微处理器27能得到信号位。时分双工单元26使混合信号处理系统22能通过输入和输出信号32a而得到压缩数字信号。随后，微机27读取信号位并执行有关的信号功能，如呼叫建立和切断。
混合信号处理系统22包括一适配差分脉冲码调制器（ADPCM）代码转换器28和脉冲码调制器（PCM）编码-解码器（codec）29。ADPCM代码转换器28用传统的算法，如CCITT    RecommendationG.721或American    National    Standard    T1.301-1988，来解除对从时分双工26接收的压缩数字信号的压缩。当解除压缩时，数字信号以用传统算法，如A规则或m规则（A-lqw或m-law）压缩的数字PCM数据的形式存在。ADPCM代码转换器通过输入和输出信号32b连到微机27。微机27通过输入和输出信号32b后动并控制ADPCM代码转换器28的运行。PCM编码译码器29通过输入和输出信号33接收PCM数据、执行A规则或m规则的压缩解除以形成模拟电话信号、并把该模拟电话信号经输出信号35提供给话筒31和铃（图1中未显示）。图1中未显示ADPCM代码转换器28和PCM编码译码器29间的其他接口电路。
麦克风30经输入信号34把模拟电话信号提供给PCM编码译码器29。PCM编码解码器29把此模拟电话信号转换成数字电话信号并按A规则或m规则算法将其压缩，并通过输入和输出信号33向ADPCM代码转换28提供数字电话信号。ADPCM代码转换器28随即根据传统算法（如CCITT    G.721或ANSI    T1.301-1988标准）压缩此数字电话信号并把此压缩数字信号提供给时分双工单元26。时分双工单元26随后将来自微机27的信号位与来自ADPCM代码转换器28的压缩数字数据相结合，以形成CT-2包。时分双工单元26把该CT-2包提供给射频系统25，后者对此包进行调制并将其以RF信号的形式提供给天线24，在此该包被发射出去并最终为基站所接收。PCM编码译码器ec29执行传统集成电路（如Motorola    MC145554m-law    PCM    Codec-Filter或Motorola    MC145557    A-law    PCM    Codec-Filter）的功能。ADPCM代码转换器28也执行传统集成电路-如Molorola    MC145532    ADPCM    Transcoder-的功能。
PCM编码译码器滤波器29主要是模拟的，而ADPCM代码转换器28主要是数字的;然而，要求混合信号处理系统22用通常由三节AA电池（图1中未显示）组成的同一电池电源进行工作。混合信号处理系统必须在从2.7V至5.25V的电池电压下工作并仍要满足CT-2规范。同时，功耗要尽量小，以延长电池寿命。ADPCM代码转换器28必须在处理包所需的时间内运行，以处理连续、实时的语音信号。另外，还要求可靠的操作。因此，需要一种能满足这些要求的新设计。混合信号处理系统22满足了这些要求，如要结合图2所描述的。
图2以部分框图和部分示意图的形式显示了图1的混合信号处理系统22。混合信号处理系统22包括ADPCM代码转换器28和PCM编码译码器滤波器29，如前在图1中所示。另外，混合信号处理系统22还包括带有电压调节器41的的子系统40、带隙电压基准器42、调节供给泵43、电平移动器44、以及几个电源终端和信号线。这些终端包括用于接收标为“VBAT”的电压的终端70、用于接收标为“VSS”的电压的终端71、第一电容器终端72、第二电容器终端73、和第三电容器终端74。信号线包括输入和输出信号线32、输入信号线34、输出信号线34′、以及输入和输出信号线35′。与图1中信号线相对应的信号线被给予相同的标号。然而，图2的输入和输出信号线象前面图1中所示的那样包括输入和输出信号线32a和32b，而输入和输出信号线35′包括图1的输出信号线35和图1中未显示的其他输入和输出信号线。ADPCM代码转换器28包括输入和输出缓冲器50和一个三伏特数字子系统51。PCM编码译码器29包括一个五伏特模拟子系统60和电池供电模拟子系统61。第一电容器80连在终端72和73之间，而第二电容器81连在终端74和71之间。
VBAT是由诸如具有3.75V的标称电压但在充电之间却在2.7和5.4V间变化的三节AA镉镍电池提供的。VSS是具有零伏标称电压值的公共或接地电源电压。因此，混合信号处理系统22只与一单一的电池电源相连。在电源子系统40中，带隙电压基准器42与电压VBAT和VSS相连并提供一稳定、精确的目标为“VREF”的电压作为响应。带隙电压基准器42是一带隙电压基准电路，它能在低至约2.7V的电源电压下运行。
电压调节器41连在VBAT和VSS之间，并接收电压VREF以提供一内部基准。电压调节器41是传统的CMOS电压调节器，它提供标为“VDSP”的调节输出电压。VDSP具有3.0V的标称值，它在VBAR变化时基本保持恒定，直至VBAT接近3.0V。当VBAT低于3.0V时（当镉镍电池的电压因放电而下降时），VDSP相应地下降。
电源子系统40还包括连在VBAT和VSS之间的调节供给泵43。调节供给泵43经终端72连到第一电容器80的第一终端、经终端73连到第一电容器80的第二终端、经终端74连到第二电容器81的第一终端、接收电压VREF和标为“CLOCK”的时钟信号、并提供标为VDD的输出电压。调节供给泵43结合了两个传统功能。第一，调节供给泵43通过定时电容电荷泵取而增加了电压VBAT。在一较佳实施例中，混合信号处理系统22包括在一单一的整体集成电路中。电容器80和81太大，不能整体地提供，因而是在集成电路以外。第二，调节供给泵43调节电荷泵取的电压，以提供一标为“VDD”的电压。VDD有约5.0V的标称电压，但在VBAT改变时（因调节）基本保持恒定。
ADPCM代码转换器28，是根据不同的电源要求而修改成为单独内部电路的传统ADPCM代码转换器。在ADPCM代码转换器28中，输入和输出缓冲器50与三伏数字子系统51并连在VBAT和VSS之间，并通过输入和输出信号线32提供和接收信号。除了由输入和输出缓冲器50提供的功能外，三伏数字子系统51执行传统ADPCM代码转换器所有功能。子系统51连在VDSP和VSS之间、连到输入和输出缓冲器50、接收来自五伏模拟子系统60的输入信号、并通过信号线33b向电平移动器44提供输入信号，这些信号之一是“CLOCK”，它也被用于调节供给泵43。电平移动器44接收电源电压VDSP和VDD并在VSS耦合，并移动信号线33b传送的信号电平并向子系统60提供相应的信号33c。PCM Codec29是经过改装的传统PCMCodec，以根据不同的电源要求隔离内部电路。在PCM Codec29中，除了子系统61执行的如下所述的专用功能外，五伏模拟子系统60执行传统PCM Codec的所有功能。子系统60连在VDD和VSS之间、通过输入信号线34接收麦克风信号、并经信号线33a连到子系统51。电池供电模拟子系统61连在VBAT和VSS之间并连到输入和输出信号线35′。
混合信号处理系统22与已知混合信号处理系统相比有几个优点。首先，混合信号处理系统22降低了功耗。电压调节器41向子系统51提供电源电压VDSP，VDSP相对于VBAT的改变基本上是恒定的。通过将电源电压设定在线路运行的最小电压附近，数字子系统51的功耗被降到最小。同时，数字子系统51以很快的速度（在VDSP＝3.0V）执行ADPCM代码转换器的功能（除了输入和输出功能），以满足规定，包括实时压缩和解除压缩。在一较佳实施例中，子系统51采用CMOS数字逻辑。CMOS逻辑电路可设计成在高速和低电源电压（如3V）下运行的。然而，这种电路在电源电压增至4.0或5.0V时消耗大量的功率，并且由于电源总线需要额外的面积，集成电路的面积增大。功耗电平降低，结温度就低;这样，集成电路的封装要求就可放宽且可靠性得到加强，另一好处是数字子系统51是在较小的电源电压范围内运行的，从而简化了电路设计。
第二，混合信号处理系统22即使在VBAT变化时也能可靠地执行模拟功能。调节供给泵43为所需的模拟运行提供了足够高的电源电压VDD。在VDD为5V时，模拟子系统60中的模拟电路有足够的线性运行净空（headroom）。另外，避免了传统整数供给泵提供的有害高压。例如，若模拟电路由VBAT直接供电，当VBAT在其下限（约2.7V）时性能将会减弱。另一方面，若用标准的2倍整数供给泵为模拟电路供电，则电压范围将从5.4至约10.8V。在此范围的上限，可靠性将降低。
第三，混合信号处理系统22可靠地与外部电路相接。混合信号处理系统22把输入和输出缓冲器50与数字子系统51相分离。当数字子系统51与VDSP相连时，输入和输出缓冲器50连在VBAT和VDD之间。这样，输入和输出级冲器60的逻辑高输出信号电平对应于其他装置（如微机27）的输出信号电平。如图1所示，ADPCM编码译码器28同时与时分双工单元26和微机27相连。电平移动器44类似地增加数字子系统51提供给模拟子系统60的数字信号的逻辑电平。
第四，混合信号处理系统22，通过由VDD向模拟子系统60供电并由VBAT向电池供电的输出子系统61供电，降低了功耗。模拟子系统61中的线路包括需要高电流驱动的驱动器。例如，子系统61包括向图1的扬声器31提供模拟输出的驱动器。通过隔离此电路，调节供给泵43引起的效率损失不包括来自高电流驱动器的损失。
图3以部分框图和部分示意图的形式显示了PCM编码译码器29。图3中所示的是模拟子60和电池供电模拟子系统61，系统61包括放大器100、101、和102。模拟子系统60提供了标为“RO”、“AXI+”和“AXI-”的接收模拟输出信号。AXI+和AXI-形成了模拟输出信号的差分表示。在子系统61中，放大器100是一差分放大器，它在输入端接收信号AXI+和AXI-，并在其正输出端上提供标为“AX0+”的信号，在其负输出端上提供标为“AX0-”的信号。放大器101是一运算放大器，它在其负输入端上接收标为“PI”的输入信号、在其正输入端上接收标为“VAG”的信号电压、并提供标为“PO-”的信号。VAG是一模拟接地基准电压，其值约为VBAT/2。放大器102是一倒相放大器，它在其一个输入端接收信号PO-，并在其一个输出端提供标为“PO+”的信号。信号AX0+和AX0-可用来驱动诸如电铃之类的输出装置（图1中未显示）。输入信号PI通常接收信号RO，并与外部电阻一同被用来设定放大器101和102提供的推挽信号PO+和PO-的增益。放大器101和102足以驱动电话手机耳机或小扬声器。用VBAT而不是VDD为子系统61供电，通常防止因调节供给泵43的效率小于100%，而引起的较大功率损耗，降低了功耗。
图4以部分示意图和部分框图的形式，显示了图2中的调节供给泵43。调节供给泵43一般地包括无重叠时钟发生器电路110、偏压电路111、比例部分112、积分部分113、和供给泵芯114。比例部分112包括放大器120、发送门121、及P沟道晶体管122。积分部分113包括放大器130、发送门131和132和133、P沟道晶体管134、电容器135、发送门136、电容器137、发送门138、电容器139、发送门140和141、及放大器142。供给泵芯114包括电容器80、P沟道晶体管150和151和152、N沟道晶体管153、P沟道晶体管154、及电容器81。
无重叠时钟电路110接收信号CLOCK、与电源电压VBAT和VDD和VSS相耦合、并提供标为“F1”、“F1”、“F2”、和“F2”的无重叠时钟信号，这些信号被电平移动至VDD和VSS之间、接收电源电压VDD、并提供标为“VPDD”的输出信号和标为“PTU BBIAS”的输出信号。
在比例部分112中，放大器120是具有用于接收信号VREF的负输入端、用于接收信号VPDD的正输入端、及用于提供标为“PCBRL”的信号的输出端的运算互导放大器（OTA）。发送门121有用于接收信号PCNTL的第一电流端、第二电流端、用于接收信号F1的正控制端、和用于接收信号F1的负控制端。晶体管122有用于接收电源电压VDD的源极、用于接收信号F1的栅极、和连到发送门121的第二电流端的漏极。
在集成部分113，放大器130有用于接收信号VPDD的正输入端、负输入端、以连到放大器130的负输入端的输出端。发送门131有连到放大器130的输出端的第一电流端、第二电流端、用于接收信号F2的正控制端、及用于接收信号F2的负控制端。发送门132有连到发送门131的第二电流端的第一电流端、用于提供标为“ICBTL”的信号的第二电流端、用于接收信号F1的正控制端、及用于接收信号F1的负控制端。发送门133有用于接收信号ICBRL的第一电流端、第二电流端、用于接收信号F1的正控制端，及用于接收信号F1的负控制端。晶体管134有用于接收电源电压VDD的源极、用于接收信号F1的栅极、和连到发送门133的第二电流端的漏极。电容器135有连到发送门131的第二电流端的第一端和第二端。发送门136有用于接收信号VREF的第一电流端、第二电流端、用于接收信号F1的正控制端、及用于接收信号F1的负控制端。电容器137有连到发送门136的第二电流端的第一端和连到电容器135的第二端的第二端。发送门138有连到电空器135和137的第二端的第一电流端、第二电流端、用于接收信号F1的正控制端、及用于接收信号F1的负控制端。电容器139有连到发送门138的第二电流端的第一端和连到发送门132的第二电流端的第二端。发送门140有连一放大器130的输出端的第一电流端、连到发送门136的第二电流端的第二电流端、用于接收信号F2的正控制端、及用于接收信号F2的负控制端。发送门141有连到放大器130的输出端的第一电流端、连到电容器135和137的第二端的第二电流端、用于接收信号F2的正控制端、及用于接收信号F2的负控制端。放大器142有连到发送门138的第二电流端的负输入端、连到放大器130的输出端的正输入端、连到放大器130输出端的正输入端、及连到发送门132的第二电流及电容器139的第二端的输出端。
在供给泵114中，晶体管150有连到VBAT的源极、连到发送门121的第二电流端的栅极、一个漏极、及一个接收信号PTBUBIAS的部分或井。晶体管151有连到VBAT的源极、连到发送门133的第二电流端的栅极、在端72与晶体管150的漏极相连的漏极、及用于接收信号PTUBBIAS的部分或井。晶体管152有连到晶体管150和151的漏极的第一电极、用于接收信号F2的栅极、用于提供电源电压VDD的第二电极、及接收信号PTUBBIAS的部分或井。应注意，哪个电极被用作源或漏极取决于所加的电压。电容器80有连到端72的第一端及连到端73的第二端，如前所述。晶体管153有与电容器80有连到端72的第一端及连到端73的第二端，如前所述。晶体管153有与电容器80在节点73相连的漏极、用于接收信号F1的栅极、和连至VSS的源极。晶体管154有连到电源电压VBAT的源极、用于接收信号F2的栅极、连至昌体管153的漏极的漏极、和连至PTUBBIAS的部分或井。电容器81有终端74连至晶体管152的第二电极的第一端和连到VSS的第二端，如前面所述。
电路110是传统的非重迭时钟发生电路，它接收信号CLOCK并提供标为F1、F1、F2、F2的四个时钟信号，这些信号被电平移动至CDD。由于是非重迭的，信号F1与信号F2不同，而信号F2与信号F1不同，如前面结合图2所描述的，电容器80和81分别经端72与73和74与71耦合到调节供给泵电路43。尽管可把电容器80和81视为调节供给泵的组成部分，由于它们所需的尺寸，最好还是使基处于包括调节供给泵43的集成电路之外。例如，在所示的实施例中，电容器80和81的值分别为约0.1和1.0微法，因而把这样的电容做在集成电路中是不实际的。
供给泵芯114用充电电容80来提供高于电压VBAT的电压VDD。然而，比例部分112和积分部分113改变供给泵芯114的运行，以整体地调节VDD。在F1期间（F1是活动的），晶体管153导通并把电容器80的第二端耦合至VSS。在传统的供给泵设计中，一个晶体管还在F1期间把电容器80的第一端耦合至VDD。F2使昌体管152不导通，从而将电容器80的第一端与VDD隔开。这样，在F1期间，通过维持电容器81使VDD得以保持。晶体管154也是不导通的。但在F2期间（F2是活动的），晶体管153是不活动的，而晶体管154导通并把电容器80的第二端与VBAT接通。这一动作使电容器80的第一端的电质升至约为VBAT的两倍。晶体管152也是导通的，而存贮在电容器80中的电荷被放到维持电容器81中。在F2的终结处，晶体管152变成不导通且维持电容81保持VDD的电平。通过重复这一操作，电容器81最终充电至约为VBAT的两倍。
然而，在调节供给泵电路43中，从电容器80的第一端至VB-AT的传统晶体管被晶体管150和151代替。晶体管150和151响应信号PCBTL和ICNTL，这些信号比例部分112和积分部分113提供。放大器120和142有以VDD为参照的输出，而放大器130有以VBAT为参照的输出。比例部分112使晶体管150根据VPDD和VREF的比较使晶体管150相应地导通。部分112具有快速的响应，以把VDD大概地调到所需的电压。然而积分部分113的运行速度要慢一些，使晶体管151相应地导通，以把VDD非常准确地调到所需的值。这样，调节供给泵43对VBAT作电荷泵取并调节电荷泵取的电压，以有效地提供所需电压的VDD（+5.04伏）。
偏压电路111以VDD所需值的预定分数提供VPDD;该预定分数是当VDD等于其所需值时使VPDD等于VREF的分数。在所示的实施例中，VDD的所需值是+5.0V，而VREF的值约为1.25V。这样，为使VPDD在VDD为5.0V时等于1.25V，要用0.25的分数值。该分数的精确度取决于产生它的技术，这在下面结合图5进行描述。
放大器120比较VREF和VPDD。在所示实施例中，放大器120是运算互导放大器（ORA），其输入电压随正和负输入端电压之差变化。晶体管150的栅极提供了一电容性负载，晶体管122向VDD提供了一个正偏。在F1期间，发送门121是活动的，放大器120输出端的信号PCNTL传送到晶体管150的栅极。
放大器120改变信号PCNTL，直至正和负输入端的电压相等;这样，放大器120差分地使晶体管150或多或少地导通，直到VDD大致等于其期望值。比例部分112响应于负载条件的改变，非常迅速地对VDD进行运行;然而，放大器120和发送门121引入了限制VDD准确性的偏移。
积分部分113调节晶体管151的导通，以进一步增加VDD的畏确度。积分部分113是一开关电容器差分积分器，它对VPDD和VREF之差在时间上进行积分。虽然积分部分113的反响速度慢于比例部分112，但它包括了信号电平的历史，这最终消除了比例部分112的偏移误差、放大器130是单位增益差分放大器，它缓冲信号VPDD并阻止积分部分113干扰比例部分112的运行。在功率增大时，信号PCNTL和ICNTL的电势低，使昌体管150和151高度导通，以便快地达到VDD的期望值。由于电流快速改变引起的电池寿命缩短和电源电压下降（称为di/dt电压下降），很重要的是把一电阻与晶体管150和151的栅有相串联，以降低开关速度（图4中未显示）。
调节供给泵43，在不用先把电池电压电荷取到其倍数并随后把电压调节或电荷泵取到所期望的较低值的情况下，提供了约5.0V的的期望值的VDD。对于VBAT的某些值，这种调节是很有利的，例如，在刚刚再充电后，VBAT可是约5.4V。传统的电压加倍供给泵电路提供约10.8V的电压，这可能损坏设计运行电压为5.0V的电路。另外，传统的分流调节或箝位方法也浪费电流。调节供给泵43以不把VDD加倍的方式提供调节。调节供给泵43也不用诸如齐纳二极管的箝位装置来限制输出电压，而是用比例和积分部分来以高精确度的高效率提供VDD。
图5以部分示意和部分框图的形式，显示了用在图4的调节供给泵43中的偏压电路111。偏压电路111一般包括第一电阻串电路200、第二电阻串电路210、比较器220、滞后控制电路230、和偏压发生电路240。第一电阻串电路200包括电阻201和202、发送门203、电阻204和205、及发送门206和207。第二电阻串电路210包括电阻211、发送门212和213、及电阻214和215。滞后控制电路230包括“或非”门231和倒相器232。偏压发生电路240包括电平移动器243、倒相器244、电阻245、及发送门246和247。
在第一电阻串电路200中，电阻201有连到VBAT的第一端及一个第二端。电阻202有连到电阻201的第二端的第一端及一个第二端。发送门203有连到电阻202的第二端的第一电流端、一第二电流端、用于接收信号“PD1”的正控制端、及用于接收信号“PD1”的负控制端。电阻204有连到发送门203的第二电流端的第一端和一个第二端。电阻205有连到电阻204的第二端的第一端和连到VSS的第二端。发送门206有连到电阻201的第二端的第一电流端、一第二电流端、用于接收标为“HYST”的信号的正控制端、及用于接收标为“HYST”的信号的负控制端。发送门207有连到电阻204的第二端的第一电流端、连到发送门206的第二电流端的第二电流端、用于接收信号“HYST”的正控制端、及用于接收信号HYST的负控制端。
在第二电阻串电路210中，电阻211有用于接收电源电压VDD的第一端和一个第二端。发送门212有连到电阻211的第二端的第一电流端、一第二电流端、用于接收标为“PO2”的信号的正控制端、及用于接收标为“PD2”的信号的负控制端。发送门213有连到发送门212的第二电流端的第一电流端、一第二电流端、用于接收信号PD2的正控制端、及用于接收信号PD2的负控制端。电阻214有连到发送门213的第二电流端的第一端和用于接收信号VPDD的第二端。电阻215有连到电阻214的第二端的第一端和连到VSS的第二端。
比较器220有连到发送门206的第二电流端的正输入端、连到发送门212的第二电流的负输入端、及用于提供标为“CouT”的信号的输入端。在滞后控制电路230中，“或非”门231有用于接收标为“PD”的信号的第一输入端、连到比较器220的输出端以接收其上的信号COUT的第二输入端、及用于提供信号HYST的输出端。倒相器232有连到“或非”门231输出端的输入端及用于提供信号HYST的输出端。在偏压发生电路240中，电平移动器243连到比较器220的输出端，并在其输出端上提供一输出信号。倒相器244有连到电平移动器243的输出端的输入端和一输出端。电阻245有连到VBAT的第一端和一第二端。发送门246有连到电阻245第二端的第一电流端、用于提供信号PIUBBIAS的第二电流端、连到比较器220的输出端的正控制端、及连到倒相器244的输出端的负控制端。发送门247有害到发送门246的第二电流端的第一电汉端、用于接收电源电质VDD的第二电流端、连到倒相器244的输出端的正控制端、及连到电平移动器243的输出端的负控制端。
偏压电路111执行两个功能。首先，偏压电路111提供用于在调节供给泵43中的比例和积分功能中的信号VPDD。第二，偏压电路111提供信号PTUBBIAS，以用VBAT和VDD中的较高者给调节供给泵43中的P沟道晶体管（即晶体管150、151、152、和154）的部分或势阱加上偏压。为理解其余的操作，首先要描述控制信号的产生。信号PD是在逻辑高电平活动的功率下降显示。信号PD1与信号PD和COUT的逻辑“与”等价并在逻辑低电平活动。信号PD2与信号PD1等价，但被电平移动至VDD并在逻辑低时活动。
电阻串电路210执行提供信号VPDD的第一功能。当控制信号PD2和PD2均不活动时，VPDD作为电阻211、214和215之间的电阻分压的产物而被提供。这样;
VPDD＝VDD（R211/（R211+R214+R215））
其中R211是电阻211的阻值，R214是电阻214的阻值，且R215是电阻215的阻值。通过选择适当的阻值，可使VPDD等于0.25VDD;这样，对VDD＝5.0V，VPDD等于1.25V。当调节供给泵43改变VDD直至VREF＝VPDD时，由于VREF＝1.25V，电阻半电路210高度精确地确保VDD等于5.0V。
重要的是提供较高的电压给电阻211、214、和215，以限制流过它们的电流。为提供高阻值，轻度掺杂或势阱电阻是较佳的。这些电阻较多晶电阻为佳，是因为虽然多晶电阻更精确，但它们却要求较大的电路面积。例如，一般的多晶电阻电阻率为每格约20Ω，而势阱电阻的电阻率约为每格1.4kΩ。在最佳实施例中，R211为105kΩ，R214为53.2kΩ，且R215为51.8kΩ。这样就保证了低电流。
偏压电路111的第二个功能是提供电压PIUBBIAS，以在电源变化（如功率上升）时，确保调节供给泵43的可靠运行。在功率刚刚上升后，VDD尚未达到5.0V的目标值，且实际上可能非常接近于零。若N势阱总是被加以偏压VDD，则在功率刚上升之后一个扩散-至-势阱PN结可能总是正偏，这将有损于集成电路。因而，当VBAT大于VDD或当PD活动时，偏压发生电路240以大致为VBAT的电质提供PTUBBIAS信号。
为比较VDD和VBAT，电阻串电路200进行了与电阻串电路210相似的分压。但有一点不同。电阻半电路200包含有滞后。在功率上升之后（PD不活动），当电池电质VBAT超过VDD时，信号COUT被激活。由于PD是不活动的，滞后控制电路230激活了处于逻辑低电平的信号HYST，并激活了处于逻辑高电平的信号HYST，使发送门206活动而发送门207不活动。这样，加到比较器220的正输入端的、与VBAT成比例的电压就取自电阻串电路200中电阻201的第二端。然而，一旦VPDD超过电阻201第二端的电势，COUT就被施以“非”操作。滞后控制电路230使HYST不活动并处于逻辑高电平，并使HTYST不活动并处于逻辑低电平。发送门206不活动，而发送门207活动，且比例电压现在是取自电阻204的第二端。由于现在由电阻202和204引入了额外的电压降，在COUT被再次激活之前CDD必须额外地下降一定的值。这样，偏压电路111提供的滞后防止了电源变化时的不稳定性。
虽然是结合最佳实施例来描述了本发明，本领域的技术人员能够理解的是，本发明可以许多种方式进行修正，并可体现为许多不同于上面所具体描述的实施例的实施例。例如，VSS可是正电源，而其他电源电压VBAT、VDD和VDSP相对于它则为负电质。另外，尽管显示了电池电压VBAT，在任何采用高度变化的电源的场合，混合信号处理系统22都提供了同样的好处。还有，可采用不同数目和型号的电池，只要在其运行寿命中电压不低于2.7V。在另一种实施例中，子系统51的一部分可耦合到VDD，以增大速度。另外，VDD可由一开关调节器（也叫开关模式调节器）产生。因此，所附的权利要求应覆盖属于本发明的实质精神和范围的所有变形和修正。

Claims (10)

1、一种混合信号处理系统(22)，其特征在于：
耦合到第一和公共电源电压端(70，71)的装置(41)，用于以参照于所述公共电源电压的第一预定电势提供一第二电源电压，所述第一预定电势的绝对值小于参照于所述公共电源电压的所述第一电源电压的标称电势绝对值且相对于所述第一电源电压的变化来说基本上是恒定的；
耦合到第一和公共电源电压端(70，71)的装置(43)，用于以参照于所述公共电源电压的第二预定电势提供一第三电源电压，所述第二预定电势的绝对值大于所述标称电热的绝对值且相对于所述第一电源电压的变化来说基本上是恒定的；
耦合到所述公共电源电压端(71)的数字子系统(51)，用于接收所述第二电源电压；
耦合到所述公共电源电压端(71)的模拟子系统(60)，用于接收所述第三电源电压。
2、权利要求1的混合信号处理系统（22），其进一步的特征在于耦合到所述第一和公共电源电压端（70，71）和所述数字子系统（51）的输入/输出装置（50），用于从所述数字子系统（51）接收至少一个信号并响应此信号而提供至少一个相应的输出信号。
3、权利要求1的混合信号处理系统（22），其进一步的特征在于耦合到所述数字子系统（51）和所述模拟子系统（60）的电平移动器（44），用于从所述数字子系统（51）接收至少一个数字信号并作为响应提供至少一个相应的电平移动的数字信号给所述模拟子系统（60）。
4、权利要求1的混合信号处理系统（22），其进一步的特征在于耦合到所述第一和公共电源电压端（70，71）及所述模拟子系统（60）的第二模拟子系统（61），用于提供至少一个输出信号。
5、一种混合信号处理系统，其特征在于：
耦合到第一和公共电源电压端（70，71）的电压调节器（41），用于调节所述第一电源电压以提供具有第一预定电势的第二电源电压;
耦合到所述第一和公共电源电压端（70，71）的调节供给泵（43），用于对所述第一电源电压进行电荷泵取并用于调节所述电荷泵取的电压以提供第三电源电压;
耦合到所述公共电源电压端（71）的数字子系统（51），用于接收所述第二电源电压;
耦合到所述公共电源电压端（71）的模拟子系统（60），用于接收所述第三电源电压。
6、权利要求5的混合信号处理系统（22），其进一步的特征在于耦合到所述公共电源电压端（71）并接收所述第二和第三电源电压的电平移动器（44），用于对所述数字子系统（51）所提供的至少一个输出信号进行电平移动并将所述电平移动的信号提供给所述模拟子系统（60）。
7、权利要求5的混合信号处理系统（22），其进一步的特征在于耦合到所述第一和公共电源电压端（70，71）及所述数字子系统（51）的至少一个缓冲器（32），用于响应所述数字子系统（51）提供的一相应信号而提供至少一个数字输出信号。
8、权利要求3的混合信号处理系统（22），其进一步的特征在于耦合到所述第一和公共电源电压端（70，71）及所述模拟子系统（60）的第二模拟子系统（61），用于响应由所述模拟子系统（60）提供的一相应信号而提供至少一个模拟输出信号。
9、用于改进由外部电压（70）供电的混合信号处理系统（22）的性能的方法，其特征在于下列步骤：
把外部电压（70）调至第一预定电平;
把所述调节过的外部电压提供给混合信号处理系统（22）的一数字系统（28）;
对外部电压（70）进行电荷泵取;
把所述电荷泵取外部电压调节至第二预定电平;
把所述调节后的电荷泵取外部电压提供给混合信号处理系统（22）的一模拟系统（29）。
10、给混合信号处理系统（22）供电的方法，其特征在于下列步骤：
在第一和公共电源电压端（70，71）之间提供一电池电压;
调节所述电池电压以提供一第二电源电压;
对所述电池电压进行电荷泵取;
调节所述电荷泵取的电池电压以提供一第三电源电压;
把所述第二电源电压提供给混合信号处理系统的一数字子系统（51）;
把所述第三电源电压提供给混合信号处理系统的一模拟子系统（60）。
CN92111375A 1991-11-07 1992-10-08 混合信号处理系统及其供电方法 Expired - Lifetime CN1075690C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US78897791A 1991-11-07 1991-11-07
US07/788,977 1991-11-07

Publications (2)

Publication Number Publication Date
CN1073062A true CN1073062A (zh) 1993-06-09
CN1075690C CN1075690C (zh) 2001-11-28

Family

ID=25146180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN92111375A Expired - Lifetime CN1075690C (zh) 1991-11-07 1992-10-08 混合信号处理系统及其供电方法

Country Status (6)

Country Link
US (1) US6034562A (zh)
EP (1) EP0540947B1 (zh)
JP (1) JP2805181B2 (zh)
KR (1) KR0185735B1 (zh)
CN (1) CN1075690C (zh)
HK (1) HK1007245A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243772B1 (en) * 1997-01-31 2001-06-05 Sharewave, Inc. Method and system for coupling a personal computer with an appliance unit via a wireless communication link to provide an output display presentation
US6389135B1 (en) 1998-09-25 2002-05-14 Conexant Systems, Inc. Method and apparatus for deriving power from a clock signal coupled through capacitors
US6320797B1 (en) * 1999-02-24 2001-11-20 Micron Technology, Inc. Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same
US6310789B1 (en) 1999-06-25 2001-10-30 The Procter & Gamble Company Dynamically-controlled, intrinsically regulated charge pump power converter
CA2377166C (en) 1999-06-25 2006-05-30 Dragan Danilo Nebrigic Dynamically-switched power converter
US6392470B1 (en) * 2000-09-29 2002-05-21 International Business Machines Corporation Bandgap reference voltage startup circuit
GB2373654B (en) * 2001-03-21 2005-02-09 Fujitsu Ltd Reducing jitter in mixed-signal integrated circuit devices
US6452419B1 (en) * 2001-04-12 2002-09-17 Power Signal Technologies, Inc. Control circuit having stacked IC logic
US6812739B2 (en) * 2002-09-26 2004-11-02 International Business Machines Corporation Method of transparently reducing power consumption of a high-speed communication link
US7577039B2 (en) * 2005-11-16 2009-08-18 Montage Technology Group, Ltd. Memory interface to bridge memory buses
US7368950B2 (en) * 2005-11-16 2008-05-06 Montage Technology Group Limited High speed transceiver with low power consumption
US20090319260A1 (en) * 2008-06-19 2009-12-24 Hongwei Kong Method and system for audio transmit processing in an audio codec
US8476962B2 (en) * 2009-11-18 2013-07-02 Freescale Semiconductor, Inc. System having multiple voltage tiers and method therefor
US8169257B2 (en) * 2009-11-18 2012-05-01 Freescale Semiconductor, Inc. System and method for communicating between multiple voltage tiers
JP5566211B2 (ja) * 2010-07-15 2014-08-06 ローム株式会社 スイッチドキャパシタ型ｄ／ａコンバータ
US9002447B2 (en) 2013-03-14 2015-04-07 Medtronic, Inc. Implantable medical device having power supply for generating a regulated power supply

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4188585A (en) * 1978-03-16 1980-02-12 Cincinnati Electronics Corporation Synchronized receiver power system
US4356412A (en) * 1979-03-05 1982-10-26 Motorola, Inc. Substrate bias regulator
JPS576384A (en) * 1980-06-13 1982-01-13 Hitachi Ltd Power source circuit and electronic watch using this
JPS5731333A (en) * 1980-07-31 1982-02-19 Suwa Seikosha Kk Power source circuit system
US4485433A (en) * 1982-12-22 1984-11-27 Ncr Corporation Integrated circuit dual polarity high voltage multiplier for extended operating temperature range
JPS59153331A (ja) * 1983-02-21 1984-09-01 Toshiba Corp 半導体装置
US4670673A (en) * 1985-02-19 1987-06-02 Advanced Micro Devices, Inc. Multilevel differential ECL/CML gate circuit
JPH0683085B2 (ja) * 1986-03-26 1994-10-19 ソニー株式会社 送信機
JP2721151B2 (ja) * 1986-04-01 1998-03-04 株式会社東芝 半導体集積回路装置
JPS63290159A (ja) * 1987-05-20 1988-11-28 Matsushita Electric Ind Co Ltd 昇圧回路
JPS6445157A (en) * 1987-08-13 1989-02-17 Toshiba Corp Semiconductor integrated circuit
US4868908A (en) * 1988-10-18 1989-09-19 Ventritex Power supply down-conversion, regulation and low battery detection system
US4947061A (en) * 1989-02-13 1990-08-07 At&T Bell Laboratories CMOS to ECL output buffer circuit
JPH02215154A (ja) * 1989-02-16 1990-08-28 Toshiba Corp 電圧制御回路
JPH02118440U (zh) * 1989-03-10 1990-09-21
US5043605A (en) * 1989-06-26 1991-08-27 At&T Bell Laboratories CMOS to ECL output buffer
US5021680A (en) * 1989-07-31 1991-06-04 Advanced Micro Devices, Inc. Voltage supply circuit for programming circuits of programmable logic arrays
US5066873A (en) * 1989-12-04 1991-11-19 Altera Corporation Integrated circuits with reduced switching noise
US5063304A (en) * 1990-04-27 1991-11-05 Texas Instruments Incorporated Integrated circuit with improved on-chip power supply control
US5045772A (en) * 1990-10-01 1991-09-03 Altera Corporation Reference voltage generator
US5140196A (en) * 1991-04-15 1992-08-18 Motorola, Inc. Variable level translator

Also Published As

Publication number Publication date
JP2805181B2 (ja) 1998-09-30
JPH05235820A (ja) 1993-09-10
CN1075690C (zh) 2001-11-28
KR930011434A (ko) 1993-06-24
EP0540947A3 (en) 1995-02-22
EP0540947A2 (en) 1993-05-12
HK1007245A1 (en) 1999-04-01
EP0540947B1 (en) 1998-01-21
US6034562A (en) 2000-03-07
KR0185735B1 (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
CN1075690C (zh) 混合信号处理系统及其供电方法
EP0540948B1 (en) Regulated charge pump and method therefor
CN1099148C (zh) 便携式电气装置的电池组以及为其充电的方法
EP1066684B1 (en) Circuit and method for reducing sampling noise
US5821007A (en) Power source for an electrical device
US6205343B1 (en) Peak current reduction in a cordless telephone handset
CN101980435B (zh) 获取稳定低压的直流/直流变换器以及电话机供电电路
CN1894838A (zh) 用于电池充电的方法和系统
CN113595198A (zh) 一种基于无线快速充电应用的idac调压电路
CN1154373C (zh) 能延长电池寿命的电子设备
CN111934035B (zh) 电压检测芯片、电池及电子设备
CN219247833U (zh) 一种具有快充和降噪模块的对讲机主板电路
CN1238590A (zh) 用于便携式时分多址无线电的电压上变换器
CN113452097A (zh) 一种充电电路、方法、系统、电池和电子设备
US20230025078A1 (en) Power converter with asymmetric switch levels
CN217427991U (zh) 电压转换器电路及射频开关
CN215646222U (zh) 电源管理电路、耳机充电盒以及无线耳机系统
CN100352128C (zh) 充电装置
CN212627216U (zh) 一种基于太阳能充电的无线耳机充电盒
US6133708A (en) Radio apparatus comprising a charging device
CN201878243U (zh) 获取稳定低压的直流/直流变换器以及电话机供电电路
JP3101964B2 (ja) 移動無線通信機用電源回路
CN117200577A (zh) 电压转换器电路及其控制方法、射频开关
CN106130555B (zh) 自举开关的自举电压产生电路
CN101621863B (zh) 便携式移动终端

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FREEDOM SEMICONDUCTORS CO.

Free format text: FORMER OWNER: MOTOROLA, INC.

Effective date: 20040813

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040813

Address after: Texas in the United States

Patentee after: FreeScale Semiconductor

Address before: Illinois, USA

Patentee before: Motorola, Inc.

C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20121008

Granted publication date: 20011128