CN107305782B - 用于静态随机存取存储器的温度补偿读取辅助电路 - Google Patents
用于静态随机存取存储器的温度补偿读取辅助电路 Download PDFInfo
- Publication number
- CN107305782B CN107305782B CN201710250231.1A CN201710250231A CN107305782B CN 107305782 B CN107305782 B CN 107305782B CN 201710250231 A CN201710250231 A CN 201710250231A CN 107305782 B CN107305782 B CN 107305782B
- Authority
- CN
- China
- Prior art keywords
- transistor
- circuit
- word line
- channel
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001419 dependent effect Effects 0.000 claims description 20
- 230000003068 static effect Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000013500 data storage Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/418—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
公开了用于静态随机存取存储器的温度补偿读取辅助电路。存储器电路包括:字线;存储器单元,这些存储器单元连接至该字线;以及字线驱动器电路,该字线驱动器电路包括p沟道上拉晶体管。该存储器电路进一步包括读取辅助电路,该读取辅助电路包括n沟道下拉晶体管和n沟道二极管接法晶体管,其中,该n沟道下拉晶体管具有连接在该字线与接地节点之间的源漏路径,该n沟道二极管接法晶体管具有连接在正电源节点与该n沟道下拉晶体管的栅极端子之间的源漏路径。该n沟道二极管接法晶体管被配置成用于向该n沟道下拉晶体管的该栅极端子施加偏置电压,该偏置电压对于相对较低的温度而言是相对较低的电压并且对于相对较高的温度而言是相对较高的电压。
Description
技术领域
本发明涉及集成存储器电路,并且具体地涉及一种用于静态随机存取存储器(SRAM)的读取辅助电路。
背景技术
参照图1,图1示出了标准存储器电路10的示意图,该标准存储器电路包括六晶体管(6T)静态随机存取存储器(SRAM)单元12、字线驱动器14以及地址解码器16。单元12包括两个交叉耦合的CMOS反相器22和24,每个反相器包括串联连接的p沟道和n沟道MOSFET晶体管对。反相器12和14的输入端和输出端耦合以形成具有真数据存储节点QT和补码数据存储节点QB的锁存电路。单元12进一步包括两个传送(传输门)晶体管26和28,其栅极端子由字线(WL)驱动。晶体管26是连接在真数据存储节点QT与同真位线(BLT)相关联的节点之间的源漏。晶体管28是连接在补码数据存储节点QB与同补码位线(BLB)相关联的节点之间的源漏。每个反相器22和24中的p沟道晶体管30和32的源极端子在高电源节点处耦合以接收高电源电压(例如,Vdd),而每个反相器22和24中的n沟道晶体管34和36的源极端子在低电源节点处耦合以接收低电源电压(例如,Gnd)。高电源节点处的高电源电压Vdd以及低电源节点处的低电源电压Gnd包括用于单元12的电压的电源组。字线WL耦合到字线驱动器电路14的输出端,该字线驱动器电路包括形成逻辑反相器的串联连接的p沟道和n沟道MOSFET晶体管对。字线驱动器电路14也在高电源节点处耦合以接收高电源电压(Vdd),并且在低电源节点处参照低电源电压(Gnd)。字线驱动器电路14的输入端耦合到地址解码器16的输出端。地址解码器16接收地址(Addr)、解码所接收到的地址并且通过字线驱动器电路14选择性地致动字线。
发明内容
在实施例中,一种电路包括:字线;多个存储器单元,该多个存储器单元连接至该字线;下拉晶体管,该下拉晶体管具有连接在该字线与接地节点之间的源漏路径;以及偏置电路,该偏置电路被配置成用于向该下拉晶体管的控制端子施加依赖于温度的偏置电压。
在实施例中,一种电路包括:字线;多个存储器单元,该多个存储器单元连接至该字线;字线驱动器电路,该字线驱动器电路包括p沟道上拉晶体管;n沟道下拉晶体管,该n沟道下拉晶体管具有连接在该字线与接地节点之间的源漏路径;以及n沟道二极管接法晶体管,该n沟道二极管接法晶体管具有连接在正电源节点与n沟道下拉晶体管的栅极端子之间的源漏路径,该n沟道二极管接法晶体管被配置成用于向n沟道下拉晶体管的栅极端子施加依赖于温度的偏置电压。
在实施例中,一种电路包括:字线;多个存储器单元,该多个存储器单元连接至该字线;字线驱动器电路,该字线驱动器电路包括p沟道上拉晶体管;n沟道下拉晶体管,该n沟道下拉晶体管具有连接在该字线与接地节点之间的源漏路径;以及n沟道二极管接法晶体管,该n沟道二极管接法晶体管具有连接在正电源节点与n沟道下拉晶体管的栅极端子之间的源漏路径,该n沟道二极管接法晶体管被配置成用于向n沟道下拉晶体管的栅极端子施加偏置电压,该偏置电压对于相对较低的温度而言是相对较低的电压并且对于相对较高的温度而言是相对较高的电压。
附图说明
为了更好地理解这些实施例,现在将仅通过举例的方式参照附图,在附图中:
图1是标准存储器电路的示意图;
图2是具有读取辅助的存储器电路的示意图;
图3是具有读取辅助的存储器电路的示意图;以及
图4展示了用于存储器阵列的读取辅助功能的实现方式。
具体实施方式
现在参照图2,其示出了具有读取辅助功能的存储器电路100的示意图。存储器电路100包括六晶体管(6T)静态随机存取存储器(SRAM)单元12、字线驱动器14以及地址解码器16,如图1中所示。图2的电路100与图1的电路10的不同之处在于其包括读取辅助电路102。读取辅助电路102包括连接在字线WL与低电源节点Gnd之间的n沟道晶体管104源漏以及被配置成用于对晶体管104的控制端子(栅极)进行偏置的偏置电路。该偏置电路包括二极管接法n沟道晶体管106(栅极连接至漏极),该二极管接法n沟道晶体管是连接在高电源节点Vdd与晶体管104的栅极之间的源漏。晶体管104的控制端子(栅极)被二极管接法n沟道晶体管106偏置为电压Vdd-Vt(其中,Vt是晶体管106的阈值电压)。晶体管104被偏置为导通并且在字线WL与低电源节点Gnd之间呈现电阻。
当地址解码器通过字线驱动器电路14致动字线时,字线驱动器电路14中的p沟道晶体管110导通,而字线驱动器电路14中的n沟道晶体管112断开。在不存在偏置晶体管104的情况下,字线WL将被拉至电压Vdd。然而,由于晶体管104被偏置为导通并且在字线WL与低电源节点Gnd之间呈现电阻,因此由晶体管104和110的串联连接的源漏路径形成分压器电路,并且字线WL上的电压等于Vdd-ΔV,其中,ΔV是晶体管110两端的电压降。电压ΔV是依赖于温度的电压。
在相对较低的温度下,二极管接法n沟道晶体管106两端将存在相对较高的电压降(即,晶体管106的电压Vt较高)。由于晶体管110两端的电压降ΔV将更低,因此晶体管104的栅极处的偏置电压将相应地更低,并且晶体管104两端的电压将更高(即,字线WL电压将相对较高)。因此,在较低温度下,读取辅助电路102提供对字线WL的受限的(限制的或最小的)减速传动。
相反,在相对较高的温度下,二极管接法n沟道晶体管106两端将存在相对较低的电压降(即,晶体管106的电压Vt较低)。由于晶体管110两端的电压降ΔV将更高,因此晶体管104的栅极处的偏置电压将相应地更高,并且晶体管104两端的电压将更低(即,字线WL电压将相对较低)。因此,在受静态噪声容限(SNM)限制的较高温度下,读取辅助电路102提供对字线WL的最大减速传动。
由读取辅助电路102提供的读取辅助功能根据温度相应地提供对字线WL下拉(通过晶体管104)的动态自适应控制。
下表展示了:针对相对于FS角(n沟道快速,p沟道慢速)的0.6V的电源电压Vdd,读取辅助电路102根据温度对字线WL电压的控制:
-40℃ | 25℃ | 85℃ | 125℃ |
0.600V | 0.590V | 0.578V | 0.575V |
下表展示了:针对相对于FS角(n沟道快速,p沟道慢速)的0.8V的电源电压Vdd,读取辅助电路102根据温度对字线WL电压的控制:
-40℃ | 25℃ | 85℃ | 125℃ |
0.793V | 0.781V | 0.769V | 0.763V |
现在参照图3,其示出了具有读取辅助功能的存储器电路100的示意图。存储器电路100包括六晶体管(6T)静态随机存取存储器(SRAM)单元12、字线驱动器14以及地址解码器16,如图1中所示。图3的电路100与图1的电路10的不同之处在于其包括读取辅助电路112。读取辅助电路112包括连接在字线WL与低电源节点Gnd之间的n沟道晶体管104源漏以及被配置成用于对晶体管104的控制端子(栅极)进行偏置的偏置电路。该偏置电路包括:二极管接法n沟道晶体管106(栅极连接至漏极),该二极管接法n沟道晶体管是连接在高电源节点Vdd与晶体管104的栅极之间的源漏;以及二极管接法p沟道晶体管108(栅极连接至漏极),该二极管接法p沟道晶体管是连接在晶体管104的栅极与低电源节点Gnd之间的源漏。晶体管104的控制端子(栅极)被二极管接法n沟道晶体管106的组合偏置为电压Vdd-Vtn(其中,Vtn是晶体管106的阈值电压)。晶体管104被偏置为导通并且在字线WL与低电源节点Gnd之间呈现电阻。二极管接法p沟道晶体管108用作电压钳,该电压钳将晶体管104的控制端子(栅极)处的最小电压设置为等于Vtp(其中,Vtp是晶体管108的阈值电压)。
当地址解码器通过字线驱动器电路14致动字线时,字线驱动器电路14中的p沟道晶体管110导通,而字线驱动器电路14中的n沟道晶体管112断开。在不存在偏置晶体管104的情况下,字线WL将被拉至电压Vdd。然而,由于晶体管104被偏置为导通并且在字线WL与低电源节点Gnd之间呈现电阻,因此分压器电路由晶体管104和110形成,并且字线WL上的电压等于Vdd-ΔV,其中,ΔV是晶体管110两端的电压降。电压ΔV依赖于温度。
在相对较低的温度下,二极管接法n沟道晶体管106两端将存在相对较高的电压降(即,晶体管106的电压Vtn较高)。晶体管104的栅极处的偏置电压将相应地更低,而晶体管104两端的电压将更高(即,字线WL电压将相对较高),从而使得晶体管110两端的ΔV电压降更低。因此,在较低温度下,读取辅助电路112提供字线WL的受限的(限制的)低速传动。
相反,在相对较高的温度下,二极管接法n沟道晶体管106两端将存在相对较低的电压降(即,晶体管106的电压Vtn较低)。晶体管104的栅极处的偏置电压将相应地更高,而晶体管104两端的电压将更低(即,字线WL电压将相对较低),从而使得晶体管110两端的ΔV电压降更高。因此,在受静态噪声容限(SNM)限制的较高温度下,读取辅助电路112提供对字线WL的最大减速传动。
由读取辅助电路112提供的读取辅助功能根据温度相应地提供对字线WL下拉(通过晶体管104)的动态自适应控制。
现在参照图4,其示出了用于存储器阵列200的读取辅助功能的实现方式。阵列200包括按行和列安排的多个存储器单元12。字线WL被提供用于每一行并且连接至在那一行中的单元12的传输门晶体管。读取辅助电路102/112连接至存储器阵列200的每条字线WL。在一个实施例中,单个晶体管104连接至多条字线。在另一个实施例中,为每条字线提供晶体管104。在此实施方式中,单个偏置电路可以连接至多个晶体管104的栅极端子。
前面通过示例性和非限定性的描述提供了对本发明一些示例性实施例的全面和信息性的描述。然而,当结合附图和所附权利要求书进行阅读时,将通过以上描述,各种修改和适配形式对于相关领域技术人员可以变得显而易见。然而,本发明的教导的所有这样和相似的修改仍将落入如在所附权利要求书中所限定的本发明的范围之内。
Claims (24)
1.一种电路,包括:
字线;
多个存储器单元,所述多个存储器单元连接至所述字线;
下拉晶体管,所述下拉晶体管具有连接在所述字线与接地节点之间的源漏路径;以及
偏置电路,所述偏置电路被配置成用于向所述下拉晶体管的控制端子施加依赖于温度的偏置电压,
其中所述偏置电路包括:
第一二极管接法晶体管,所述第一二极管接法晶体管耦合在正电源电压节点与所述下拉晶体管的所述控制端子之间;以及
第二二极管接法晶体管,所述第二二极管接法晶体管耦合在所述下拉晶体管的所述控制端子与所述接地节点之间。
2.如权利要求1所述的电路,进一步包括字线驱动器电路,所述字线驱动器电路包括p沟道上拉晶体管,所述下拉晶体管是n沟道晶体管。
3.如权利要求1所述的电路,其中,所述第一二极管接法晶体管是n沟道晶体管,并且所述第二二极管接法晶体管是p沟道晶体管。
4.如权利要求1所述的电路,其中,所述第一二极管接法晶体管是n沟道晶体管。
5.如权利要求1所述的电路,其中,所述依赖于温度的偏置电压根据所述第一二极管接法晶体管的阈值电压的依赖于温度的变化而变化。
6.如权利要求1所述的电路,其中,所述依赖于温度的偏置电压对于较低温度而言是相对较低的而对于较高温度而言是相对较高的。
7.一种电路,包括:
字线;
多个存储器单元,所述多个存储器单元连接至所述字线;
下拉晶体管,所述下拉晶体管具有连接在所述字线与接地节点之间的源漏路径;以及
偏置电路,所述偏置电路被配置成用于向所述下拉晶体管的控制端子施加依赖于温度的偏置电压,
其中所述偏置电路包括钳位电路,所述钳位电路被操作为将所述依赖于温度的偏置电压的最小值钳位至高于所述接地节点处的电压的电压电平。
8.一种电路,包括:
字线;
多个存储器单元,所述多个存储器单元连接至所述字线;
字线驱动器电路,所述字线驱动器电路包括p沟道上拉晶体管;
n沟道下拉晶体管,所述n沟道下拉晶体管具有连接在所述字线与接地节点之间的源漏路径;以及
n沟道二极管接法晶体管,所述n沟道二极管接法晶体管具有连接在正电源节点与所述n沟道下拉晶体管的栅极端子之间的源漏路径,所述n沟道二极管接法晶体管被配置成用于向所述n沟道下拉晶体管的所述栅极端子施加依赖于温度的偏置电压。
9.如权利要求8所述的电路,进一步包括p沟道二极管接法晶体管,所述p沟道二极管接法晶体管耦合在所述下拉晶体管的所述栅极端子与所述接地节点之间。
10.一种电路,包括:
字线;
多个存储器单元,所述多个存储器单元连接至所述字线;
字线驱动器电路,所述字线驱动器电路包括p沟道上拉晶体管;
n沟道下拉晶体管,所述n沟道下拉晶体管具有连接在所述字线与接地节点之间的源漏路径;以及
n沟道二极管接法晶体管,所述n沟道二极管接法晶体管具有连接在正电源节点与所述n沟道下拉晶体管的栅极端子之间的源漏路径,所述n沟道二极管接法晶体管被配置成用于向所述n沟道下拉晶体管的所述栅极端子施加偏置电压,所述偏置电压对于相对较低的温度而言是相对较低的电压并且对于相对较高的温度而言是相对较高的电压。
11.如权利要求10所述的电路,进一步包括p沟道二极管接法晶体管,所述p沟道二极管接法晶体管耦合在所述下拉晶体管的所述栅极端子与所述接地节点之间,并且起到钳位所述n沟道下拉晶体管的所述栅极端子处的最小电压的作用。
12.一种电路,包括:
字线;
多个存储器单元,所述多个存储器单元连接至所述字线;
下拉晶体管,所述下拉晶体管具有连接在所述字线与接地节点之间的源漏路径;
偏置电路,所述偏置电路被配置成用于向所述下拉晶体管的控制端子施加依赖于温度的偏置电压;以及
钳位电路,所述钳位电路被配置为将所述依赖于温度的偏置电压的最小值钳位至至少作为晶体管阈值电压的值,所述晶体管阈值电压位于所述接地节点处的电压之上。
13.如权利要求12所述的电路,进一步包括字线驱动器电路,所述字线驱动器电路包括p沟道上拉晶体管,所述下拉晶体管是n沟道晶体管。
14.如权利要求12所述的电路,其中所述依赖于温度的偏置电压对于较低温度而言是相对较低的而对于较高温度而言是相对较高的。
15.一种电路,包括:
字线;
多个存储器单元,所述多个存储器单元连接至所述字线;
下拉晶体管,所述下拉晶体管具有连接在所述字线与接地节点之间的源漏路径;以及
偏置电路,所述偏置电路被配置成用于向所述下拉晶体管的控制端子施加依赖于温度的偏置电压,其中所述依赖于温度的偏置电压的最小值被钳位,以及
其中所述偏置电路包括第一二极管接法晶体管,所述第一二极管接法晶体管耦合在正电源电压节点与所述下拉晶体管的所述控制端子之间。
16.如权利要求15所述的电路,其中,所述偏置电路进一步包括第二二极管接法晶体管,所述第二二极管接法晶体管耦合在所述下拉晶体管的所述控制端子与所述接地节点之间。
17.如权利要求16所述的电路,其中,所述第一二极管接法晶体管是n沟道晶体管,并且所述第二二极管接法晶体管是p沟道晶体管。
18.如权利要求15所述的电路,其中,所述第一二极管接法晶体管是n沟道晶体管。
19.如权利要求15所述的电路,其中,所述依赖于温度的偏置电压根据所述第一二极管接法晶体管的阈值电压的依赖于温度的变化而变化。
20.一种电路,包括:
字线;
多个存储器单元,所述多个存储器单元连接至所述字线;
下拉晶体管,所述下拉晶体管具有直接连接到所述字线的漏极端子和耦合到接地节点的源极端子;以及
偏置电路,所述偏置电路被配置成用于向所述下拉晶体管的控制端子施加依赖于温度的偏置电压,
其中所述偏置电路包括第一二极管接法晶体管,所述第一二极管接法晶体管耦合在正电源电压节点与所述下拉晶体管的所述控制端子之间,以及
所述第一二极管接法晶体管是n沟道晶体管。
21.如权利要求20所述的电路,进一步包括字线驱动器电路,所述字线驱动器电路包括p沟道上拉晶体管,所述下拉晶体管是n沟道晶体管。
22.如权利要求21所述的电路,其中,所述偏置电路进一步包括第二二极管接法晶体管,所述第二二极管接法晶体管耦合在所述下拉晶体管的所述控制端子与所述接地节点之间。
23.如权利要求22所述的电路,其中,所述第一二极管接法晶体管是n沟道晶体管,并且所述第二二极管接法晶体管是p沟道晶体管。
24.如权利要求20所述的电路,其中,所述依赖于温度的偏置电压的最小值被钳位。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/132,680 US9865333B2 (en) | 2016-04-19 | 2016-04-19 | Temperature compensated read assist circuit for a static random access memory (SRAM) |
US15/132,680 | 2016-04-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107305782A CN107305782A (zh) | 2017-10-31 |
CN107305782B true CN107305782B (zh) | 2020-11-10 |
Family
ID=60039557
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720404815.5U Withdrawn - After Issue CN207250143U (zh) | 2016-04-19 | 2017-04-17 | 存储器电路 |
CN201710250231.1A Active CN107305782B (zh) | 2016-04-19 | 2017-04-17 | 用于静态随机存取存储器的温度补偿读取辅助电路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720404815.5U Withdrawn - After Issue CN207250143U (zh) | 2016-04-19 | 2017-04-17 | 存储器电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9865333B2 (zh) |
CN (2) | CN207250143U (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9865333B2 (en) * | 2016-04-19 | 2018-01-09 | Stmicroelectronics International N.V. | Temperature compensated read assist circuit for a static random access memory (SRAM) |
US9997236B1 (en) * | 2016-12-12 | 2018-06-12 | Stmicroelectronics International N.V. | Read assist circuit with process, voltage and temperature tracking for a static random access memory (SRAM) |
US10115453B2 (en) * | 2016-12-19 | 2018-10-30 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with SRAM devices having read assist circuits and methods for operating such circuits |
US10658026B2 (en) | 2017-05-26 | 2020-05-19 | Taiwan Semiconductor Manufacturing Company Limited | Word line pulse width control circuit in static random access memory |
US10217506B1 (en) | 2017-08-30 | 2019-02-26 | Arm Limited | Dummy wordline underdrive circuitry |
US10854280B2 (en) * | 2017-08-30 | 2020-12-01 | Arm Limited | Read assist circuitry for memory applications |
KR102389818B1 (ko) * | 2017-09-12 | 2022-04-22 | 삼성전자주식회사 | 어시스트 회로를 포함하는 전압 조절 회로 및 이를 포함하는 메모리 장치 |
KR102392665B1 (ko) * | 2017-11-29 | 2022-04-29 | 삼성전자주식회사 | 메모리 장치, 이를 포함하는 시스템 온 칩 및 메모리 장치의 동작 방법 |
US10679694B2 (en) | 2018-01-15 | 2020-06-09 | Synopsys, Inc. | Performance aware word line under-drive read assist scheme for high density SRAM to enable low voltage functionality |
US10832765B2 (en) * | 2018-06-29 | 2020-11-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Variation tolerant read assist circuit for SRAM |
US10679714B2 (en) | 2018-09-12 | 2020-06-09 | Nxp B.V. | ROM cell with transistor body bias control circuit |
US10685703B2 (en) | 2018-09-12 | 2020-06-16 | Nxp B.V. | Transistor body bias control circuit for SRAM cells |
US11257538B2 (en) * | 2018-10-03 | 2022-02-22 | Micron Technology, Inc. | Systems and methods for improved reliability of components in dynamic random access memory (DRAM) |
US10852953B2 (en) | 2018-10-25 | 2020-12-01 | Micron Technology, Inc. | Dynamic temperature compensation in a memory component |
US10811088B2 (en) * | 2019-03-12 | 2020-10-20 | Qualcomm Incorporated | Access assist with wordline adjustment with tracking cell |
US11074946B2 (en) | 2019-12-05 | 2021-07-27 | Nxp B.V. | Temperature dependent voltage differential sense-amplifier |
CN111161767B (zh) * | 2019-12-31 | 2021-11-26 | 成都海光微电子技术有限公司 | 存储装置及其字线驱动方法 |
US11355165B2 (en) | 2020-04-27 | 2022-06-07 | Micron Technology, Inc. | Adjusting parameters of channel drivers based on temperature |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103745743A (zh) * | 2013-12-25 | 2014-04-23 | 苏州宽温电子科技有限公司 | 一种基于温度补偿的sram灵敏放大器 |
CN207250143U (zh) * | 2016-04-19 | 2018-04-17 | 意法半导体国际有限公司 | 存储器电路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6198670B1 (en) * | 1999-06-22 | 2001-03-06 | Micron Technology, Inc. | Bias generator for a four transistor load less memory cell |
US6781907B2 (en) * | 2002-06-06 | 2004-08-24 | Micron Technology, Inc. | Temperature compensated T-RAM memory device and method |
US6788566B1 (en) | 2003-10-28 | 2004-09-07 | International Business Machines Corporation | Self-timed read and write assist and restore circuit |
JP5100035B2 (ja) * | 2005-08-02 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US7366006B2 (en) | 2006-04-11 | 2008-04-29 | Honeywell International Inc. | SRAM with read assist |
US7505345B2 (en) | 2006-11-03 | 2009-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit and method for an SRAM with two phase word line pulse |
JP5064089B2 (ja) | 2007-04-12 | 2012-10-31 | パナソニック株式会社 | 半導体集積回路 |
US20090086554A1 (en) * | 2007-09-28 | 2009-04-02 | Christophe Chanussot | System and Method for Operating a Semiconductor Memory |
US20090109772A1 (en) | 2007-10-24 | 2009-04-30 | Esin Terzioglu | Ram with independent local clock |
US7636268B1 (en) | 2008-02-06 | 2009-12-22 | Xilinx, Inc. | Integrated circuit with improved static noise margin |
US7672182B2 (en) | 2008-07-10 | 2010-03-02 | Sun Microsystems, Inc. | Read assist circuit of SRAM with low standby current |
US8755239B2 (en) | 2011-11-17 | 2014-06-17 | Texas Instruments Incorporated | Read assist circuit for an SRAM |
JP2014086112A (ja) * | 2012-10-24 | 2014-05-12 | Fujitsu Semiconductor Ltd | 半導体記憶装置 |
US9142286B2 (en) | 2013-04-15 | 2015-09-22 | Applied Micro Circuits Corporation | Integrated circuit memory device with read-disturb control |
-
2016
- 2016-04-19 US US15/132,680 patent/US9865333B2/en active Active
-
2017
- 2017-04-17 CN CN201720404815.5U patent/CN207250143U/zh not_active Withdrawn - After Issue
- 2017-04-17 CN CN201710250231.1A patent/CN107305782B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103745743A (zh) * | 2013-12-25 | 2014-04-23 | 苏州宽温电子科技有限公司 | 一种基于温度补偿的sram灵敏放大器 |
CN207250143U (zh) * | 2016-04-19 | 2018-04-17 | 意法半导体国际有限公司 | 存储器电路 |
Also Published As
Publication number | Publication date |
---|---|
US9865333B2 (en) | 2018-01-09 |
CN107305782A (zh) | 2017-10-31 |
CN207250143U (zh) | 2018-04-17 |
US20170301396A1 (en) | 2017-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107305782B (zh) | 用于静态随机存取存储器的温度补偿读取辅助电路 | |
US10418095B2 (en) | Read assist circuit with process, voltage and temperature tracking for a static random access memory (SRAM) | |
KR100634183B1 (ko) | Sram 셀, 6t sram 셀 및 이를 구비한 메모리시스템 | |
US9401200B1 (en) | Memory cells with p-type diffusion read-only port | |
US8773924B2 (en) | Read assist scheme for reducing read access time in a memory | |
US20110044094A1 (en) | 10T SRAM Cell with Near Dual Port Functionality | |
US8427886B2 (en) | Memory device with trimmable power gating capabilities | |
US10224097B2 (en) | Method and apparatus for enhancing read stability of a static random access memory circuit in low voltage operation | |
CN210606636U (zh) | 集成存储器电路 | |
US10236055B1 (en) | Memory element write-assist circuitry with dummy bit lines | |
US9997235B2 (en) | Semiconductor memory with respective power voltages for plurality of memory cells | |
EP3624122B1 (en) | Transistor body bias control circuit for sram cells | |
US8693264B2 (en) | Memory device having sensing circuitry with automatic latching of sense amplifier output node | |
US20180350429A1 (en) | Precharge circuit, and memory device and sram global counter including the same | |
Wen et al. | Differential-read 8T SRAM cell with tunable access and pull-down transistors | |
US20140369112A1 (en) | Semiconductor memory | |
US20150138902A1 (en) | Three-dimensional (3-d) write assist scheme for memory cells | |
US7577052B2 (en) | Power switching circuit | |
US8184475B2 (en) | Robust local bit select circuitry to overcome timing mismatch | |
US10410702B2 (en) | Address decoder and semiconductor memory device including the same | |
KR20120135054A (ko) | 반도체 장치 및 가공 방법 | |
CN113129963B (zh) | 存储器器件及其操作方法 | |
US9183905B2 (en) | Delay circuit and semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |