CN107300996A - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN107300996A
CN107300996A CN201710437465.7A CN201710437465A CN107300996A CN 107300996 A CN107300996 A CN 107300996A CN 201710437465 A CN201710437465 A CN 201710437465A CN 107300996 A CN107300996 A CN 107300996A
Authority
CN
China
Prior art keywords
metal routing
barricade
electrode
metal
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710437465.7A
Other languages
English (en)
Other versions
CN107300996B (zh
Inventor
彭勇
张鹏举
李鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710437465.7A priority Critical patent/CN107300996B/zh
Publication of CN107300996A publication Critical patent/CN107300996A/zh
Priority to US16/346,025 priority patent/US10923513B2/en
Priority to PCT/CN2018/090248 priority patent/WO2018224003A1/zh
Application granted granted Critical
Publication of CN107300996B publication Critical patent/CN107300996B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的实施例提供一种阵列基板及其制备方法、显示装置，涉及显示技术领域，可增强触控信号线与数据线之间间隙位置处的曝光。所述方法包括：在衬底基板上形成绝缘薄膜，并通过构图工艺形成条状挡墙；其中，所述挡墙的宽度小于或等于待形成的第一金属走线和第二金属走线之间的间距；在所述挡墙上形成导电薄膜，并通过涂布光刻胶、曝光、显影及刻蚀工艺在所述挡墙沿延伸方向的两侧分别形成所述第一金属走线和所述第二金属走线。用于使触控信号线与数据线之间间隙位置处充分曝光。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
随着显示技术的发展，触控屏(Touch Panel)技术进入快速发展时期，触控屏按照触控电极的设置位置可以分为外挂式触控屏和内嵌式触控屏，内嵌式触控屏可以分为：外置式触摸屏(On cell Touch Panel)和嵌入式触摸屏(In Cell Touch Panel)。其中，InCell触控屏又可分为复合内嵌式(Hybrid In Cell，简称HIC)触控屏和完全内嵌式(FullIn Cell，简称FIC)触控屏。
为了降低显示屏的厚度，将触控传感器(Touch Sensor)内置于薄膜晶体管(ThinFilm Transistor，简称TFT)的FIC触控产品成为目前触控屏的主要发展方向。在TDDI(Touch and Display Driver Integration，触控与显示驱动器集成)触控产品中，由于还需要还触控信号线传输触控信号，因此如图1所示，一般像素内传输触控信号(例如Tx信号)的触控信号线20与数据线(Date)10相邻设置，在衬底基板30形成数据线10的同时形成触控信号线20。
然而，对于高分辨率(Pixels Per Inch，简称PPI)的触控产品，由于触控信号线20与数据线10之间间隙(Space)的宽度很小，因此在制作触控信号线20与数据线10的曝光过程中，常会出现触控信号线20与数据线10之间间隙位置处曝光不足的问题。当光刻胶为正性光刻胶时，如果曝光不足，触控信号线20与数据线10之间刻蚀不干净，将会导致数据线10与相邻的触控信号线20接触短路(short)，从而产生不良；但是如果过曝光(扩大曝光区域)，又会导致形成的数据线10和触控信号线20较细，这样在fanout(扇出)区由于数据线10更细，从而会导致数据线10极易断裂，进而影响了与断裂的数据线相连的一列像素的正常发光。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示装置，可增强触控信号线与数据线之间间隙位置处的曝光。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种阵列基板的制备方法，包括：在衬底基板上形成绝缘薄膜，并通过构图工艺形成条状挡墙；其中，所述挡墙的宽度小于或等于待形成的第一金属走线和第二金属走线之间的间距；在所述挡墙上形成导电薄膜，并通过涂布光刻胶、曝光、显影及刻蚀工艺在所述挡墙沿延伸方向的两侧分别形成所述第一金属走线和所述第二金属走线。
优选的，所述挡墙的宽度等于所述第一金属走线和所述第二金属走线之间的间距。
优选的，所述挡墙的厚度小于或等于所述第一金属走线和所述第二金属走线的厚度。
优选的，通过涂布光刻胶、曝光、显影及刻蚀工艺在所述挡墙沿延伸方向的两侧分别形成第一金属走线和第二金属走线，具体包括：通过涂布光刻胶、曝光、显影及刻蚀工艺形成源极和漏极，并在所述挡墙沿延伸方向的两侧分别形成第一金属走线和第二金属走线，所述源极与所述第一金属走线电连接。
进一步优选的，在衬底基板上形成绝缘薄膜之前，所述方法还包括：在衬底基板上依次形成栅极以及栅绝缘层；在形成第一金属走线和第二金属走线之后，所述方法还包括：在所述第一金属走线和所述第二金属走线上依次形成缓冲层和平坦层；在所述平坦层上形成第一电极，所述第一电极穿过所述缓冲层和所述平坦层上的过孔与所述第二金属走线电连接；在所述第一电极上钝化层；在所述钝化层上形成第二电极，所述第二电极穿过所述钝化层、所述平坦层和所述缓冲层上的过孔与所述漏极电连接。
第二方面，提供一种阵列基板，包括衬底基板以及设置在所述衬底基板上的第一金属走线和第二金属走线；所述阵列基板还包括设置在所述第一金属走线和所述第二金属走线之间的挡墙；其中，所述挡墙的宽度小于或等于所述第一金属走线和所述第二金属走线之间的间距。
优选的，所述挡墙的宽度等于所述第一金属走线和所述第二金属走线之间的间距。
优选的，所述阵列基板包括与所述第一金属走线和所述第二金属走线同层设置的源极和漏极，所述源极与所述第一金属走线电连接；所述阵列基板还包括设置在所述第一金属走线和所述第二金属走线靠近所述衬底基板一侧的栅极和栅绝缘层；其中，所述栅极靠近所述衬底基板。
进一步优选的，所述阵列基板还包括依次设置在所述第一金属走线和所述第二金属走线上的缓冲层、平坦层、第一电极、钝化层和第二电极；其中，所述第一电极穿过所述缓冲层和所述平坦层上的过孔与所述第二金属走线电连接；所述第二电极穿过所述钝化层、所述平坦层和所述缓冲层上的过孔与所述漏极电连接。
第三方面，提供一种显示装置，包括上述的阵列基板。
本发明实施例提供一种阵列基板及其制备方法、显示装置，由于在形成第一金属走线和第二金属走线之前，先在衬底基板上形成挡墙，且挡墙的宽度小于或等于待形成的第一金属走线和第二金属走线之间的间距，因而当再形成导电薄膜时，挡墙上导电薄膜的高度高于其它区域的导电薄膜，这样在涂布光刻胶后，挡墙上方光刻胶的高度高于其它区域光刻胶的高度，因而在曝光工序中，在确保第一金属走线和第二金属走线线宽的同时，可以增强挡墙正对的区域的曝光，使挡墙正对的区域被充分曝光，从而解决了第一金属走线和第二金属走线之间的间隙位置曝光不足的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种阵列基板的结构示意图；
图2为本发明实施例提供的一种阵列基板的制备方法的流程示意图；
图3为本发明实施例提供的一种在衬底基板上形成挡墙的结构示意图；
图4为本发明实施例提供的一种在挡墙上形成导电薄膜的结构示意图；
图5为本发明实施例提供的一种阵列基板的结构示意图一；
图6为本发明实施例提供的一种阵列基板的结构示意图二；
图7为本发明实施例提供的一种在衬底基板上形成栅极和栅绝缘层的结构示意图；
图8为本发明实施例提供的一种阵列基板的结构示意图三；
图9为本发明实施例提供的一种阵列基板的结构示意图四；
图10为本发明实施例提供的一种阵列基板的结构示意图五；
图11为本发明实施例提供的一种阵列基板的结构示意图六；
图12为本发明实施例提供的一种阵列基板的结构示意图七。
附图标记：
10-第一金属走线(数据线)；20-第二金属走线(触控信号线)；30-衬底基板；40-挡墙；50-导电薄膜；601-源极；602-漏极；70-栅极；80-栅绝缘层；90-缓冲层；100-平坦层；110-第一电极；120-钝化层；130-第二电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板的制备方法，如图2所示，包括：
S100、如图3所示，在衬底基板30上形成绝缘薄膜，并通过构图工艺形成条状挡墙40；其中，挡墙40的宽度小于或等于待形成的第一金属走线10和第二金属走线20之间的间距。
其中，对于绝缘薄膜的材料不进行限定，只要是非导电材料即可。例如可以是氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)中的至少一种。
此处，构图工艺具体可以是涂布光刻胶、曝光、显影以及刻蚀工艺。
需要说明的是，对于形成的挡墙40的数量不进行限定，可以根据需要进行设置。由于设置挡墙40的作用是为了在形成第一金属走线10和第二金属走线20的过程中使第一金属走线10和第二金属走线20之间的间隙位置充分曝光，因而本发明实施例优选的，挡墙40的数量与第一金属走线10或第二金属走线20的数量相同，在待形成的每个第一金属走线10和第二金属走线20之间都设置有挡墙40。在此基础上，本发明实施例优选挡墙40的长度与待形成的第一金属走线10或第二金属走线20的长度相同。
此外，对于形成的挡墙40的厚度不进行限定，挡墙40的厚度可以和待形成的第一金属走线10和第二金属走线20的厚度相同，也可以小于或大于待形成的第一金属走线10和第二金属走线20的厚度。
S101、如图4所示，在挡墙40上形成导电薄膜50，并通过涂布光刻胶、曝光、显影及刻蚀工艺，如图5所示，在挡墙40沿延伸方向的两侧分别形成第一金属走线10和第二金属走线20。
其中，对于导电薄膜的材料不进行限定，只要能够导电即可。例如，可以是金属单质、合金或金属氧化物中的至少一种。
本发明实施例提供一种阵列基板的制备方法，由于在形成第一金属走线10和第二金属走线20之前，先在衬底基板30上形成挡墙40，且挡墙40的宽度小于或等于待形成的第一金属走线10和第二金属走线20之间的间距，因而当再形成导电薄膜50时，挡墙40上导电薄膜50的高度高于其它区域的导电薄膜50，这样在涂布光刻胶后，挡墙40上方光刻胶的高度高于其它区域光刻胶的高度，因而在曝光工序中，可以增强挡墙40正对的区域的曝光，使挡墙40正对的区域被充分曝光，从而解决了第一金属走线10和第二金属走线20之间的间隙位置曝光不足的问题。
基于上述，当光刻胶为正性光刻胶时，若第一金属走线10和第二金属走线20之间的间隙位置曝光不足，则显影后第一金属走线10和第二金属走线20之间会残留部分光刻胶，这样便会导致第一金属走线10和第二金属走线20之间的导电薄膜50刻蚀不干净，从而可能导致第一金属走线10和第二金属走线20接触短路，而由于本发明实施例形成的挡墙40可以增强第一金属走线10和第二金属走线20之间的间隙位置处的曝光，从而在确保第一金属走线10和第二金属走线20线宽的情况下，避免了第一金属走线10和第二金属走线20之间残留光刻胶，因而待形成的第一金属走线10和第二金属走线20之间的导电薄膜50可以被充分刻蚀，进而降低了第一金属走线10和第二金属走线20接触短路的风险。
本发明实施例，当挡墙40的宽度小于第一金属走线10和第二金属走线20之间的间距，则在挡墙40上形成导电薄膜50时，只有挡墙40上的导电薄膜50的高度高于其它区域，而待形成的第一金属走线10和挡墙40之间以及待形成的第二金属走线20和挡墙40之间的导电薄膜的高度没有变化，因而待形成的第一金属走线10和挡墙40之间以及待形成的第二金属走线20和挡墙40之间还是会有部分光刻胶残留，从而可能使得待形成的第一金属走线10和挡墙40之间以及待形成的第二金属走线20和挡墙40之间的导电薄膜刻蚀不干净，最终导致形成的第一金属走线10和第二金属走线20的宽度增加，进而使得第一金属走线10和第二金属走线20之间的距离较近。而第一金属走线10和第二金属走线20之间的距离较小，可能会导致第一金属走线10上的信号和第二金属走线20上的信号相互影响。
基于上述，本发明实施例优选的，如图5所示，挡墙40的宽度等于第一金属走线10和第二金属走线20之间的间距。
本发明实施例，由于挡墙40的宽度等于第一金属走线10和第二金属走线20之间的间距，因而第一金属走线10和第二金属走线20之间的部分全部可以被充分曝光，这样待形成的第一金属走线10和第二金属走线20之间的导电薄膜可以被完全刻蚀干净，从而避免增加最终形成的第一金属走线10和第二金属走线20的宽度，且进一步降低了第一金属走线10和第二金属走线20接触导致短路的风险。
为了确保形成的阵列基板表面的平整度，因而本发明实施例优选的，挡墙40的厚度小于或等于第一金属走线10和第二金属走线20的厚度。
优选的，通过涂布光刻胶、曝光、显影及刻蚀工艺在挡墙40沿延伸方向的两侧分别形成第一金属走线10和第二金属走线20，具体包括：如图6所示，通过涂布光刻胶、曝光、显影及刻蚀工艺形成源极601和漏极602，并在挡墙40沿延伸方向的两侧分别形成第一金属走线10和第二金属走线20，源极601与第一金属走线10电连接(本发明实施例附图未示意出)。
其中，源极601与第一金属走线10电连接，此时第一金属走线10为数据线。
需要说明的是，本发明实施例阵列基板上形成的薄膜晶体管可以是顶栅型薄膜晶体管，也可以是底栅型薄膜晶体管。当薄膜晶体管是顶栅型薄膜晶体管时，形成源极601和漏极602后，所述制备方法还包括在源极601和漏极602上依次形成栅绝缘层和栅极；当薄膜晶体管是底栅型薄膜晶体管时，在形成源极601和漏极602之前，所述制备方法还包括在衬底基板30依次形成栅极和栅绝缘层。
本发明实施例，在挡墙40上形成导电薄膜50后，通过涂布光刻胶、曝光、显影以及刻蚀工艺同时形成第一金属走线10、第二金属走线20、源极601和漏极602，从而可以简化阵列基板的制作工艺。
优选的，在步骤S100之前，上述方法还包括：
如图7所示，在衬底基板30上依次形成栅极70以及栅绝缘层(Gate Insulator，简称GI)80。
其中，对于栅极70的材料不进行限定，只要能够导电即可。示例的，栅极70的材料可以是金属单质、合金和金属氧化物中的至少一种。
此处，对于栅绝缘层80的材料不进行限定，只要是绝缘材料即可。例如可以是氮化硅、氧化硅或氮氧化硅中的至少一种。
需要说明的是，在形成第一金属走线10、第二金属走线20、源极601和漏极602之前，形成栅极70和栅绝缘层80，此时形成的薄膜晶体管是底栅型薄膜晶体管。
薄膜晶体管还包括有源层(本发明实施例附图中未示意出有源层)，有源层和源极601、漏极602均接触。此处，可以在形成挡墙40之前形成有源层；也可以在形成挡墙40之后，形成第一金属走线10和第二金属走线20之前形成有源层；当然也可以在形成第一金属走线10和第二金属走线20之后形成有源层。
在步骤S101之后，上述方法还包括：
S200、如图8所示，在第一金属走线10和所述第二金属走线上依次形成缓冲层(Buffer)90和平坦层100。
其中，缓冲层90的材料和平坦层100的材料都是绝缘材料。缓冲层90的材料例如可以是SiO2、TiO2(二氧化钛)或CeO2(二氧化铈)中的至少一种。平坦层100的材料例如可以是树脂(Resin)。
此处，缓冲层90和平坦层100可以通过气相沉积法形成。
S201、如图9所示，在平坦层100上形成第一电极110，第一电极110穿过缓冲层90和平坦层100上的过孔与第二金属走线20相连接。
其中，第一电极110由多个块状子电极构成，通过对第一电极110分时复用，既可以用于实现显示，又可以用于实现触控功能。第一电极110与第二金属走线20电连接，第二金属走线20即为触控信号线，用于传输触控信号。当阵列基板为液晶显示装置中的阵列基板时，第一电极110可以为公共电极(Vcom)。
此处，为了不影响显示，第一电极110为透明电极，第一电极110的材料例如可以是ITO(Indium Tin Oxide，氧化铟锡)、IZO(Indium Zinc Oxide，氧化铟锌)或FTO(Fluorine-Doped Tin Oxide，氟掺杂二氧化锡)中的至少一种。
S202、如图10所示，在第一电极110上钝化层120(Passivation，简称PVX)。
其中，对于钝化层120的材料不进行限定，例如可以是氮化硅、氧化硅或氮氧化硅中的至少一种。
此处，对于钝化层120的形成工艺不进行限定，例如可以通过溅射法或沉积法形成。
S203、如图11所示，在钝化层120上形成第二电极130，第二电极130穿过钝化层120、平坦层100和缓冲层90上的过孔与漏极602电连接(本发明说明书附图11中未示意出)。
此处，第二电极130的材料为透明材料，例如可以为ITO、IZO或FTO中的至少一种。第二电极130的材料和第一电极110的材料可以相同，也可以不同。其中，当阵列基板为液晶显示装置中的阵列基板时，第二电极130与漏极602电连接，第二电极130即为像素电极。
需要说明的是，第一电极110由多个块状子电极构成，因而第二电极130可以穿过第一电极110中块状子电极之间的间隙与漏极602电连接。
本发明实施例，将触控电极即第一电极110内置于阵列基板中，形成内嵌式触控基板，从而可以降低阵列基板的厚度。
本发明实施例提供一种阵列基板，如图5所示，包括衬底基板30以及设置在衬底基板30上的第一金属走线10和第二金属走线20；阵列基板还包括设置在第一金属走线10和第二金属走线20之间的挡墙40；其中，挡墙40的宽度小于或等于第一金属走线10和第二金属走线20之间的间距。
其中，对于挡墙40的材料不进行限定，只要是绝缘非导电材料即可。例如可以是氮化硅、氧化硅或氮氧化硅中的至少一种。
需要说明的是，由于设置挡墙40的作用是为了在形成第一金属走线10和第二金属走线20的过程中使第一金属走线10和第二金属走线20之间的间隙位置充分曝光，因而本发明实施例优选挡墙40的长度与待形成的第一金属走线10或第二金属走线20的长度相同。
此外，对于挡墙40的厚度不进行限定，挡墙40的厚度可以和第一金属走线10和第二金属走线20的厚度相同，也可以小于或大于第一金属走线10和第二金属走线20的厚度。
在此基础上，对于第一金属走线10和第二金属走线20的材料不进行限定，只要能够导电即可。例如，可以是金属单质、合金或金属氧化物中的至少一种。
本发明实施例提供一种阵列基板，由于在形成第一金属走线10和第二金属走线20之前，可以先在衬底基板30上形成挡墙40，且挡墙40的宽度小于或等于待形成的第一金属走线10和第二金属走线20之间的间距，因而当再形成导电薄膜(导电薄膜用于刻蚀形成第一金属走线10和第二金属走线20)时，挡墙40上导电薄膜的高度高于其它区域的导电薄膜，这样在涂布光刻胶后，挡墙40上方光刻胶的高度高于其它区域光刻胶的高度，因而在曝光工序中，可以增强挡墙40正对的区域的曝光，使挡墙40正对的区域被充分曝光，从而解决了第一金属走线10和第二金属走线20之间的间隙位置曝光不足的问题。
基于上述，当光刻胶为正性光刻胶时，若第一金属走线10和第二金属走线20之间的间隙位置曝光不足，则显影后第一金属走线10和第二金属走线20之间会残留部分光刻胶，这样便会导致第一金属走线10和第二金属走线20之间的导电薄膜刻蚀不干净，从而可能导致第一金属走线10和第二金属走线20接触短路，而由于本发明实施例挡墙40可以增强第一金属走线10和第二金属走线20之间的间隙位置处的曝光，从而在确保第一金属走线10和第二金属走线20线宽的情况下，避免了第一金属走线10和第二金属走线20之间残留光刻胶，因而第一金属走线10和第二金属走线20之间的导电薄膜可以被充分刻蚀，进而降低了第一金属走线10和第二金属走线20接触短路的风险。
本发明实施例，当挡墙40的宽度小于第一金属走线10和第二金属走线20之间的间距，则在挡墙40上形成导电薄膜时，只有挡墙40上的导电薄膜的高度高于其它区域，而待形成的第一金属走线10和挡墙40之间以及待形成的第二金属走线20和挡墙40之间的导电薄膜的高度没有变化，因而待形成的第一金属走线10和挡墙40之间以及待形成的第二金属走线20和挡墙40之间还是会有部分光刻胶残留，从而可能使得待形成的第一金属走线10和挡墙40之间以及待形成的第二金属走线20和挡墙40之间的导电薄膜刻蚀不干净，最终导致形成的第一金属走线10和第二金属走线20的宽度增加，进而使得第一金属走线10和第二金属走线20之间的距离较近。而第一金属走线10和第二金属走线20之间的距离较小，可能会导致第一金属走线10上的信号和第二金属走线20上的信号相互影响。
基于上述，本发明实施例优选的，如图5所示，挡墙40的宽度等于第一金属走线10和第二金属走线20之间的间距。
本发明实施例，由于挡墙40的宽度等于第一金属走线10和第二金属走线20之间的间距，因而第一金属走线10和第二金属走线20之间的部分全部可以被充分曝光，这样待形成的第一金属走线10和第二金属走线20之间的导电薄膜可以被完全刻蚀干净，从而避免增加最终形成的第一金属走线10和第二金属走线20的宽度，且进一步降低了第一金属走线10和第二金属走线20接触导致短路的风险。
为了确保形成的阵列基板表面的平整度，因而本发明实施例优选的，挡墙40的厚度小于或等于第一金属走线10和第二金属走线20的厚度。
优选的，如图12所示，阵列基板包括与第一金属走线10和第二金属走线20同层设置的源极601和漏极602，源极601与第一金属走线10电连接；阵列基板还包括设置在第一金属走线10和第二金属走线20靠近衬底基板30一侧的栅极70和栅绝缘层80.；其中，栅极70靠近衬底基板30。
其中，薄膜晶体管还包括有源层(本发明实施例附图中未示意出有源层)，有源层和源极601、漏极602均接触。此处，可以在形成挡墙40之前形成有源层；也可以在形成挡墙40之后，形成第一金属走线10和第二金属走线20之前形成有源层；当然也可以在形成第一金属走线10和第二金属走线20之后形成有源层。
此处，对于栅极70的材料不进行限定，只要能够导电即可。示例的，栅极70的材料可以是金属单质、合金和金属氧化物中的至少一种。在此基础上，对于栅绝缘层80的材料不进行限定，只要是绝缘材料即可。例如可以是氮化硅、氧化硅或氮氧化硅中的至少一种。
此外，源极601与第一金属走线10电连接，此时第一金属走线10为数据线。
需要说明的是，本发明实施例在栅极70和栅绝缘层80上设置源极601和漏极602，形成的薄膜晶体管是底栅型薄膜晶体管，但本发明实施例并不限于此，阵列基板上的薄膜晶体管还可以是顶栅型薄膜晶体管。当薄膜晶体管是顶栅型薄膜晶体管时，在源极601和漏极602上依次形成栅绝缘层80和栅极70。
本发明实施例，由于源极601和漏极602与第一金属走线10、第二金属走线20同层设置，因而可以同时形成第一金属走线10、第二金属走线20、源极601和漏极602，以简化阵列基板的制作工艺。
进一步优选的，如图11所示，阵列基板还包括依次设置在第一金属走线10和第二金属走线20上的缓冲层90、平坦层100、第一电极110、钝化层120和第二电极130；其中，第一电极110穿过缓冲层90和平坦层100上的过孔与第二金属走线20电连接；第二电极130穿过钝化层120、平坦层100和缓冲层90上的过孔与漏极602电连接。
其中，缓冲层90、平坦层100以及钝化层120的材料都是绝缘材料。缓冲层90的材料例如可以是SiO2、TiO2或CeO2中的至少一种。平坦层100的材料例如可以是树脂。钝化层120的材料例如可以是氮化硅、氧化硅或氮氧化硅中的至少一种。
需要说明的是，第一电极110和第二电极130均为透明电极，第一电极110和第二电极130的材料例如可以是ITO、IZO或FTO中的至少一种。第二电极130的材料和第一电极110的材料可以相同，也可以不同。当阵列基板为液晶显示装置中的阵列基板时，第一电极110可以为公共电极(Vcom)，第二电极130与漏极602电连接，第二电极130即为像素电极。
此外，第一电极110由多个块状子电极构成，通过对第一电极110分时复用，既可以用于实现显示，又可以用于实现触控功能。第一电极110与第二金属走线20电连接，第二金属走线20即为触控信号线，用于传输触控信号。在此基础上，第二电极130可以穿过第一电极110中块状子电极之间的间隙与漏极602电连接。
本发明实施例，将触控电极即第一电极110内置于阵列基板中，形成内嵌式触控基板，从而可以降低阵列基板的厚度。
本发明实施例还提供一种显示装置，包括上述的阵列基板。
其中，显示装置可以是液晶显示装置，也可以有机电致发光二极管显示装置。当显示装置为液晶显示装置时，显示装置除包括阵列基板，还包括与阵列基板对盒的对盒基板以及设置在阵列基板和对盒基板之间的液晶层；当显示装置为有机电致发光二极管显示装置时，显示装置还包括封装基板。
此外，本发明实施例提供的显示装置可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是图画的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等，此外，显示装置还可以是显示面板。
本发明实施例提供一种显示装置，由于在形成第一金属走线10和第二金属走线20之前，可以先在衬底基板30上形成挡墙40，且挡墙40的宽度小于或等于待形成的第一金属走线10和第二金属走线20之间的间距，因而当再形成导电薄膜(导电薄膜用于刻蚀形成第一金属走线10和第二金属走线20)时，挡墙40上导电薄膜的高度高于其它区域的导电薄膜，这样在涂布光刻胶后，挡墙40上方光刻胶的高度高于其它区域光刻胶的高度，因而在曝光工序中，可以增强挡墙40正对的区域的曝光，使挡墙40正对的区域被充分曝光，从而解决了第一金属走线10和第二金属走线20之间的间隙位置曝光不足的问题。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上形成绝缘薄膜，并通过构图工艺形成条状挡墙；其中，所述挡墙的宽度小于或等于待形成的第一金属走线和第二金属走线之间的间距；
在所述挡墙上形成导电薄膜，并通过涂布光刻胶、曝光、显影及刻蚀工艺在所述挡墙沿延伸方向的两侧分别形成所述第一金属走线和所述第二金属走线。
2.根据权利要求1所述的制备方法，其特征在于，所述挡墙的宽度等于所述第一金属走线和所述第二金属走线之间的间距。
3.根据权利要求1所述的制备方法，其特征在于，所述挡墙的厚度小于或等于所述第一金属走线和所述第二金属走线的厚度。
4.根据权利要求1所述的制备方法，其特征在于，通过涂布光刻胶、曝光、显影及刻蚀工艺在所述挡墙沿延伸方向的两侧分别形成第一金属走线和第二金属走线，具体包括：
通过涂布光刻胶、曝光、显影及刻蚀工艺形成源极和漏极，并在所述挡墙沿延伸方向的两侧分别形成第一金属走线和第二金属走线，所述源极与所述第一金属走线电连接。
5.根据权利要求4所述的制备方法，其特征在于，在衬底基板上形成绝缘薄膜之前，所述方法还包括：
在衬底基板上依次形成栅极以及栅绝缘层；
在形成第一金属走线和第二金属走线之后，所述方法还包括：
在所述第一金属走线和所述第二金属走线上依次形成缓冲层和平坦层；
在所述平坦层上形成第一电极，所述第一电极穿过所述缓冲层和所述平坦层上的过孔与所述第二金属走线电连接；
在所述第一电极上钝化层；
在所述钝化层上形成第二电极，所述第二电极穿过所述钝化层、所述平坦层和所述缓冲层上的过孔与所述漏极电连接。
6.一种阵列基板，其特征在于，包括衬底基板以及设置在所述衬底基板上的第一金属走线和第二金属走线；
所述阵列基板还包括设置在所述第一金属走线和所述第二金属走线之间的挡墙；其中，所述挡墙的宽度小于或等于所述第一金属走线和所述第二金属走线之间的间距。
7.根据权利要求6所述的阵列基板，其特征在于，所述挡墙的宽度等于所述第一金属走线和所述第二金属走线之间的间距。
8.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板包括与所述第一金属走线和所述第二金属走线同层设置的源极和漏极，所述源极与所述第一金属走线电连接；
所述阵列基板还包括设置在所述第一金属走线和所述第二金属走线靠近所述衬底基板一侧的栅极和栅绝缘层；其中，所述栅极靠近所述衬底基板。
9.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括依次设置在所述第一金属走线和所述第二金属走线上的缓冲层、平坦层、第一电极、钝化层和第二电极；
其中，所述第一电极穿过所述缓冲层和所述平坦层上的过孔与所述第二金属走线电连接；所述第二电极穿过所述钝化层、所述平坦层和所述缓冲层上的过孔与所述漏极电连接。
10.一种显示装置，其特征在于，包括权利要求6-9任一项所述的阵列基板。
CN201710437465.7A 2017-06-09 2017-06-09 一种阵列基板及其制备方法、显示装置 Expired - Fee Related CN107300996B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710437465.7A CN107300996B (zh) 2017-06-09 2017-06-09 一种阵列基板及其制备方法、显示装置
US16/346,025 US10923513B2 (en) 2017-06-09 2018-06-07 Array substrate and method for manufacturing the same, display device
PCT/CN2018/090248 WO2018224003A1 (zh) 2017-06-09 2018-06-07 阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710437465.7A CN107300996B (zh) 2017-06-09 2017-06-09 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN107300996A true CN107300996A (zh) 2017-10-27
CN107300996B CN107300996B (zh) 2019-12-10

Family

ID=60136253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710437465.7A Expired - Fee Related CN107300996B (zh) 2017-06-09 2017-06-09 一种阵列基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US10923513B2 (zh)
CN (1) CN107300996B (zh)
WO (1) WO2018224003A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108874256A (zh) * 2018-06-29 2018-11-23 武汉天马微电子有限公司 显示面板和显示装置
WO2018224003A1 (zh) * 2017-06-09 2018-12-13 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN110109573A (zh) * 2019-05-27 2019-08-09 昆山龙腾光电有限公司 触控组件及触控显示面板
CN111158517A (zh) * 2019-12-09 2020-05-15 武汉华星光电半导体显示技术有限公司 触控显示面板以及触控显示装置
WO2021254317A1 (zh) * 2020-06-15 2021-12-23 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102394238A (zh) * 2011-06-16 2012-03-28 友达光电股份有限公司 导电结构的制程
CN103164056A (zh) * 2011-12-08 2013-06-19 群康科技(深圳)有限公司 触控面板及其形成方法与显示系统
CN104238816A (zh) * 2014-09-04 2014-12-24 京东方科技集团股份有限公司 一种触控面板及其制作方法
US20170012147A1 (en) * 2015-07-06 2017-01-12 Electronics And Telecommunications Research Institute Method for manufacturing transparent electrode

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4007074B2 (ja) * 2002-05-31 2007-11-14 ソニー株式会社 表示装置の製造方法
TWI339444B (en) * 2007-05-30 2011-03-21 Au Optronics Corp Conductor structure, pixel structure, and methods of forming the same
CN102023435B (zh) * 2009-09-23 2013-01-02 北京京东方光电科技有限公司 液晶显示器及其制造方法
JP6802653B2 (ja) * 2016-07-15 2020-12-16 株式会社ジャパンディスプレイ 表示装置
CN106206612A (zh) 2016-08-19 2016-12-07 京东方科技集团股份有限公司 阵列基板的制作方法及显示面板、显示装置
CN106206621B (zh) * 2016-09-09 2019-11-05 京东方科技集团股份有限公司 一种基板及其制备方法、显示面板、掩模板
CN107300996B (zh) 2017-06-09 2019-12-10 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102394238A (zh) * 2011-06-16 2012-03-28 友达光电股份有限公司 导电结构的制程
CN103164056A (zh) * 2011-12-08 2013-06-19 群康科技(深圳)有限公司 触控面板及其形成方法与显示系统
CN104238816A (zh) * 2014-09-04 2014-12-24 京东方科技集团股份有限公司 一种触控面板及其制作方法
US20170012147A1 (en) * 2015-07-06 2017-01-12 Electronics And Telecommunications Research Institute Method for manufacturing transparent electrode

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018224003A1 (zh) * 2017-06-09 2018-12-13 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US10923513B2 (en) 2017-06-09 2021-02-16 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate and method for manufacturing the same, display device
CN108874256A (zh) * 2018-06-29 2018-11-23 武汉天马微电子有限公司 显示面板和显示装置
CN108874256B (zh) * 2018-06-29 2021-11-05 武汉天马微电子有限公司 显示面板和显示装置
CN110109573A (zh) * 2019-05-27 2019-08-09 昆山龙腾光电有限公司 触控组件及触控显示面板
CN110109573B (zh) * 2019-05-27 2023-02-24 昆山龙腾光电股份有限公司 触控组件及触控显示面板
CN111158517A (zh) * 2019-12-09 2020-05-15 武汉华星光电半导体显示技术有限公司 触控显示面板以及触控显示装置
WO2021254317A1 (zh) * 2020-06-15 2021-12-23 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN107300996B (zh) 2019-12-10
US10923513B2 (en) 2021-02-16
US20190267410A1 (en) 2019-08-29
WO2018224003A1 (zh) 2018-12-13

Similar Documents

Publication Publication Date Title
CN107300996A (zh) 一种阵列基板及其制备方法、显示装置
JP7460314B2 (ja) 表示装置の作製方法
US8823653B2 (en) Capacitive input device
KR101295536B1 (ko) 터치 스크린 일체형 표시장치 및 그 제조 방법
US20180158876A1 (en) Organic light emitting display panel and fabricating method thereof, display device
CN106876417B (zh) 一种阵列基板及其制备方法、显示装置
US20190056818A1 (en) Touch substrate, method for manufacturing the same, and touch display device
CN109742091B (zh) 显示基板及其制备方法、显示装置
TW201227835A (en) Liquid crystal display device and method of manufacturing the same
US11093068B2 (en) Touch control array substrate and touch control display apparatus
CN106405905B (zh) 用于触摸显示器的包括薄膜晶体管的基板
CN102938394A (zh) 显示装置、透反式薄膜晶体管阵列基板及其制作方法
US20180321763A1 (en) Touch substrate and fabrication method thereof, and display device
CN108321159A (zh) 一种阵列基板及其制备方法、显示装置
CN103681696A (zh) 一种电极引出结构、阵列基板以及显示装置
US20170200750A1 (en) Method for manufacturing array substrate
WO2016090886A1 (zh) 阵列基板及其制作方法和显示面板
CN107026177A (zh) 一种coa基板及其制备方法、显示装置
US20200348784A1 (en) Touch display substrate, method of manufacturing the same and display device
US10243010B2 (en) Semiconductor substrate and display device
CN109947304A (zh) 一种触控基板及触控屏
US10466845B2 (en) Touch screen panel
CN101676781A (zh) 影像显示系统及其制造方法
WO2014015618A1 (zh) 触控面板及其制造方法、触控设备
CN104409510A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191210