CN107223222B - 独立电力崩溃方法 - Google Patents

独立电力崩溃方法 Download PDF

Info

Publication number
CN107223222B
CN107223222B CN201680009334.2A CN201680009334A CN107223222B CN 107223222 B CN107223222 B CN 107223222B CN 201680009334 A CN201680009334 A CN 201680009334A CN 107223222 B CN107223222 B CN 107223222B
Authority
CN
China
Prior art keywords
power domain
isolation
processing node
buffer
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201680009334.2A
Other languages
English (en)
Other versions
CN107223222A (zh
Inventor
克里斯托弗·爱德华·科布
陈旭峰
罗伯特·艾伦·莱斯特
马洛耶库马尔·皮拉
培鑫·钟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107223222A publication Critical patent/CN107223222A/zh
Application granted granted Critical
Publication of CN107223222B publication Critical patent/CN107223222B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Sources (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

新一代的半导体装置的特征大小相比于上一代都会减小。较小信道长度导致泄漏电流增大。为了减小泄漏电流，装置内的一些电力域可在非作用中时段期间被断电(例如，电力崩溃)。然而，当电力返回到崩溃域时，其它电力域中的电路可经历与重新配置到新近通电域的通信信道相关联的大量处理开销。本发明中提供示范性技术，其用于隔离电力域以促进灵活的电力崩溃，同时较好地管理与重新建立数据连接相关联的所述处理开销。

Description

独立电力崩溃方法
相关申请的交叉引用
本申请案要求2015年2月13日申请的美国申请案第14/622,467号的优先权，所述美国申请案以全文引用的方式并入本文中。
技术领域
本申请案大体上涉及功率高效的半导体设计，且更确切地说，涉及用于隔离集成电路内的电力域的系统和方法。
背景技术
在许多电气装置(且尤其是移动装置)中，相关联集成电路的功率消耗是主要的设计考虑因素。此功率消耗主要包括由积极运行的电路产生的切换电流和由被动地消耗功率的非作用电路产生的泄漏电流。
由于集成电路制造技术持续改进且在几何形状上变得更小，因此晶体管大小(例如，其最小信道长度)持续缩减。另外，用于较小大小晶体管的阈值电压(其为晶体管接通的电压)通常经减小以提高操作速度。较低阈值电压准许电源电压的降低，这继而可减小功率消耗。不过，较低阈值电压和较小大小晶体管也可导致较高泄漏电流，其中“泄漏”电流是(例如)穿过呈“关”状态的晶体管的电流。随着集成电路晶体管持续在大小上按比例缩小，此类泄漏电流大体上变得更成问题。减小泄漏电流的一个技术是在集成电路的某些部分未在使用中时将这些部分断电。此技术有时被称作“电力崩溃”。
为了实施电力崩溃，大体上将集成电路组织为多个电力域，其中每一电力域可含有一或多个处理节点、外围装置和/或其它电路。电力域可具有彼此不同的电压电平，且不同电力域还可具有异步时钟。总的来说，每一电力域可个别地控制，使得一个电力域可在其它电力域保持作用的时间期间被电力崩溃。
在操作期间，一个电力域内的电路可能需要与另一电力域中的电路通信。通常，不同电力域还对应于不同时钟域，从而在域之间的边界处产生定时问题。因此，系统可能需要跨域互连件和协议以用于数据在不同电力域之间流送。现行协议(例如由高级微控制器总线架构(AMBA)阐述的高级可扩展接口(AXI))提供信令和互连件的某些其它方面。
发明内容
所揭示的原理实现以模块化方式有效地和有系统地将多个电力域彼此隔离和解除隔离，由此允许每一电力域内的处理节点或逻辑在有需要时自主地操作。
举例来说，根据本发明的一些方面描述一种半导体装置，其在第一电力域中具有第一处理节点且在第二电力域中具有第二处理节点。所述半导体装置可包括隔离模块，其可包括位于所述第一电力域与所述第二电力域之间的缓冲器。所述缓冲器可操作以选择性地提供所述第一电力域与所述第二电力域之间的电连接。所述隔离模块可进一步包括所述缓冲器与所述第一处理节点之间的第一逻辑隔离单元以及所述缓冲器与所述第二处理节点之间的第二逻辑隔离单元。所述半导体装置可进一步包括隔离定序器，其可操作以在执行隔离序列和解除隔离序列时控制所述隔离模块。在执行所述隔离序列之后，所述第一逻辑隔离单元和所述第二逻辑隔离单元可操作以分别将所述缓冲器与所述第一处理节点和所述第二处理节点逻辑隔离，且所述缓冲器可操作以在所述第一电力域与所述第二电力域之间提供电隔离。此外，在执行所述解除隔离序列之后，所述缓冲器可操作以提供从所述第一处理节点到所述第二处理节点的通信。
根据所揭示原理的一些方面还揭示一种半导体装置，其在第一电力域中具有第一处理节点，且在第二电力域中具有第二处理节点，所述半导体装置包括可操作以选择性地实现从所述第一处理节点到所述第二处理节点的通信的隔离模块。所述隔离模块可包括用于选择性地提供所述第一电力域与所述第二电力域之间的电连接的装置。所述隔离模块可进一步包括用于将用于选择性地提供所述电连接的装置与所述第一处理节点和所述第二处理节点两者逻辑隔离的装置。所述半导体装置可进一步包括用于在执行隔离序列和解除隔离序列时控制所述隔离模块的装置。在执行所述隔离序列之后，所述用于选择性地提供所述电连接的装置可与所述第一处理节点和所述第二处理节点逻辑隔离，且在所述第一电力域与所述第二电力域之间可提供电隔离。此外，在执行所述解除隔离序列之后，所述隔离模块可准许从所述第一处理节点到所述第二处理节点的通信。
还揭示一种非暂时性机器可读媒体，其具有存储于其上的指令。所述指令可由一或多个处理器执行以通过第一电力域与第二电力域之间的缓冲器提供所述第一电力域与所述第二电力域之间的电连接。所述指令进一步可执行以停用与所述第一电力域和所述第二电力域相关联的时钟。所述指令进一步可执行以通过第一逻辑隔离单元将所述缓冲器与第一处理节点隔离，且通过第二逻辑隔离单元将所述缓冲器与第二处理节点隔离。另外，所述指令进一步可执行以在所述缓冲器内启用所述第一电力域与所述第二电力域之间的电隔离，且重新启用与所述第一电力域和所述第二电力域中的至少一者相关联的时钟。
还揭示一种用于在第一电力域中的第一处理节点与第二电力域中的第二处理节点之间提供隔离的方法。所述方法可包括通过所述第一电力域与所述第二电力域之间的缓冲器选择性地提供所述第一电力域与所述第二电力域之间的电连接。所述方法可进一步包括停用与所述第一电力域和所述第二电力域相关联的时钟。所述方法可进一步包括通过第一逻辑隔离单元将所述缓冲器与所述第一处理节点隔离，且通过第二逻辑隔离单元将所述缓冲器与所述第二处理节点隔离。另外，所述方法可包括在所述缓冲器内启用所述第一电力域与所述第二电力域之间的电隔离，且重新启用与所述第一电力域和所述第二电力域中的至少一者相关联的所述时钟。
所揭示原理提供尤其与功率效率、可靠性和模块化系统设计相关的多种益处。举例来说，根据本发明的一些方面，进行电力域之间的隔离和解除隔离的决策可与电力崩溃决策解耦。这种解耦可简化设计过程且促进设计重复使用，同时还提供增大的电力控制灵活性。进一步根据所揭示原理，隔离可以透明方式发生于处理节点，使得在隔离序列之后维持电力的电力域中的处理节点在隔离从连接除去之后可以不需要重新配置其与另一处理节点的连接，由此减小与电力域隔离和电力崩溃相关联的处理开销。
附图说明
结合附图描述本发明的特征和方面，在附图中：
图1展示可在集成电路内实施的具有多个电力域的系统的框图；
图2展示说明IP块的框图；
图3展示说明用于管理电力崩溃的系统的框图；
图4展示说明根据本发明的隔离模块的框图；
图5A展示说明示范性跨域缓冲器的示意图；
图5B展示说明示范性电隔离门的示意图；
图6展示用于在电力域之间提供隔离的系统的框图；
图7展示说明用于提供两个电力域之间的经选择边界处的隔离的序列的流程图；
图8展示说明用于除去两个电力域之间的经选择边界处的隔离的序列的流程图；以及
图9展示根据所揭示原理的具有可选择性地彼此隔离的多个电力域的示范性无线装置的框图。
这些示范性图将提供对由产生于本申请案的任何权利要求阐述的主题的书面详细描述。这些示范性图不应用于限制任何此类权利要求的范围。
此外，虽然为方便起见可使用类似参考数字指代类似结构，但是各种特征和方面集合中的每一者可被认为是不同的变体。当使用类似参考数字时，可能不重复描述共同元件，因为这些元件的功能性可能相同或类似。另外，除非明确地以其它方式指示，否则并未按比例绘制各图。
具体实施方式
图1展示可在集成电路内实施的具有多个电力域的系统100的框图。所述系统包括多个主节点112、114、116、118和多个从节点122、124、126。主节点可经由系统总线130与从节点通信且彼此通信。主节点可大体上在系统总线130上起始命令和请求，而从节点可大体上在系统总线130上接收命令和请求。举例来说，装置的一或多个主处理核心(例如，数字信号处理核心)可充当主节点，而(例如，提供USB或蓝牙连接的)存储器装置和外围单元可充当从节点。对主节点和从节点的选择取决于终端系统的所要拓扑结构。
主节点112、114、116、118、从节点122、124、126和系统总线130可在多个电力域中实施。具体地说，且如图1所展示，主节点112在电力域102中，主节点114在电力域104中，主节点116和118以及从节点122和124在电力域106中，且从节点126在电力域108中。每一电力域102、104、106、108可连接到时钟源，且连接到电力轨或电源。一些电力域可与其它电力域共享电力轨或电源和/或时钟。然而，即使当电力域共享电力轨时，也可分开连接电力域，使得所述电力域可被个别地执行电力崩溃和通电。
系统100还可包括始终接通电力域109中的电力控制器152。电力控制器152可对可崩溃电力域102、104、106、107、108中的任一者进行电力崩溃和通电。为了维持对其它电力域的控制，每当系统100接收电力时，所述始终接通电力域可保持通电。
如图1所展示，系统总线130可处于与节点分开的电力域107中。因此，可独立地对系统总线130进行通电和电力崩溃。根据本发明的一些方面，系统总线130或系统总线130的部分可与(例如，电力域106中的)一或多个节点共享电力域。或者，系统总线130或系统总线130的部分可处于始终接通电力域109中，或以其它方式独立于系统总线130所服务的节点和电力域。
节点可执行需要对多于一个电力域进行通电而完成的某些任务。举例来说，如果主节点112需要与从节点126通信，那么电力域102、107和108可能需要电力。因此，节点的预期活动可确定哪些电力域需要保持通电。
在对电力域进行电力崩溃之前，可隔断通向和出自所述电力域的通信信道，使得即将崩溃的电力域中的逻辑与将保持作用的电力域中的逻辑隔离。在常规系统中，在电力域之间的每个界面处包含自订“包装器(wrapper)”逻辑以提供必要隔离。此包装器逻辑可在相邻电力域的电压不同时管理时钟歪斜，且包装器逻辑还可处理异步时钟和电平移位。包装器逻辑通常与电力崩溃过程紧密整合，使得所述逻辑仅在电力崩溃期间被触发。
在集成电路的设计中，逻辑的大部分子系统和功能块作为模块化知识产权(IP)核心或IP块而产生。这允许某些功能重现于集成电路内以降低总设计成本和时间。此外，IP块可经复制以在新集成电路设计中提供经测试和证实的功能性。一些IP块是描述准确掩模组以在衬底中和/或衬底上产生最终电路的硬IP块。举例来说，半导体设计公司可使用以太网PHY的硬IP块以用于使用常见制造工艺(例如，28nm)的多个专用集成电路(ASIC)。其它IP块是使用例如Verilog的硬件描述语言描述某些电路和功能性的软IP块。软IP块可以经编程的连接清单(例如，网清单)的形式产生。软IP块具有可在多个过程上重复使用的益处。硬IP块和软IP块两者均具有边界，所述边界还建立所述IP块可借以连接到其它IP块的接口。如本文所使用的术语“IP块”可指软IP块和硬IP块两者。
图2展示说明IP块202的框图。IP块202包含驻存在第一电力域204中的主节点214。IP块202进一步包含延伸到第二电力域205中的包装器逻辑。包装器逻辑可包括跨域缓冲器210(其桥接第一电力域204(例如，主电力域)与第二电力域205(例如，从电力域、总线电力域或其它电力域))以及用于管理到跨域缓冲器210和主节点214的控制信号的状态控制模块203。由于跨域缓冲器210包含在IP块202中，因此主电力域204可对于想要与主节点214通信的其它节点来说是“隐藏”的。
IP块202的边界界定其它节点和电路借以与IP块202内部的电路通信的接口。IP块202可经由位于此接口处或其附近的状态控制模块203来接收停止时钟信号220和复位信号222。由于跨域缓冲器210在IP块202内，因此所述跨域缓冲器将受这些相同信号220和222影响。因此，跨域缓冲器210与主节点214联合复位。
出于以下解释目的，跨域缓冲器210是单向缓冲器，其经由缓冲器数据输出信号230从主节点214输出信号，且经由缓冲器确认输入信号240接收确认信号。根据本发明的一些方面，可使用多个缓冲器，且数据可在主节点214与第二电力域205内或由所述第二电力域连接的节点之间双向流送。
箝位250可应用于跨域缓冲器210的输出信号230。箝位250可以是将箝位信号252和缓冲器数据输出信号230作为输入接收的“与”门。当箝位信号252撤销断言(例如，拉高)时，箝位250可允许缓冲器数据输出信号230作为箝位输出信号254传递。当箝位信号252经断言(例如，拉低)时，箝位250可被激活且可将箝位输出信号254保持在固定电压(例如，低)下，独立于缓冲器数据输出信号230。由此，箝位250在起作用时可阻止来自主节点214的传出信号。
当电力控制器决定对第一电力域204进行电力崩溃时，电力控制器可验证主节点214是空闲的。此外，箝位250可被激活以保持箝位输出信号254固定。这可防止在第一电力域204的崩溃期间和之后来自主节点214的任何乱真(spurious)输出。另外，与第一电力域204相关联的一或多个时钟可经由停止时钟信号220予以停止。最后，可例如通过将第一电力域204与电源断开来对所述第一电力域进行电力崩溃。
当电力控制器决定对第一电力域204通电时，可使用不同序列。时钟(如果在作用中)可经由停止时钟信号220予以停止。这在主节点214与保持通电的其它节点共享时钟的情境中可能是必要的。在停用时钟之后，可将电力应用于第一电力域204和主节点214。接着，可除去第一电力域204与第二电力域205之间的数据线电隔离。举例来说，此电隔离可整合于跨域缓冲器210内且并未展示。此时，主节点214和其相关联缓冲器210可经由复位信号222联合复位。接下来，可对箝位250解除激活，使得缓冲器数据输出信号230可作为箝位输出信号254传递通过箝位250。最后，可经由对停止时钟信号220撤销断言来重新启用到第一电力域204的时钟。
如图2中所展示，跨域缓冲器210通过成为同一IP块202的部分而与主节点214整合。虽然这在设计阶段期间可能是充足且便利的解决方案，但其减小独立地对第一电力域204进行电力崩溃的灵活性，且增大重新启动序列以及在电力控制器处所需的逻辑的复杂性。这是因为电力崩溃逻辑辨识出边界特定条件和因素(例如，箝位250)。
根据所揭示原理以及下文进一步描述，可将系统性和可重现隔离模块插在不同电力域的节点之间的边界处或附近。此外，隔离模块可从隔离定序器接收控制信号来启用和停用隔离，其中隔离控制信号可从(例如，用于对电力域进行电力崩溃的)电力控制信号解耦。通过提供模块化隔离，系统电源管理器(例如，电力控制器)可在不必需要知晓如何在任何给定电力域集合之间执行隔离的具体细节的情况下实施控制。这与包装器方法形成对照，在所述包装器方法中，系统电源管理器必须辨识和处理每一电力域边界处的隔离实施细节。
图3展示说明用于管理电力崩溃的系统300的框图。类似图1的系统，系统300可在集成电路(例如，半导体装置)中实施。
系统300包含隔离模块360a到360h(还更一般化地称作隔离模块360)以管理不同电力域之间的边界。这些隔离模块360可被设计为与具有主节点112、114、116、118或从节点122、124、126的块分开的IP块。主节点112、114、116、118和从节点122、124、126可分别经由隔离模块360a、360b、360c、360d、360e、360f和360g个别地连接到电力域107中的系统总线130。隔离模块360还可用于在不使用系统总线130的情况下直接将节点相互连接。举例来说，隔离模块360h可安置在电力域102与电力域104之间，其中所述隔离模块360h可直接将主节点112连接到主节点114。隔离模块360可充当端口，数据和/或控制信号可通过所述端口跨越电力域。每一隔离模块360可提供一或多个信号以在两个电力域之间传递，且隔离模块360可单向或双向传递信号。另外，可在电力域之间的一或多个个别边界处实施多个隔离模块360。
如图3中所展示，如果主节点112意图与从节点126通信，那么可经由系统总线130发送数据，且数据可传递通过隔离模块360a和360g。为使此通信发生，电力域102、107和108中的每一者可通电，但由于隔离模块360b、360c、360d、360e、360f和360h在作用中，因此电力域104和106可断电。
可经由控制信号总线340由可驻存在具有电力控制器152的始终接通电力域109中的隔离定序器354控制隔离模块360。隔离定序器354提供逻辑以用于激活和解除激活系统300中的隔离模块360。此外，隔离定序器354可存储隔离模块360中的每一者的状态信息和将每一隔离模块360映射到其影响的电力域的信息。由此，隔离定序器354简化了电力控制器152的电力崩溃任务，所述电力控制器可仅仅查询隔离定序器354以确定哪些电力域已被适当隔离。如果电力控制器152从隔离定序器354确定意图进行电力崩溃的电力域未被适当隔离，那么电力控制器152可发布请求到隔离定序器354以隔离所述电力域。
举例来说，如果电力控制器152确定主节点114不需要保持作用且决定对电力域104进行电力崩溃，那么电力控制器152可查询隔离定序器354以确定电力域104是否被适当隔离。隔离定序器354可辨识出隔离模块360b和360h与电力域104介接。如果隔离定序器354确定隔离模块360b和360h被激活且提供隔离，那么隔离定序器354可向电力控制器152汇报，指示电力域104已适当隔离。然而，如果隔离定序器354确定隔离模块360b、360h中的任一者未被隔离，那么隔离定序器354可警示电力控制器152。电力控制器152可随后发布请求到隔离定序器354以根据需要激活隔离模块360b和/或360h。
根据本发明的一些方面，电力控制器152仅请求隔离定序器354准备电力域以用于进行电力崩溃。在接收到请求之后，隔离定序器354可即刻确定相关隔离模块360的状态且经由控制信号总线340发布命令以激活尚未起作用的任何相关隔离模块360。在确定全部相关隔离模块360在作用中之后，隔离定序器354可即刻发送信号到电力控制器152，指示所请求的电力域完全被隔离。电力控制器152可接着进行到对电力域进行电力崩溃。
根据本发明的一些方面，隔离定序器354将关于隔离模块360的状态信息本地存储在始终接通电力域109中。这降低或消除针对来自电力控制器152的查询而轮询隔离模块360的必要性。替代地，隔离定序器354可跟踪发送到每一隔离模块360的最后一个命令。或者，隔离定序器354可基于来自电力控制器152的请求经由控制信号总线340轮询个别隔离模块360。这提供降低始终接通电力域109中所需的存储器的量。轮询机制可在硬件或软件中实施。当至少部分地在软件中实施轮询机制时，所述软件可驻存在可由隔离定序器354存取的非暂时性机器可读媒体中。
根据本发明的一些方面，隔离定序器354还可独立于电力控制器152所作出的请求和决策而执行隔离序列。举例来说，如果确定主节点112在较长时段将不需要与其它节点通信，那么隔离定序器可激活隔离模块360a和360h，从而将主节点112与其它节点和系统总线130有效隔断。电力控制器152可能在稍后的时间作出对主节点112的电力域102进行电力崩溃的决策。或者，主节点112可继续操作，而其它可崩溃电力域104、106、107和108中的每一者被崩溃。在一些情境中，在可崩溃电力域中的节点可决定被隔离或解除隔离，且可经由控制信号总线340发送请求到隔离定序器354。
所揭示隔离系统在作出电力崩溃决策时提供增大的灵活性。举例来说，先前实施方案未提供有效解决方案以在所连接处理核心(例如，在另一电力域中)仍在作用中时停用数据总线。根据本发明的一些方面，只要适当隔离模块起作用，任何电力域可进行电力崩溃而与其它电力域的状态无关。
下文是将得益于此类行为的示范性系统。传感器处理核心(例如，专用于实时处理传感器输入的核心)可经由总线耦接到外部存储器和其它外围装置。传感器处理核心可具有足够的内部缓存以在不经由总线请求数据的情况下操作较长时间。因此，在这些时间期间，将仅需要对传感器处理核心供电。如由上文隔离主节点112的实例指示，本发明确保此方案得以有效执行。
虽然图3中展示四个主节点和三个从节点，但某些系统实施方案可具有任一类型的更多或更少节点。此外，可使用并不利用主从关系的其它拓扑结构。虽然图3展示单个系统总线130，但可选择多于一个总线以连接各种节点。一些节点可与多于一个总线介接。此外，一些节点可在第一总线上充当主节点，且在第二总线上充当从节点。
虽然图3在节点与总线之间展示单向箭头，但应理解，数据可在节点中的任一者与总线之间双向行进。箭头的方向性仅指示大体上应用控制(例如，主节点起始与从节点的通信和/或请求来自从节点的信息)的方向。
图4展示说明根据本发明的隔离模块360的框图。隔离模块360可包括用于经由电力域边界420(其也可为时钟边界420)传递数据的跨域缓冲器410。举例来说，跨域缓冲器410可实施为异步先进先出(FIFO)缓冲器410。然而，可使用其它类型的缓冲器，这至少部分地取决于边界420的性质。举例来说，当边界420的任一侧上的电力域共享共同时钟时，缓冲器410可无需异步。
缓冲器410可在数据经调度以写入到缓冲器时从输入侧接收请求(“Req”)信号。在数据写入到缓冲器之后，请求或有效数据(“Val”)信号可警示输出侧可从缓冲器410获得新数据。当输出侧接收到有效数据信号时，其可从缓冲器410读取新数据且发送就绪或确认(“Ack”)信号，所述就绪或确认信号传递通过缓冲器410回到输入侧。此系统向缓冲器的两侧提供对另一侧的活动的了解。此外，这些信号可用于防止缓冲器上溢。图4中未展示用于复位缓冲器410的复位信号。此外，图4未展示用于跨越边界420传递数据和/或控制信号的数据结构和数据路径。
隔离模块360可包含两个不同的隔离级。第一级可包括将缓冲器410与边界420的任一侧(例如，主节点和总线)上的电路隔离的逻辑隔离。第二级可包括在电力域边界420处提供隔离的电隔离。
隔离定序器可通过在控制信号总线340上发送“逻辑隔离入(Logical IsolateIn)”信号430和“逻辑隔离出(Logical Isolate Out)”信号440来触发逻辑隔离。当“逻辑隔离入”信号430被断言(例如，归因于输入处的反相器而拉高)时，逻辑隔离门432可阻止请求信号输入到缓冲器410。类似地，逻辑隔离门434可阻止确认信号发送到输入侧。在效果上，对于输入侧上的电路来说，将不从缓冲器410读取数据。
在输出侧，“逻辑隔离出”信号440可用于将缓冲器410与其可能介接的电路(例如，从节点或系统总线)逻辑隔离。当“逻辑隔离出”信号440被断言(例如，拉高)时，逻辑隔离门442可防止有效数据信号到达输出侧上的电路。另外，逻辑隔离门444可防止确认信号到达缓冲器410且最终到达电力域边界420的输入侧上的节点。
因此，当逻辑隔离门432、434、442和444在作用中时，缓冲器410可与输入侧和输出侧两者上的电路逻辑隔离。此外，缓冲器410的输入侧和输出侧可彼此逻辑隔离。
针对(例如，来自隔离定序器的)请求，缓冲器410可在电力域边界420处提供电隔离。由此，缓冲器410可选择性地提供在边界420的任一侧上的电力域之间的电连接。举例来说，来自控制信号总线340的“电隔离入”信号450可电性地断开或隔断从输出侧导向输入侧中的任何连接(例如，电连接)。类似地，来自控制信号总线340的“电隔离出”信号460可电性地断开或隔断从输入侧导向输出侧中的任何连接。当电隔离信号450和460被断言时，缓冲器410的任一侧上的电力域可独立于彼此而电力崩溃，其中电隔离可限制边界420处的短路条件影响(例如，当作用中的电力域的浮动输入接近阈值电压时)。
根据本发明的一些方面，传感器可与逻辑隔离门432相关联以当输入侧在缓冲器410被隔离的时间期间尝试写入到缓冲器410时产生警示。此传感器可用于在不导致系统故障的情况下检测不常见事件和编程错误，由此促进更稳固设计。举例来说，当传感器发出警示信号时，电力控制器可验证输出侧是通电的，且隔离定序器可对缓冲器410解除隔离。此序列可对输入侧上的电路透明，或者，输入侧电路可在输出侧电路重新连接时得到警示。输入侧可接着试图重新发送请求消息，且事务(例如，跨越边界420发送数据)可如预期的完成。
虽然图4展示具有有效数据信号和确认信号的缓冲器，但可实施多个其它交握技术以协调跨越边界420的数据传送。在本发明所涵盖的其它应用中，可实施更多、更少或不同交握信号。
图5A展示说明示范性跨域缓冲器410的示意图。更确切地说，图5A中的图描述异步先进先出(FIFO)缓冲器，其仅出于解释性目的而予以呈现，且可在不脱离本发明的范围的情况下使用其它缓冲器类型和拓扑结构。在其它实施方案中，同步FIFO缓冲器和/或其它类型的通信信道可在电力域之间实施且经修改以提供本文所描述的逻辑隔离和电隔离。
如图5A中所展示，缓冲器410可安置在输入电力域502和输出电力域504两者上。缓冲器410可包括跨域存储器装置530，其可从输入电力域502中的发送节点(未展示)接收输入数据532，且存储器装置530可进一步将输出数据534发送到输出电力域504中的接收节点(未展示)，由此允许数据跨越电力域边界420。在根据本发明的一些实施中，存储器装置530可包括输入电力域502中的多个可编址存储单元和输出电力域504中的多个可编址存储单元，输出电力域504中的存储器单元与输入电力域502中的存储器单元成镜像。
缓冲器410可使用输入电力域502中的存储器写入启用信号510和存储器写入地址512写入到存储器装置530。缓冲器410还可使用输出电力域504中的存储器读取地址514从存储器装置530读取。
缓冲器410可具有输入接口506，其从输入电力域502中的发送节点接收请求(“Req”)信号且将来自接收节点的确认(“Ack”)信号提供回到发送节点。如果两个信号均得到断言，那么缓冲器410可确定输入电力域502中的发送节点准备好写入数据且输出电力域504中的接收节点准备好读取数据。输入接口506可接着经由存储器写入启用信号510触发到存储器装置530的写入。
缓冲器410可进一步包括地址产生器508和509以分别产生用于电力域502和504的存储器地址值和/或经编码数值(例如，经格雷译码(Gray-coded)计数器值)。地址值可用于读取和写入到跨域存储器装置530中的存储器单元。举例来说，地址产生器508可确定输入数据532的一部分可写入的存储器写入地址512，且地址产生器508可在输入数据532的所述部分被写入之后递增存储器写入地址512或对应于存储器写入地址512的数值。类似地，地址产生器509可确定可从中读取输出数据534的一部分的存储器读取地址514，且地址产生器509可在输出数据534的所述部分被读取之后递增存储器读取地址514或对应于存储器读取地址514的数值。
比较模块516和517可计算边界420任一侧上的地址(或对应于所述地址的数值)之间的差值以确定瞬时缓冲深度且将此深度提供到所述比较模块的相应电力域中的逻辑。深度信息可用于经由缓冲器410的存储器装置530确定所述缓冲器何时是满的或空的。最大缓冲深度可与地址产生器508、509使用的位数以及存储器装置530的大小相关联。举例来说，五个位可用于提供最大缓冲深度25或32。根据本发明的一些方面，地址可使用格雷译码进行编码，且地址产生器508、509可在深度比较期间提供附加位来帮助在存储器装置530为满的情境与存储器装置530为空的情境之间进行区分。
地址产生器508可经由电隔离门520将写入地址或对应于所述写入地址的数值(例如，经格雷译码计数器值)传递到输出电力域504，其中电隔离门520可在边界处选择性地提供电隔离。类似电隔离门521可实现读取地址或对应于所述读取地址的数值(例如，经格雷译码计数器值)从输出电力域504跨越到输入电力域502。虽然图5A展示经由“与”门实施的电隔离门520、521，但可使用其它逻辑门(例如，“或”、“或非”和“与非”)。下文相对于图5B进一步论述电隔离门的示范性晶体管层级实施方案。
电隔离门520可从控制信号总线接收“电隔离出”信号460以确定地址产生器508的输出是否可传递通过电隔离门520。当信号460被断言(例如，拉高)时，电隔离门520可阻止写入地址或对应的数值进入输出电力域504。当信号460撤销断言时，写入地址或对应的数值可作为可被电平移位的输出信号从输入电力域502传递到输出电力域504，这取决于输入电力域502和输出电力域504的相对电压。所属领域的一般技术人员易于了解用于提供电平移位的技术，且将不在本文中进一步描述所述技术。信号460还可确定是否可从跨域存储器装置530读取输出数据534。
类似地，电隔离门521可选择性地允许输出电力域504中由地址产生器509产生的读取地址或对应的数值进入输入电力域502。电隔离门521可从控制信号总线接收“电隔离入”信号450以确定电隔离门521是否阻止读取地址或对应的数值到达输入电力域502。电隔离门520、521两者均可为在其相应电力域504、502内离电力域边界420最近的门。
缓冲器410能够管理电力域502、504之间的异步时钟和/或时钟抖动，使得地址和/或数值跨越边界420可靠地发送。因此，从电隔离门520输出的地址和/或数值可由输出接口507接收。如果输出接口507在从电隔离门520输出的写入地址(或对应于所述写入地址的数值)中检测到递增，那么输出接口507可产生指示存储器装置530中的有效数据的有效数据(“Val”)信号，其可被发送到输出电力域504中的接收节点(未展示)。一旦接收节点能够处理所述有效数据信号，所述接收节点可产生确认(“Ack”)信号，所述确认信号将由输出接口507接收且经由输入接口506传输到发送节点(未展示)。
图5B展示说明示范性电隔离门的示意图。更确切地说图5B展示使用互补型金属氧化物半导体(CMOS)技术(其可用于形成图5A中的电隔离门520和/或521)的“与非”门的晶体管层级实施方案。
图5B的电隔离门可包括两个p沟道MOS(PMOS)晶体管540和542以及两个n沟道MOS(NMOS)晶体管544和546。PMOS晶体管540和542可并联连接在网570与电源电压轨550之间。NMOS晶体管544和546可串联连接在网570和接地轨560之间。如所属领域中已知，当PMOS晶体管540或542在其栅极处接收到低电压时，接着网570可被拉到高电压。如果NMOS晶体管544和546两者在其栅极处均接收到高电压，那么接着网570可被拉到低电压。一个范围的电压可与高逻辑值相关联，且另一范围的电压可与低逻辑值相关联，其中所述范围部分地基于晶体管540、542、544、546的阈值电压而选择。出于下文论述目的，可将低逻辑值与启用PMOS晶体管540、542(例如，使得其源极和漏极连接)且停用NMOS晶体管544、546(例如，使得其源极和漏极不连接)的电压相关联，而可将高逻辑值与停用PMOS晶体管540、542且启用NMOS晶体管544、546的电压相关联。
PMOS晶体管540和NMOS晶体管544均可在其栅极处接收输入信号。类似地，PMOS晶体管542和NMOS晶体管546均可在其栅极处接收“直通(pass)”信号，其中所述直通信号可为电隔离信号的逻辑反。输出信号可提供于网570上。
经由此实施方案，直通信号可确定输入信号是否被传递且被反相而变为网570上的输出信号。如图5A中所展示，直通信号和输出信号可从一个电力域接收或递送到一个电力域，而输入信号可从另一电力域接收。
图5B的电隔离门可选择性地且有效地阻止一个电力域上的活动影响另一电力域中的活动，由此在电力域之间提供电隔离。举例来说，当直通信号处于低逻辑值时，PMOS晶体管542将网570拉到高电压，从而迫使输出信号具有高逻辑值。在此条件下，输出信号独立于输入信号。这允许输入信号变化其逻辑电平且甚至在不影响网570上的输出信号的情况下达到逻辑电平之间通常难以实现的中间电压。
图5B的电隔离门允许一位信息通过电力域边界。因此，其可按需要复制以跨越电力域传递地址、数值和/或其它信息。
图6展示用于在电力域之间提供隔离的系统的框图。也如图3中所展示，主节点112可驻存在第一电力域102(例如，主电力域102)中，且系统总线130在第二电力域107(例如，从电力域、总线电力域或其它电力域107)中。系统总线130可为连接主节点112到其它节点的接口(例如，AXI接口)。然而，所揭示原理还适用于两个节点在不使用系统总线130的情况下彼此通信(例如，经由图3的隔离模块360h)的情境。
缓冲器410可安置在第一电力域102与第二电力域107之间的边界处。举例来说，缓冲器410可为如上文相对于图5A所描述的异步FIFO缓冲器。缓冲器410可通过逻辑隔离620选择性地与主节点112隔离，且缓冲器410还可通过逻辑隔离630选择性地与系统总线130隔离。逻辑隔离620和630可实施为如图4中所展示的逻辑隔离门或用于将缓冲器410与主节点112和系统总线130逻辑隔离的其它合适电路。隔离定序器354可经由控制信号总线340将逻辑隔离信号430和440分别提供到逻辑隔离620和630。隔离定序器354还可经由控制信号总线340提供电隔离信号450和460以控制缓冲器410内的电隔离。缓冲器410连同逻辑隔离620和630一起可形成隔离模块360a。
根据所揭示技术，电力控制器152可提供分别与第一电力域102、第二电力域107和隔离模块360a相关的三个复位信号640、642和644。复位信号640和642可在相应的电力域从电力崩溃状态被通电之后予以提供。在所涵盖的一些实施方案中，复位信号644可为复位信号640和642的逻辑“或”，使得在复位信号640或复位信号642被触发的任何时间触发复位信号644。因此，每当主节点112或系统总线130复位时，隔离模块360a可复位。
根据本发明的一些方面，隔离模块360a可独立于主节点112和系统总线130而复位，且反之亦然。换句话说，电力域102、107和其成分逻辑或处理节点不必在缓冲器410复位时复位，由此降低与电力崩溃相关联的处理开销。举例来说，在隔离序列之后，系统总线130可被电力崩溃。然而，即使当系统总线的电力域107被崩溃时，主节点112也可保留用于与系统总线130通信的作用信道配置。在稍后的时间，电力域107可通电且隔离可被除去，且系统总线130和缓冲器410在此过程中复位。未在系统总线130的电力崩溃期间进行复位的主节点112可使用所述作用信道配置轻易地恢复经由缓冲器410与系统总线130的通信。
电力控制器152可将停止时钟信号650和652分别到主节点112和系统总线130。当电力域彼此隔离或解除隔离时，信号650和652可被断言。举例来说，在隔离序列期间，停止时钟信号650和652均可在所述域彼此逻辑隔离和电隔离之前被断言。在应用逻辑隔离和电隔离之后，停止时钟信号650和652可被个别地撤销断言，这取决于每一电力域是否意图在隔离过程之后继续操作。停止时钟信号650和652还可在解除隔离过程期间使用，如将相对于图8更详细地描述。
图6中所展示的拓扑结构提供将域转换逻辑(例如，缓冲器410)与相邻电力域的电路(例如，主节点112和系统总线130)逻辑分离的益处。增大的模块化程度简化了电力域102和107的独立电力崩溃。
图7展示说明用于在两个电力域之间的经选择边界处提供隔离的序列700的流程图。
在动作710处，隔离定序器可断言忙碌状态，其指示隔离定序器处于执行隔离序列的过程。根据本发明的一些方面，隔离定序器可服务一或多个模块(例如，图3的电力控制器152)，其中每一模块可放置隔离请求到隔离定序器。如果隔离定序器限于每次执行一个隔离序列，那么忙碌信号可用于指示隔离定序器对于放置隔离请求的请求模块的可用性。如果隔离定序器忙碌，那么隔离定序器可存储隔离请求队列，或请求模块可等待以在另一时间重复隔离请求。
根据本发明的一些方面，隔离定序器能够并行实施多个隔离顺序。因此，隔离定序器可在其处于最大负载量(capacity)时断言忙碌信号。如果隔离定序器能够同时服务所有可能的模块请求，那么可不使用忙碌信号。
在动作720处，隔离定序器可停止所选择边界两侧的时钟。举例来说，这些时钟可为主节点的核心时钟和接口的总线时钟。或者，如果主节点连接直接到从节点或第二主节点，那么两个时钟可为主节点的核心时钟和从节点(或第二主节点)的第二时钟。在一些实施方案中，在时钟停止之前，可准许几个处理周期用于受影响电力域内的节点存储任何中间工作。
根据本发明的一些方面，隔离定序器可将停机信号发布到电力域以指示其时钟将被停止。隔离定序器可在执行动作720之前等待来自电力域的电力域(和其中的节点)准备好停止其时钟的确认。隔离定序器还可等待与两个电力域之间的边界相关联的隔离模块内的缓冲器已空的确认，因为一旦隔离模块被激活，这些缓冲器内的数据就可能丢失。
在动作730处，隔离定序器可在位于边界处的缓冲器周围启用逻辑隔离。可根据上文图4和6的随附描述执行此动作。当动作730完成时，每一电力域可与缓冲器逻辑隔离。
在动作740处，隔离定序器可在边界处启用电隔离，其可例如发生在缓冲器内。可根据上文图4和5的随附描述执行此动作。此外，隔离定序器可存储指示所选择边界已被隔离的信息。
当动作740完成时，边界任一侧上的两个电力域可彼此隔离。因此，在动作750处，电力域中的任一者或两者可在不影响另一电力域的情况下进行电力崩溃。如果所选择电力域与多于一个的其它电力域共享边界(例如，交换数据和/或控制信号)，那么隔离定序器可能需要在允许所选择电力域崩溃之前在其它电力域处执行序列700(例如，通过通知电力控制器所选择电力域被隔离，如图3中所描述)。如果多个缓冲器实施于边界处，那么可对边界处的多个缓冲器中的每一者并行执行过程700。
同样在动作750处，如果电力域意图在隔离之后保持通电，可重新启动其时钟。根据所揭示技术，电力域自身不需要一定被重新启动(例如，经由全面启动序列和重新建立与其它电力域共享的通信信道)。可能需要几个处理周期来恢复任何中间工作和恢复操作，但当与电力域的全面复位相比时，可节省大量时间。
最近隔离的电力域内的节点可在时钟停止之前继续进行正在执行的操作。在一些情境中，在作用(通电)电力域中的节点甚至可能未察觉到其已与跨越所选择边界的另一电力域中的节点隔离。因此，节点可维持表面上起作用的通信信道。如果节点稍后在既定接收消息的节点通电之前尝试在一个此类信道上发送消息，那么系统可提供警示和/或开始通电序列和解除隔离序列以重新建立通信信道。
在一些情境中，与所选择边界相关联的电力域均不在所选择边界被隔离之后进行电力崩溃。由此，可独立于电力崩溃决策而作出在边界处应用隔离的决策。如果其它边界中的每一者被隔离，那么电力域中的一者可在稍后的时间进行电力崩溃。
图8展示说明用于除去两个电力域之间的经选择边界处的隔离的序列800的流程图。可大体上在两个电力域均通电且这些电力域内的节点准备好恢复彼此之间的通信的时间期间应用序列800。
在动作810处，隔离定序器可断言忙碌状态，其指示隔离定序器处于执行隔离序列的过程。如上文相对于隔离序列所描述，可不需要忙碌状态，这取决于隔离定序器的负载量。
在动作820处，隔离定序器可停止所选择边界的任一侧上的电力域的时钟(如果在作用中)。
在动作830处，隔离定序器可停用位于所选择边界处的缓冲器内的电隔离。可根据上文图4和5的随附描述执行此动作。
在动作840处，隔离定序器可将重新启动信号发布到缓冲器。此动作可将缓冲深度值设置为零，且将读取指针设置为等于写入指针(例如，经由操控存储的且由图5A的地址产生器产生的值)。
在动作850处，隔离定序器可停用缓冲器周围的逻辑隔离，由此将缓冲器连接到所选择边界的任一侧上的电力域中的节点和/或接口。可根据上文图4和6的随附描述执行此动作。根据本发明的一些方面，隔离定序器可更新所存储的信息以指示所选择边界不再被隔离。
在动作860处，可重新启动所选择边界的任一侧上的电力域的时钟。然而，相对于先前实施方案，这些电力域未必需要进一步复位，由此节省处理周期。从每一电力域的角度看，其它域看似从未被断开，而是仅仅处于空闲状态。这可极大地减少与重新配置每一数据连接相关联的工作量。
图7到8的隔离和解除隔离序列可通过从始终接通电力域中的电力控制器、隔离定序器自身或甚至从可崩溃电力域内的处理节点或逻辑所发送的信号而起始。
图9展示根据所揭示原理的具有可选择性地彼此隔离的多个电力域的示范性无线装置900的框图。无线装置900可包括片上系统装置922(或系统级封装装置922)，其具有处理器964、显示控制器926、无线控制器940、解码器930、编码器932、第一存储器装置910、第二存储器装置912、隔离定序器354和电力控制器152。如图9中所展示，片上系统装置922可与可各自在片上系统装置922外部的显示器928、扬声器936、麦克风938、无线天线942和电源944耦接。
片上系统装置922可分割成多个电力域109、913、927、933、941和965。每一电力域可包含经由一或多个电力连接(未展示)选择性地耦接到电源944的逻辑或处理节点。每一电力域可指定为始终接通或可崩溃。始终接通电力域(例如，电力域109)可在无线装置900通电的所有时间通电。可崩溃电力域(例如，电力域913、927、933、941和965)可在电力域中的逻辑或处理节点未被利用的时间期间断电。每一可崩溃电力域可独立于其它可崩溃电力域而通电或断电。如本文所使用，“断电”和“电力崩溃”是可互换使用的同义术语。
归因于泄漏电流的功率消耗可通过对片上系统装置922内尽可能多的可崩溃电力域(当这些电力域未在使用中时)进行断电而减小。许多处理节点在无线装置900空闲时可能仅在很小百分率时间里起作用。在此情况下，许多可崩溃电力域可在大部分时间被断电(例如，“崩溃”)以减小功率消耗且延长待机时间。
处理器964可安置在片上系统装置922的电力域965中，且可包括微控制器、数字信号处理器(DSP)或另一类型的处理器。处理器964可与存储器装置910、912耦接，所述存储器装置均可在电力域913中提供。存储器装置910、912可共享接口，其通过所述接口与处理器964通信(如图9中所展示)，或其可具有到处理器964的单独接口。隔离模块360可放置在存储器装置910、912与处理器964之间的一或多个接口中的每一者处以选择性地在电力域965与电力域913之间提供隔离。
存储器装置910、912可包括易失性或非易失性存储器。举例来说，易失性存储器可存储处理器964所使用的数据和代码，且可通过例如同步动态RAM(SDRAM)或其它类型的存储器实施。非易失性存储器可提供大容量存储体，且可例如通过“与非”闪存、“或非”闪存或其它类型的存储器实施。
处理器964可经由隔离模块360耦接到显示控制器926，其中显示控制器926可格式化显示器928和/或向其提供视频数据。显示控制器926可安置在电力域927中，所述电力域可在片上系统装置922并未向显示器928提供视频数据时进行电力崩溃。举例来说，视频数据可经由处理器964从存储器装置910传送到显示控制器926。
处理器964可进一步与无线控制器940耦接，所述无线控制器可包含调制解调器且可驻存在电力域941中。无线控制器940可控制无线天线942以发送和接收无线数据，所述无线数据可经由隔离模块360传递到处理器964。
处理器964可进一步与解码器930和编码器932耦接，所述解码器和编码器可分别提供音频数据(例如，语音数据)到扬声器936和从麦克风938接收音频数据(例如，语音数据)。解码器930和编码器932可安置在电力域933中，所述电力域可在扬声器和麦克风停用时进行电力崩溃。解码器930和编码器932可集成为统一编码解码器(CODEC)或可以其它方式共享电力域933。隔离模块360可部署在这些外围装置的电力域933与处理器964的电力域965之间。如图9中所展示，解码器930可具有与编码器932具有的不同的到处理器964的单独接口，且因此可使用多个隔离模块360。
如上文所描述，电力控制器152可产生各种控制信号以支持对可崩溃电力域进行电力崩溃和通电。电力控制器152可针对片上系统装置922内的每一处理节点(例如，显示控制器926)和/或针对每一可崩溃电力域维持有限状态机(FSM)。使用各种输入(例如，硬件或软件中断)和由有限状态机指示的状态信息，电力控制器152可在适当时间产生控制信号以对可崩溃电力域进行电力崩溃和通电，从而优化能耗。如上文所描述，电力控制器的控制信号还可包含停止电力域的时钟的信号和复位电力域和隔离模块360内的缓冲器的信号。
隔离定序器354可执行上文(例如，相对于图4到8)所描述的功能中的任一者。举例来说，隔离定序器354可产生控制信号且在控制信号总线340上发送控制信号以经由隔离模块360将各种电力域彼此隔离。隔离定序器354可作出未必取决于电力控制器152的决策和动作的决策。举例来说，替代仅仅因为电力域中的一者或两者经调度以由电力控制器152进行电力崩溃，隔离定序器354可基于电力域之间是否预期有通信而将电力域与另一电力域隔离。换句话说，隔离决策可至少部分地与电力崩溃决策解耦。隔离控制序列的标准化以及将其与电力崩溃控制序列解耦可提供增大的设计简单性和重复使用以及增大的电力控制灵活性的益处。
总的来说，片上系统装置922可包含与图9中所展示的处理节点相比更少、更多和/或不同的处理节点。片上系统装置922中包含的具体处理节点通常取决于装置922的需求，例如既定要支持的通信系统和外部单元。片上系统装置922还可耦接到与图9的示范性无线装置900中所展示的外部单元相比更少、更多和/或不同的外部单元。
处理器964可在单个CMOS集成电路中实施以实现各种益处，例如较小大小、较低成本、较少功率消耗等等。此外，图9中所展示的外部单元中的任一者或全部可包含在与处理器964共同的集成电路中。
对图9中的无线装置900的描绘并不考虑各种单元的大小或布局。在许多实施方案中，始终接通电力域109可仅占用集成电路的裸片总面积的一小部分(例如，百分之二到三)，且在无线装置900处于作用中状态时可为类似小的功率消耗部分的依据。因此，通过在不需要可崩溃电力域内的处理节点时对这些域进行断电可显著减小无线装置900的泄漏电流。
虽然图9描绘无线装置900，但片上系统装置922内的隔离模块360和其它元件还可集成到多种其它装置中，例如机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、个人数字助理(PDA)、固定位置数据单元、蜂窝式电话和计算机。总的来说，所揭示技术适用于广泛范围的系统。举例来说，有线计算系统、运输系统、医疗装置、成像和视频相关系统和用于管理传感器的系统仅仅是得益于所揭示的用于在可崩溃电力域之间有效应用信号隔离和缓冲器的技术的其它系统中的一些系统。
虽然上文已描述根据所揭示原理的各种实施例，但应理解，这些实施例仅作为实例呈现，且无限制性。因此，本发明的广度和范围不应受到上文所描述的示范性实施例中的任一者限制，而应仅根据由本发明发布的权利要求书和其等效物定义。此外，上述优点和特征在所描述实施例中提供，但不应将此类发布的权利要求的应用限制于实现上述优点中的任一者或全部的过程和结构。
预期根据本文所揭示的过程和结构将缓冲器、逻辑门、节点、总线和其它元件提供于其用途所适用的任何类型的集成电路(例如，ROM、RAM(随机存取存储器)(例如DRAM(动态RAM)和视频RAM(VRAM))、PROM(可编程ROM)、EPROM(可擦除PROM)、EEPROM(电可擦除PROM)、EAROM(电可变ROM)、高速缓冲存储器和其它存储器)中，以及所有电路中的微处理器和微计算机(包含ALU(算术逻辑单元)、控制解码器、堆栈、寄存器、输入/输出(I/O)电路、计数器)中，通用微计算机、RISC(精简指令集计算)、CISC(复杂指令集计算)和VLIW(超长指令字)处理器中，以及模拟集成电路(例如数/模转换器(DAC)和模/数转换器(ADC))中。ASICS、PLA、PAL、门阵列和专用处理器(例如数字信号处理器(DSP)、图形系统处理器(GSP)、同步向量处理器(SVP)、图像系统处理器(ISP))以及其可测试性和仿真电路全部表示本文所揭示的原理和结构的应用位置。其它较大规模应用还包含影印机、打印机、调制解调器和其它电信设备、计算器、无线电和电视电路、微波炉控制件、汽车微控制器和工业控制件。
实施方案涵盖在以硅、砷化镓或其它电子材料家族形成的离散组件或完全集成电路中以及基于其它技术的形式和实施例中。应理解，本发明的各种实施例可采用或实施于硬件、软件、微编码固件或其任何组合中。当实施例至少部分地实施于软件中时，所述软件可存储在非暂时性机器可读媒体中。
本发明中所使用的各种术语在当前技术领域内具有特殊含义。特定术语是否应理解为此类“技术术语”取决于所述术语使用的上下文。“连接到”、“与…通信”、“与…相关联”或其它类似术语应大体上广泛理解为包含两种情形：所提及元件之间直接通信和连接，或所提及元件之间经由一或多个中间物通信和连接。这些术语和其它术语应鉴于其在本发明中所使用的上下文且如所属领域的一般技术人员将在所揭示上下文中理解这些术语一般加以理解。上文定义不排除可基于所揭示上下文而赋予这些术语的其它含义。
比较、测量和时序词语(例如“此时”、“紧接”、“等效”、“在…期间”、“完成”、“相同”及其类似者)应理解为意指“大体上此时”、“大体上紧接”、“大体上等效”、“大体上在…期间”、“大体上完成”、“大体上相同”等，其中“大体上”意指此类比较、测量和时序可实行以实现所隐含或明确地陈述的所要结果。
另外，本文中的章节标题是为了一致性而提供或以其它方式提供组织提示。这些标题不应限制或特性化可从本发明发布的任何权利要求中所阐述的主题。具体地说且作为实例，虽然标题提及“技术领域”，但此类权利要求不应受到此标题下经选择以描述所谓技术领域的语言限制。此外，“背景技术”中的技术描述不应理解为承认所述技术为本发明中的任何主题的现有技术。“发明内容”也不应视为所发布权利要求中所阐述的主题的特性。此外，本发明中以单数形式对“本发明”的任何提及不应用以论证在本发明中仅存在单个新颖点。多项发明可根据从本发明发布的多个权利要求的限制而阐述，且此类权利要求相应地定义由此保护的所述发明和其等效物。在所有情况下，此类权利要求的范围应鉴于本发明而在其自有优点上加以考虑，而不应受到本文中阐述的标题约束。

Claims (30)

1.一种半导体装置，其在第一电力域中具有第一处理节点且在第二电力域中具有第二处理节点，所述半导体装置包括：
隔离模块，其包括：
缓冲器，其位于所述第一电力域与所述第二电力域之间，所述缓冲器可操作以选择性地提供所述第一电力域与所述第二电力域之间的电连接；
第一逻辑隔离单元，其在所述缓冲器与所述第一处理节点之间；以及
第二逻辑隔离单元，其在所述缓冲器与所述第二处理节点之间；以及
隔离定序器，其可操作以在执行隔离序列和解除隔离序列时控制所述隔离模块，其中，在执行所述隔离序列之后，所述第一逻辑隔离单元和所述第二逻辑隔离单元可操作以分别将所述缓冲器与所述第一处理节点和所述第二处理节点逻辑隔离，且所述缓冲器可操作以在所述第一电力域与所述第二电力域之间提供电隔离；且其中，在执行所述解除隔离序列之后，所述第一逻辑隔离单元和所述第二逻辑隔离单元可操作以分别将所述缓冲器逻辑连接到所述第一处理节点和所述第二处理节点，且所述缓冲器可操作以在所述第一电力域与所述第二电力域之间提供解除电隔离，且可操作以提供从所述第一处理节点到所述第二处理节点的通信。
2.根据权利要求1所述的半导体装置，其进一步包括与所述隔离定序器通信的电力控制器，其中所述电力控制器可操作以对所述第一电力域和所述第二电力域进行电力崩溃和通电。
3.根据权利要求2所述的半导体装置，其中所述隔离定序器可操作以在执行所述隔离序列或所述解除隔离序列时提供忙碌信号到所述电力控制器。
4.根据权利要求2所述的半导体装置，其中所述电力控制器可操作以发布隔离请求到所述隔离定序器。
5.根据权利要求4所述的半导体装置，其中所述隔离定序器可操作以激活所述隔离模块，使得在未从所述电力控制器接收到所述隔离请求的情况下执行所述隔离序列。
6.根据权利要求1所述的半导体装置，其中所述隔离定序器在允许完成所述隔离序列之前等待所述缓冲器清空。
7.根据权利要求2所述的半导体装置，其中所述电力控制器进一步可操作以在执行所述隔离序列之前停止与所述第一电力域和所述第二电力域相关联的时钟。
8.根据权利要求1所述的半导体装置，其中所述缓冲器、所述第一电力域和所述第二电力域各自可操作以接收不同复位信号。
9.根据权利要求8所述的半导体装置，其中可操作以被所述缓冲器接收的所述复位信号在可操作以被所述第一电力域接收的所述复位信号被断言或可操作以被所述第二电力域接收的所述复位信号被断言时被断言。
10.根据权利要求1所述的半导体装置，其中所述隔离定序器处于始终接通电力域中，每当所述半导体装置接收电力时，所述始终接通电力域就保持通电。
11.根据权利要求10所述的半导体装置，其中所述隔离定序器将关于所述第一电力域是否与所述第二电力域隔离的信息存储在所述始终接通电力域中的存储器装置中。
12.根据权利要求1所述的半导体装置，其中所述隔离模块进一步包括：
传感器，其与所述第一逻辑隔离单元相关联，所述传感器可操作以在所述第一处理节点在所述第一电力域与所述第二电力域隔离的时间期间尝试与所述第二处理节点通信的情况下产生警示。
13.根据权利要求1所述的半导体装置，其中所述缓冲器是异步先进先出FIFO缓冲器。
14.根据权利要求1所述的半导体装置，其中所述第二处理节点是接口或系统总线。
15.根据权利要求14所述的半导体装置，其中所述第一处理节点可操作以在其并未连接到所述接口或所述系统总线的时间期间继续操作。
16.一种半导体装置，其在第一电力域中具有第一处理节点且在第二电力域中具有第二处理节点，所述半导体装置包括：
隔离模块，其可操作以选择性地启用从所述第一处理节点到所述第二处理节点的通信，所述隔离模块包括：
用于选择性地提供所述第一电力域与所述第二电力域之间的电连接的装置；以及
用于将所述用于选择性地提供所述电连接的装置与所述第一处理节点逻辑隔离以及将所述用于选择性地提供所述电连接的装置与所述第二处理节点逻辑隔离的装置；以及
用于在执行隔离序列和解除隔离序列时控制所述隔离模块的装置，
其中，在执行所述隔离序列之后，所述用于选择性地提供所述电连接的装置与所述第一处理节点和所述第二处理节点逻辑隔离，且在所述第一电力域与所述第二电力域之间提供电隔离；且
其中，在执行所述解除隔离序列之后，所述用于选择性地提供所述电连接的装置逻辑连接所述第一处理节点和所述第二处理节点，且在所述第一电力域与所述第二电力域之间提供解除电隔离，且所述隔离模块准许从所述第一处理节点到所述第二处理节点的通信。
17.根据权利要求16所述的半导体装置，其进一步包括用于对所述第一电力域和所述第二电力域进行电力崩溃和通电的装置。
18.根据权利要求17所述的半导体装置，其进一步包括用于提供忙碌信号到所述用于对所述第一电力域和所述第二电力域进行电力崩溃和通电的装置以指示何时执行所述隔离序列或所述解除隔离序列的装置。
19.根据权利要求16所述的半导体装置，其进一步包括用于在所述第一处理节点在所述第一电力域与所述第二电力域隔离的时间期间尝试与所述第二处理节点通信的情况下产生警示的装置。
20.根据权利要求16所述的半导体装置，其中所述用于选择性地提供所述电连接的装置包括异步先进先出FIFO缓冲器。
21.根据权利要求16所述的半导体装置，其中所述第二处理节点是接口或系统总线。
22.根据权利要求21所述的半导体装置，其中所述第一处理节点可操作以在其并未连接到所述接口或系统总线的时间期间继续操作。
23.一种非暂时性机器可读媒体，其上存储有指令，所述指令可由一或多个处理器执行以用于：
通过第一逻辑隔离单元选择性地将缓冲器逻辑连接到第一电力域中的第一处理节点；
通过第二逻辑隔离单元选择性地将所述缓冲器逻辑连接到第二电力域中的第二处理节点；
在所述缓冲器内启用所述第一电力域与所述第二电力域之间的解除电隔离；
停用与所述第一电力域和所述第二电力域相关联的时钟；
通过所述第一逻辑隔离单元将所述缓冲器与所述第一电力域中的第一处理节点逻辑隔离；
通过所述第二逻辑隔离单元将所述缓冲器与所述第二电力域中的第二处理节点逻辑隔离；
在所述缓冲器内启用所述第一电力域与所述第二电力域之间的电隔离；以及
重新启用与所述第一电力域和所述第二电力域中的至少一者相关联的所述时钟；
其中，在执行所述解除隔离序列之后，所述第一逻辑隔离单元和所述第二逻辑隔离单元可操作以分别将所述缓冲器逻辑连接到所述第一处理节点和所述第二处理节点，且所述缓冲器可操作以在所述第一电力域与所述第二电力域之间提供解除电隔离，且经配置以提供从所述第一处理节点到所述第二处理节点的通信。
24.根据权利要求23所述的非暂时性机器可读媒体，其中所述指令进一步由所述一或多个处理器执行以用于：
通过始终接通电力域中的存储器装置存储指示所述第一电力域是否与所述第二电力域隔离的信息。
25.根据权利要求23所述的非暂时性机器可读媒体，其中所述指令进一步由所述一或多个处理器执行以用于：
在所述第一处理节点在所述第一处理节点与所述第二处理节点隔离的时间期间尝试与所述第二处理节点通信的情况下产生警示。
26.根据权利要求23所述的非暂时性机器可读媒体，其中所述指令进一步由所述一或多个处理器执行以用于：
使用不同于提供到所述第一处理节点和所述第二处理节点的复位信号的复位信号来复位所述缓冲器。
27.一种用于在第一电力域中的第一处理节点与第二电力域中的第二处理节点之间提供隔离的方法，所述方法包括：
通过第一逻辑隔离单元选择性地将缓冲器逻辑连接到第一电力域中的第一处理节点；
通过第二逻辑隔离单元选择性地将所述缓冲器逻辑连接到第二电力域中的第二处理节点；
在所述缓冲器内启用所述第一电力域与所述第二电力域之间的解除电隔离；
停用与所述第一电力域和所述第二电力域相关联的时钟；
通过所述第一逻辑隔离单元将所述缓冲器与所述第一处理节点逻辑隔离；
通过所述第二逻辑隔离单元将所述缓冲器与所述第二处理节点逻辑隔离；
在所述缓冲器内启用所述第一电力域与所述第二电力域之间的电隔离；以及
重新启用与所述第一电力域和所述第二电力域中的至少一者相关联的所述时钟。
28.根据权利要求27所述的方法，其进一步包括：
通过始终接通电力域中的存储器装置存储指示所述第一电力域是否与所述第二电力域隔离的信息。
29.根据权利要求27所述的方法，其进一步包括：
在所述第一处理节点在所述第一处理节点与所述第二处理节点隔离的时间期间尝试与所述第二处理节点通信的情况下产生警示。
30.根据权利要求27所述的方法，其进一步包括：
使用不同于提供到所述第一处理节点和所述第二处理节点的复位信号的复位信号来复位所述缓冲器。
CN201680009334.2A 2015-02-13 2016-01-06 独立电力崩溃方法 Expired - Fee Related CN107223222B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/622,467 US9785211B2 (en) 2015-02-13 2015-02-13 Independent power collapse methodology
US14/622,467 2015-02-13
PCT/US2016/012363 WO2016130241A1 (en) 2015-02-13 2016-01-06 Independent power collapse methodology

Publications (2)

Publication Number Publication Date
CN107223222A CN107223222A (zh) 2017-09-29
CN107223222B true CN107223222B (zh) 2019-01-08

Family

ID=55398390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680009334.2A Expired - Fee Related CN107223222B (zh) 2015-02-13 2016-01-06 独立电力崩溃方法

Country Status (5)

Country Link
US (1) US9785211B2 (zh)
EP (1) EP3256926A1 (zh)
KR (1) KR20170116042A (zh)
CN (1) CN107223222B (zh)
WO (1) WO2016130241A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102384347B1 (ko) * 2015-05-26 2022-04-07 삼성전자주식회사 클록 관리 유닛을 포함하는 시스템 온 칩 및 그 동작방법
DE102016109387A1 (de) 2015-05-26 2016-12-01 Samsung Electronics Co., Ltd. Ein-Chip-System mit Taktverwaltungseinheit und Verfahren zum Betreiben des Ein-Chip-Systems
JP6546479B2 (ja) * 2015-08-25 2019-07-17 キヤノン株式会社 情報処理装置
US10447392B2 (en) * 2016-07-01 2019-10-15 Elwha Llc Massively multi-user MIMO using space time holography
US10928614B2 (en) 2017-01-11 2021-02-23 Searete Llc Diffractive concentrator structures
US10459508B2 (en) * 2017-05-31 2019-10-29 Konica Minolta Laboratory U.S.A., Inc. Low frequency power management bus
US11054878B2 (en) * 2017-08-29 2021-07-06 Texas Instruments Incorporated Synchronous power state control scheme for multi-chip integrated power management solution in embedded systems
GB2566445B8 (en) * 2017-09-06 2020-03-04 Advanced Risc Mach Ltd Reset isolation bridge
US10425837B2 (en) 2017-10-02 2019-09-24 The Invention Science Fund I, Llc Time reversal beamforming techniques with metamaterial antennas
US10833381B2 (en) 2017-11-08 2020-11-10 The Invention Science Fund I Llc Metamaterial phase shifters
US10725955B2 (en) * 2017-12-08 2020-07-28 Arm Limited Power control of inter-domain transaction bridge
US10712807B2 (en) * 2018-03-30 2020-07-14 Qualcomm Incorporated Methods and apparatus for saving always on (AON) routing of signals across chips
US11360704B2 (en) 2018-12-21 2022-06-14 Micron Technology, Inc. Multiplexed signal development in a memory device
US10938115B2 (en) 2019-03-21 2021-03-02 Elwha, Llc Resonance-frequency diverse metamaterials and metasurfaces
US10955472B1 (en) * 2019-06-18 2021-03-23 Amazon Technologies, Inc. Yield-oriented design-for-test in power-switchable cores
US11169590B2 (en) * 2019-07-19 2021-11-09 Arm Limited Core ramp detection circuitry
US10983851B1 (en) * 2019-12-04 2021-04-20 Cirrus Logic, Inc. Protecting against memory corruption and system freeze during power state transitions in a multi-power domain system
US11294441B2 (en) * 2020-06-25 2022-04-05 Nvidia Corporation Simplifying power sequencing for integrated circuits
FR3117225B1 (fr) * 2020-12-04 2024-05-17 Stmicroelectronics Grand Ouest Sas Procédé de réinitialisation d’un dispositif maître d’un système sur puce et système sur puce correspondant
US20230095622A1 (en) * 2021-09-24 2023-03-30 Advanced Micro Devices, Inc. Method and apparatus for isolating and latching gpio output pads
US20240004449A1 (en) * 2022-06-29 2024-01-04 Microsoft Technology Licensing, Llc Domain clock and power activation control circuit to reduce voltage droop and related methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590819B1 (en) * 2002-03-14 2003-07-08 Micron Technology, Inc. Digit line equilibration using time-multiplexed isolation
US7982498B1 (en) * 2010-05-18 2011-07-19 Global Unichip Corp. System and method for power domain isolation

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115760A (en) * 1998-08-24 2000-09-05 3Com Corporation Intelligent scaleable FIFO buffer circuit for interfacing between digital domains
JP4974202B2 (ja) * 2001-09-19 2012-07-11 ルネサスエレクトロニクス株式会社 半導体集積回路
EP1623349B1 (en) 2003-05-07 2018-01-24 Conversant Intellectual Property Management Inc. Managing power on integrated circuits using power islands
US7080341B2 (en) 2003-09-09 2006-07-18 Robert Eisenstadt Apparatus and method for integrated circuit power management
US7369815B2 (en) 2003-09-19 2008-05-06 Qualcomm Incorporated Power collapse for a wireless terminal
US7282905B2 (en) * 2004-12-10 2007-10-16 Texas Instruments Incorporated System and method for IDDQ measurement in system on a chip (SOC) design
US7505341B2 (en) * 2006-05-17 2009-03-17 Micron Technology, Inc. Low voltage sense amplifier and sensing method
US20100019774A1 (en) 2008-07-24 2010-01-28 Faraday Technology Corporation Isolation cell with test mode
US8020017B2 (en) * 2008-08-15 2011-09-13 Freescale Semiconductor, Inc. Management of power domains in an integrated circuit
US8347132B2 (en) * 2009-01-07 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for reducing processor power consumption
JP2010283544A (ja) 2009-06-03 2010-12-16 Panasonic Corp 半導体集積回路
JP5499693B2 (ja) * 2009-12-24 2014-05-21 富士通セミコンダクター株式会社 半導体集積回路、半導体集積回路の制御方法及びその制御プログラム
JP5875782B2 (ja) 2010-05-07 2016-03-02 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． システムオンチップ並びにこれを含む電子装置及び携帯用通信装置
JP5445346B2 (ja) 2010-06-17 2014-03-19 富士通セミコンダクター株式会社 Ｌｓｉの電源遮断領域拡張方法及びそのプログラム
US8339177B2 (en) 2011-01-26 2012-12-25 Freescale Semiconductor, Inc. Multiple function power domain level shifter
US8570788B2 (en) * 2011-04-27 2013-10-29 Apple Inc. Method and apparatus for power domain isolation during power down
US8575993B2 (en) * 2011-08-17 2013-11-05 Broadcom Corporation Integrated circuit with pre-heating for reduced subthreshold leakage
US9374089B2 (en) 2011-12-05 2016-06-21 Mediatek Inc. Isolation cell
US20150026494A1 (en) * 2013-07-19 2015-01-22 Sonics, Inc. Intelligent mesochronous synchronizer
US9286971B1 (en) * 2014-09-10 2016-03-15 Apple Inc. Method and circuits for low latency initialization of static random access memory
US9190989B1 (en) * 2014-10-07 2015-11-17 Freescale Semiconductor, Inc. Integrated circuit power management

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590819B1 (en) * 2002-03-14 2003-07-08 Micron Technology, Inc. Digit line equilibration using time-multiplexed isolation
US7982498B1 (en) * 2010-05-18 2011-07-19 Global Unichip Corp. System and method for power domain isolation

Also Published As

Publication number Publication date
CN107223222A (zh) 2017-09-29
KR20170116042A (ko) 2017-10-18
US20160239060A1 (en) 2016-08-18
EP3256926A1 (en) 2017-12-20
WO2016130241A1 (en) 2016-08-18
US9785211B2 (en) 2017-10-10

Similar Documents

Publication Publication Date Title
CN107223222B (zh) 独立电力崩溃方法
US8359420B2 (en) External memory based FIFO apparatus
US8364873B2 (en) Data transmission system and a programmable SPI controller
EP1846831B1 (en) Flow control method to improve data transfer via a switch matrix
CN100481041C (zh) 控制时钟信号的输出的装置和方法和包括该装置的系统
US8327053B2 (en) Bus control system and semiconductor integrated circuit
JP2009032857A (ja) 半導体集積回路および半導体装置
CN101160569A (zh) 改进具有多个存储器控制器的电路的带宽的设备
EP3516656A1 (en) Apparatus and method of clock shaping for memory
CN101473286B (zh) 控制数据处理设备中的功率消耗
US10374981B1 (en) Data transfer circuitry given multiple source elements
US9170979B2 (en) Converging interconnect node controlling operation related to associated future item in dependence upon data predicted based on current transaction data item passing through
US20060041705A1 (en) System and method for arbitration between shared peripheral core devices in system on chip architectures
TW201710823A (zh) 時脈管理電路系統、系統單晶片以及時脈管理方法
KR102206313B1 (ko) 시스템 인터커넥트 및 시스템 인터커넥트의 동작 방법
US9760515B2 (en) Shared control of a phase locked loop (PLL) for a multi-port physical layer (PHY)
US10769079B2 (en) Effective gear-shifting by queue based implementation
CN103744814B (zh) 一种通过两线实现高速通信方法
US9647976B2 (en) Method and device for implementing end-to-end hardware message passing
JP6725970B2 (ja) マルチプロセッサシステム
US9053247B2 (en) Monitor circuit, bus system, and bus bridge
JP2013134593A (ja) Ｌｓｉ装置
JP2017504120A (ja) ダイナミックランダムアクセスメモリ（ｄｒａｍ）インターフェースのためのシリアルデータ伝送

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190108

Termination date: 20210106

CF01 Termination of patent right due to non-payment of annual fee