CN107221349A - 一种基于flash存储器的微控制器芯片 - Google Patents

一种基于flash存储器的微控制器芯片 Download PDF

Info

Publication number
CN107221349A
CN107221349A CN201710653957.XA CN201710653957A CN107221349A CN 107221349 A CN107221349 A CN 107221349A CN 201710653957 A CN201710653957 A CN 201710653957A CN 107221349 A CN107221349 A CN 107221349A
Authority
CN
China
Prior art keywords
microcontroller chip
microcontroller
memory
flash
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710653957.XA
Other languages
English (en)
Other versions
CN107221349B (zh
Inventor
万上宏
叶媲舟
涂柏生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Original Assignee
SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd filed Critical SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Priority to CN201710653957.XA priority Critical patent/CN107221349B/zh
Publication of CN107221349A publication Critical patent/CN107221349A/zh
Application granted granted Critical
Publication of CN107221349B publication Critical patent/CN107221349B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2263—Write conditionally, e.g. only if new data and old data differ
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Microcomputers (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种基于flash存储器的微控制器芯片，包括时钟模块（CLOCK）、复位控制模块（RESET）、微控制器内核（MCU_CORE）、微控制器芯片配置控制单元（CONFIG）、FLASH存储器（FLASH）、程序存储器接口控制模块（PMEM_INTF）、存储器2（SRAM2）、存储映射控制模块（MAP_CTRL）、数据存储器1（SRAM1）和数据存储器接口控制模块（DMEM_INTF）。本发明在几乎不影响微控制器芯片生产成本的前提下，微控制器芯片能够适用于对处理速度要求更高的使用场合，大大提高微控制器芯片的市场竞争力。

Description

一种基于flash存储器的微控制器芯片
技术领域
本发明涉及一种微控制器芯片，具体是一种基于flash存储器的微控制器芯片。
背景技术
微控制器芯片具有很广泛的应用。很多微控制器芯片内部的程序存储器都使用到低成本的FLASH存储器。市场上对于微控制器芯片的应用需要多种多样，针对于那些对于成本非常敏感，同时对微控制器芯片运行处理速度要求相对较高的应用场合来说，微控制器芯片的设计者通过会在微控制器芯片内部的FLASH存储接口设计上遇到困难。这是由于在FLASH型微控制器芯片中，微控制器芯片的运行速率瓶颈总是在FLASH存储器的访问速度上。微控制器芯片的运行速度与微控制器芯片生产制造时所采用的集成电路生产制程是相关的，当采用更高级的集成电路生产制程时，微控制器芯片的运行速度就能够明显地提高，但是需要付出更高的制造成本。因此，在相对低成本的集成电路生产制程上，利用相对低成本的FLASH存储器IP，绕过FLASH存储器访问速度瓶颈，设计出具有更快速处理速度的微控制器芯片的技术手段是很有实用意义的。
发明内容
本发明的目的在于提供一种基于flash存储器的微控制器芯片，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种基于flash存储器的微控制器芯片，包括时钟模块（CLOCK）、复位控制模块（RESET）、微控制器内核（MCU_CORE）、微控制器芯片配置控制单元（CONFIG）、FLASH存储器（FLASH）、程序存储器接口控制模块（PMEM_INTF）、存储器2（SRAM2）、存储映射控制模块（MAP_CTRL）、数据存储器1（SRAM1）和数据存储器接口控制模块（DMEM_INTF），当微控制器芯片上电复位之后，微控制器芯片配置控制单元（CONFIG）会从其内的非易失性存储器中加载出微控制器芯片的所有配置控制信息，用于控制微控制器芯片相关工作模式，微控制器芯片有2种工作模式，分别为普通模式以及高速模式，通过微控制器芯片内部的微控制器芯片配置控制单元（CONFIG）来选择，当用户以普通模式使用微控制器芯片的时候，微控制器芯片配置控制单元（CONFIG）输出的模式选择信号（mode_sel）为低电平状态，存储映射控制模块（MAP_CTRL）在检测到模式选择信号（mode_sel）为低电平状态后，将不会启动从FLASH存储器中的高速指令码段加载至存储器2（SRAM2）的过程，存储器2（SRAM2）与微控制器芯片内的数据存储器1（SRAM1）一起被用作微控制器芯片内的数据存储器使用，数据存储器接口控制模块（DMEM_INTF）负责对微控制器的数据存储访问进行译码，将微控制器的数据请求地址对应地映射到存储器2（SRAM2）或微控制器芯片内的数据存储器1（SRAM1）上，并将对应的数据返回至微控制器内核（MCU_CORE）；当用户以高速模式使用微控制器芯片的时候，当微控制器芯片上电复位之后，微控制器芯片配置控制单元（CONFIG）输出的模式选择信号（mode_sel）为高电平状态，存储映射控制模块（MAP_CTRL）在检测到模式选择信号（mode_sel）为高电平状态后，将启动从FLASH存储器（FLASH）中的高速指令码段加载至存储器2（SRAM2）的过程，FLASH存储器（FLASH）中特定的区域将需要高速运行的程序指令码逐一读出，并且存储至存储器2（SRAM2）中，当存储映射过程完成后，复位控制模块（RESET）将释放微控制器内核复位信号(rst_mcu=1)，微控制器芯片开始执行用户指令，同时，复位控制模块（RESET）将持续使存储映射控制模块（MAP_CTRL）处于复位状态(rst_map=0)；当处在高速模式时，用户程序所对应的指令码分两种部分：一部分是普通指令码；另一部分是高速指令码，高速指令码保存于FLASH存储器（FLASH）中的特定区域，程序存储器接口控制模块（FLASH_INTF）负责对微控制器的程序存储访问进行译码，将微控制器芯片的指令请求地址对应地映射到存储器2（SRAM2）或微控制器芯片内的FLASH存储器（FLASH）上，并将对应的指令返回至微控制器内核（MCU_CORE）；当需要执行普通指令码时，微控制器芯片内核通过程序存储器接口控制模块（FLASH_INTF），以普通运行速率从FLASH存储器（FLASH）中读回指令码，然后在微控制器芯片内核中对读回的指令码进行译码，和执行相应的指令操作，当需要执行高速指令码时，微控制器芯片内核需要先通过输出时钟选择控制信号（ck_ctrl）至时钟模块（CLOCK），控制时钟模块（CLOCK）将微控制器芯片内核运行时钟切换至高频时钟输出模式，然后通过程序存储器接口控制模块（FLASH_INTF），快速从存储器2（SRAM2）中读回指令码，然后在微控制器芯片内核中对读回的指令码进行译码，和执行相应的指令操作。
作为本发明再进一步的方案：当微控制器芯片需要从高速指令段的处理过程，需要切换为执行普通指令时，需要先通过控制时钟模块（CLOCK）将微控制器芯片内核运行时钟切换至普通时钟输出模式，然后以普通运行速率从FLASH存储器（FLASH）中读回指令码并执行。
与现有技术相比，本发明的有益效果是：本发明在几乎不影响微控制器芯片生产成本的前提下，微控制器芯片能够适用于对处理速度要求更高的使用场合，大大提高微控制器芯片的市场竞争力。对于微控制器芯片典型的高速应用，微控制器芯片一般只需要以较高的速度处理较小一部分指令，而在其余的大多数指令里面，只需要普通的运行处理速度就足够了，因此本方案具有较高的实用性；另外，当使用场合只需要使用到微控制器芯片的普通速度即可满足其对指令处理速度的要求，但是却需要较大的数据存储空间时，微控制器芯片内部的存储器2（SRAM2）亦能够被作为数据存储器来使用，因此，通过本方案，微控制器芯片适用于对数据存储空间要求更高的使用场合。
附图说明
图1为基于flash存储器的微控制器芯片的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明实施例中，一种基于flash存储器的微控制器芯片，包括时钟模块（CLOCK）、复位控制模块（RESET）、微控制器内核（MCU_CORE）、微控制器芯片配置控制单元（CONFIG）、FLASH存储器（FLASH）、程序存储器接口控制模块（PMEM_INTF）、存储器2（SRAM2）、存储映射控制模块（MAP_CTRL）、数据存储器1（SRAM1）和数据存储器接口控制模块（DMEM_INTF），当微控制器芯片上电复位之后，微控制器芯片配置控制单元（CONFIG）会从其内的非易失性存储器中加载出微控制器芯片的所有配置控制信息，用于控制微控制器芯片相关工作模式，微控制器芯片有2种工作模式，分别为普通模式以及高速模式，通过微控制器芯片内部的微控制器芯片配置控制单元（CONFIG）来选择，当用户以普通模式使用微控制器芯片的时候，微控制器芯片配置控制单元（CONFIG）输出的模式选择信号（mode_sel）为低电平状态，存储映射控制模块（MAP_CTRL）在检测到模式选择信号（mode_sel）为低电平状态后，将不会启动从FLASH存储器中的高速指令码段加载至存储器2（SRAM2）的过程，存储器2（SRAM2）与微控制器芯片内的数据存储器1（SRAM1）一起被用作微控制器芯片内的数据存储器使用，数据存储器接口控制模块（DMEM_INTF）负责对微控制器的数据存储访问进行译码，将微控制器的数据请求地址对应地映射到存储器2（SRAM2）或微控制器芯片内的数据存储器1（SRAM1）上，并将对应的数据返回至微控制器内核（MCU_CORE）；当用户以高速模式使用微控制器芯片的时候，当微控制器芯片上电复位之后，微控制器芯片配置控制单元（CONFIG）输出的模式选择信号（mode_sel）为高电平状态，存储映射控制模块（MAP_CTRL）在检测到模式选择信号（mode_sel）为高电平状态后，将启动从FLASH存储器（FLASH）中的高速指令码段加载至存储器2（SRAM2）的过程，FLASH存储器（FLASH）中特定的区域将需要高速运行的程序指令码逐一读出，并且存储至存储器2（SRAM2）中，当存储映射过程完成后，复位控制模块（RESET）将释放微控制器内核复位信号(rst_mcu=1)，微控制器芯片开始执行用户指令，同时，复位控制模块（RESET）将持续使存储映射控制模块（MAP_CTRL）处于复位状态(rst_map=0)；当处在高速模式时，用户程序所对应的指令码分两种部分：一部分是普通指令码；另一部分是高速指令码，高速指令码保存于FLASH存储器（FLASH）中的特定区域，程序存储器接口控制模块（FLASH_INTF）负责对微控制器的程序存储访问进行译码，将微控制器芯片的指令请求地址对应地映射到存储器2（SRAM2）或微控制器芯片内的FLASH存储器（FLASH）上，并将对应的指令返回至微控制器内核（MCU_CORE）；当需要执行普通指令码时，微控制器芯片内核通过程序存储器接口控制模块（FLASH_INTF），以普通运行速率从FLASH存储器（FLASH）中读回指令码，然后在微控制器芯片内核中对读回的指令码进行译码，和执行相应的指令操作，当需要执行高速指令码时，微控制器芯片内核需要先通过输出时钟选择控制信号（ck_ctrl）至时钟模块（CLOCK），控制时钟模块（CLOCK）将微控制器芯片内核运行时钟切换至高频时钟输出模式，然后通过程序存储器接口控制模块（FLASH_INTF），快速从存储器2（SRAM2）中读回指令码，然后在微控制器芯片内核中对读回的指令码进行译码，和执行相应的指令操作。
当微控制器芯片需要从高速指令段的处理过程，需要切换为执行普通指令时，需要先通过控制时钟模块（CLOCK）将微控制器芯片内核运行时钟切换至普通时钟输出模式，然后以普通运行速率从FLASH存储器（FLASH）中读回指令码并执行。
对于微控制器芯片典型的高速应用，微控制器芯片一般只在较小一部分指令段需要以较高的速度进行运行处理，而在其余的大多数指令里面，只需要普通的运行处理速度就足够了。因此，只需要普通速度运行处理的指令依然保存于FLASH存储器（FLASH）当中，而需要高速运行处理的小部分指令即保存于存储器2（SRAM2）当中，所以本方案具有较高的实用性。
在FLASH型微控制器芯片中，微控制器芯片的运行速率瓶颈总是在FLASH存储器的访问速度上。在本发明中，微控制器芯片包括有普通模式和高速模式。微控制器的普通指令保存于FLASH存储器当中，需要高速运行处理的小部分指令即保存于存储器2当中。在微控制器使用在高速模式时，将高速执行的指令码从FLASH存储器中一次性地保存至存储器2。微控制器运行高速指令时，通过程序接口管理模式对应地从存储器2中取得指令码，微控制器芯片能够以超越FLASH存储器的访问速度上限的速率来读取指令并且进行对应的指令处理。在几乎不影响微控制器芯片生产成本的前提下，控制器微控制器芯片能够适用于对处理速度要求更高的使用场合，大大提高微控制器芯片的市场竞争力。
对于微控制器芯片典型的高速应用，微控制器芯片一般只需要以较高的速度处理较小一部分指令，而在其余的大多数指令里面，只需要普通的运行处理速度就足够了。因此本方案具有较高的实用性。
另外，当使用场合只需要使用到微控制器芯片的普通速度即可满足其对指令处理速度的要求，但是却需要较大的数据存储空间时，微控制器芯片内部的存储器2（SRAM2）亦能够被作为数据存储器来使用。因此，通过本方案，微控制器芯片能够适用于对数据存储空间要求更高的使用场合。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (3)

1.一种基于flash存储器的微控制器芯片，其特征在于，所述微控制器芯片包括有普通模式和高速模式，微控制器芯片的普通指令保存于FLASH存储器当中，需要高速运行处理的小部分指令即保存于存储器2当中，在微控制器芯片使用在高速模式时，将高速执行的指令码从FLASH存储器（FLASH）中一次性地保存至存储器2（SRAM2），微控制器芯片运行高速指令时，通过程序接口管理模式对应地从存储器2（SRAM2）中取得指令码，微控制器芯片能够以超越FLASH存储器的访问速度上限的速率来读取指令并且进行对应的指令处理。
2.根据权利要求1所述的基于flash存储器的微控制器芯片，包括时钟模块（CLOCK）、复位控制模块（RESET）、微控制器内核（MCU_CORE）、微控制器芯片配置控制单元（CONFIG）、FLASH存储器（FLASH）、程序存储器接口控制模块（PMEM_INTF）、存储器2（SRAM2）、存储映射控制模块（MAP_CTRL）、数据存储器1（SRAM1）和数据存储器接口控制模块（DMEM_INTF），其特征在于，当微控制器芯片上电复位之后，微控制器芯片配置控制单元（CONFIG）会从其内的非易失性存储器中加载出微控制器芯片的所有配置控制信息，用于控制微控制器芯片相关工作模式，微控制器芯片有2种工作模式，分别为普通模式以及高速模式，通过微控制器芯片内部的微控制器芯片配置控制单元（CONFIG）来选择，当用户以普通模式使用微控制器芯片的时候，微控制器芯片配置控制单元（CONFIG）输出的模式选择信号（mode_sel）为低电平状态，存储映射控制模块（MAP_CTRL）在检测到模式选择信号（mode_sel）为低电平状态后，将不会启动从FLASH存储器中的高速指令码段加载至存储器2（SRAM2）的过程，存储器2（SRAM2）与微控制器芯片内的数据存储器1（SRAM1）一起被用作微控制器芯片内的数据存储器使用，数据存储器接口控制模块（DMEM_INTF）负责对微控制器芯片的数据存储访问进行译码，将微控制器的数据请求地址对应地映射到存储器2（SRAM2）或微控制器芯片内的数据存储器1（SRAM1）上，并将对应的数据返回至微控制器内核（MCU_CORE）；当用户以高速模式使用微控制器芯片的时候，当微控制器芯片上电复位之后，微控制器芯片配置控制单元（CONFIG）输出的模式选择信号（mode_sel）为高电平状态，存储映射控制模块（MAP_CTRL）在检测到模式选择信号（mode_sel）为高电平状态后，将启动从FLASH存储器（FLASH）中的高速指令码段加载至存储器2（SRAM2）的过程，FLASH存储器（FLASH）中特定的区域将需要高速运行的程序指令码逐一读出，并且存储至存储器2（SRAM2）中，当存储映射过程完成后，复位控制模块（RESET）将释放微控制器内核复位信号(rst_mcu=1)，微控制器芯片开始执行用户指令，同时，复位控制模块（RESET）将持续使存储映射控制模块（MAP_CTRL）处于复位状态(rst_map=0)；当处在高速模式时，用户程序所对应的指令码分两种部分：一部分是普通指令码；另一部分是高速指令码，高速指令码保存于FLASH存储器（FLASH）中的特定区域，程序存储器接口控制模块（FLASH_INTF）负责对微控制器的程序存储访问进行译码，将微控制器芯片的指令请求地址对应地映射到存储器2（SRAM2）或微控制器芯片内的FLASH存储器（FLASH）上，并将对应的指令返回至微控制器内核（MCU_CORE）；当需要执行普通指令码时，微控制器芯片内核通过程序存储器接口控制模块（FLASH_INTF），以普通运行速率从FLASH存储器（FLASH）中读回指令码，然后在微控制器芯片内核中对读回的指令码进行译码，和执行相应的指令操作，当需要执行高速指令码时，微控制器芯片内核需要先通过输出时钟选择控制信号（ck_ctrl）至时钟模块（CLOCK），控制时钟模块（CLOCK）将微控制器芯片内核运行时钟切换至高频时钟输出模式，然后通过程序存储器接口控制模块（FLASH_INTF），快速从存储器2（SRAM2）中读回指令码，然后在微控制器芯片内核中对读回的指令码进行译码，和执行相应的指令操作。
3.根据权利要求1所述的基于flash存储器的微控制器芯片，其特征在于，当微控制器芯片需要从高速指令段的处理过程，需要切换为执行普通指令时，需要先通过控制时钟模块（CLOCK）将微控制器芯片内核运行时钟切换至普通时钟输出模式，然后以普通运行速率从FLASH存储器（FLASH）中读回指令码并执行。
CN201710653957.XA 2017-08-03 2017-08-03 一种基于flash存储器的微控制器芯片 Active CN107221349B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710653957.XA CN107221349B (zh) 2017-08-03 2017-08-03 一种基于flash存储器的微控制器芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710653957.XA CN107221349B (zh) 2017-08-03 2017-08-03 一种基于flash存储器的微控制器芯片

Publications (2)

Publication Number Publication Date
CN107221349A true CN107221349A (zh) 2017-09-29
CN107221349B CN107221349B (zh) 2023-05-16

Family

ID=59955025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710653957.XA Active CN107221349B (zh) 2017-08-03 2017-08-03 一种基于flash存储器的微控制器芯片

Country Status (1)

Country Link
CN (1) CN107221349B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111782290A (zh) * 2020-06-02 2020-10-16 青岛信芯微电子科技股份有限公司 一种数据处理方法及设备
CN114995886A (zh) * 2021-09-26 2022-09-02 荣耀终端有限公司 一种存储卡的识别方法及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5526513A (en) * 1990-11-19 1996-06-11 Ing. C. Olivetti & C., S.P.A. Memory addressing device
CN202750182U (zh) * 2012-05-31 2013-02-20 西北工业大学 基于fpga的变压缩比图像压缩系统
CN102985916A (zh) * 2010-07-13 2013-03-20 松下电器产业株式会社 微控制器及其控制方法
CN106774812A (zh) * 2017-01-03 2017-05-31 深圳市博巨兴实业发展有限公司 一种基于flash的低功耗mcu芯片装置
CN206224997U (zh) * 2016-11-09 2017-06-06 华南理工大学 一种语音识别Soc芯片架构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5526513A (en) * 1990-11-19 1996-06-11 Ing. C. Olivetti & C., S.P.A. Memory addressing device
CN102985916A (zh) * 2010-07-13 2013-03-20 松下电器产业株式会社 微控制器及其控制方法
CN202750182U (zh) * 2012-05-31 2013-02-20 西北工业大学 基于fpga的变压缩比图像压缩系统
CN206224997U (zh) * 2016-11-09 2017-06-06 华南理工大学 一种语音识别Soc芯片架构
CN106774812A (zh) * 2017-01-03 2017-05-31 深圳市博巨兴实业发展有限公司 一种基于flash的低功耗mcu芯片装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111782290A (zh) * 2020-06-02 2020-10-16 青岛信芯微电子科技股份有限公司 一种数据处理方法及设备
CN111782290B (zh) * 2020-06-02 2023-10-27 青岛信芯微电子科技股份有限公司 一种数据处理方法及设备
CN114995886A (zh) * 2021-09-26 2022-09-02 荣耀终端有限公司 一种存储卡的识别方法及电子设备
CN114995886B (zh) * 2021-09-26 2023-04-11 荣耀终端有限公司 一种存储卡的识别方法及电子设备

Also Published As

Publication number Publication date
CN107221349B (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
US10496371B2 (en) Key-value compaction
CN104115129B (zh) 用于从处理器到存储器子系统智能刷新数据的系统和方法
CN103946826B (zh) 用于在公共存储器通道上实现多级存储器层级的设备和方法
US7913022B1 (en) Port interface modules (PIMs) in a multi-port memory controller (MPMC)
JP2020184375A (ja) マルチプロセッサ組込みシステム上でのアプリケーションの動的再構成
CN107621959A (zh) 电子装置及其软件训练方法、计算系统
CN106663458A (zh) 在多列系统中对管芯上终结的选择性控制
TWI506422B (zh) 用來管理具有多通道、多途徑的記憶裝置之方法以及相關之記憶裝置及其控制器
US11113222B2 (en) NAND switch
CN105702300A (zh) 一种基于FPGA的NAND Flash容错系统
CN103578535A (zh) 用于读取nand快闪存储器的方法和设备
US10990293B2 (en) Extensible storage system and method
CN107221349A (zh) 一种基于flash存储器的微控制器芯片
US20070118682A1 (en) Method and apparatus for interfacing and managing NAND flash memory
JP2020510951A (ja) マルチコアオンダイメモリマイクロコントローラ
US8416639B2 (en) Multi-chip package and method of operating the same
US20150169494A1 (en) Data path configuration component, signal processing device and method therefor
CN105955919A (zh) 基于FPGA的多MCU读写NANDFlash的实现方法
CN207217119U (zh) 一种基于flash存储器的微控制器芯片
US7711907B1 (en) Self aligning state machine
US11048443B1 (en) Non-volatile memory interface
CN105095149A (zh) 一种片上系统参数的批处理方法和装置
TWI592803B (zh) 嵌入式系統之操作方法與控制晶片
CN106598483A (zh) 一种面向异构内存的可重构内存管理系统
CN207216610U (zh) 一种基于otp存储器的低成本高速mcu芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518000 4th Floor, New Material Port D(4) Building, No.2 Changyuan New Material Port, Zhongxin Road, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Bojuxing Microelectronics Technology Co.,Ltd.

Address before: 518000 4th Floor, New Material Port D(4) Building, No.2 Changyuan New Material Port, Zhongxin Road, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant