CN107211589B - Lonworks总线与pc104总线接口电路 - Google Patents
Lonworks总线与pc104总线接口电路Info
- Publication number
- CN107211589B CN107211589B CN201010047179.8A CN201010047179A CN107211589B CN 107211589 B CN107211589 B CN 107211589B CN 201010047179 A CN201010047179 A CN 201010047179A CN 107211589 B CN107211589 B CN 107211589B
- Authority
- CN
- China
- Prior art keywords
- fpga
- bus
- buses
- lonworks
- nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 210000002569 neurons Anatomy 0.000 claims abstract description 23
- 238000004891 communication Methods 0.000 claims abstract description 9
- UIIMBOGNXHQVGW-UHFFFAOYSA-M buffer Substances [Na+].OC([O-])=O UIIMBOGNXHQVGW-UHFFFAOYSA-M 0.000 claims abstract description 6
- 240000000800 Allium ursinum Species 0.000 claims abstract description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 201000001195 sepiapterin reductase deficiency Diseases 0.000 claims description 3
- 230000001360 synchronised Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 230000005611 electricity Effects 0.000 description 3
- 241001269238 Data Species 0.000 description 2
- 208000008425 Protein Deficiency Diseases 0.000 description 1
- 230000003139 buffering Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Abstract
本发明涉及一种LONWORKS总线与PC104总线接口电路，用于LONWORKS总线与PC104总线的高速通信。包括PC104工控机和LONWORKS总线，其特点是还包括接口电路FPGA和神经元芯片，通过接口电路FPGA将PC104总线与LONWORKS总线的多个LON总线节点连接，接口电路FPGA中的RAM作为总线数据缓冲区，IO端口作为PC104总线接口。本发明采用FPGA作为PC104总线与LON总线神经元节点的桥梁，在FPGA内部编程PC104接口逻辑程序，实现PC104工控机与FPGA内部RAM的数据交换；FPGA通过片选逻辑模块连接多个LON节点的片选引脚，轮流选通多个LON节点，FPGA只与当前选通的LON节点进行数据交换。本发明简化了接口电路的规模，PC104上位机通过总线接口电路可同时监控多个LON总线节点，实现了PC104系统同时与多个LON节点进行通信的功能，提高了PC104总线的传输速率。
Description
技术领域
本发明涉及一种接口电路，特别涉及LONWORKS总线与PC104总线接口电路。
背景技术
LONWORKS现场总线(LON总线)是由美国Echelon公司在1991年推出局部操作网络，LON总线技术使用开放式的通信协议LONTALK，该协议支持OSI/RM的所有七层模型，LONTALK协议通过神经元芯片上的硬件和固件实现，提供介质存取、事务确认和点对点通信服务。PC104是一种专门为嵌入式控制而设计的工业计算机系统，具有小型化的尺寸，低功耗和堆栈的总线形式的特点，已经广泛应用于工业控制、航空航天、智能仪器仪表、通信数控、数据采集等领域。
参照图3，文献“PC104系统LON总线接口的设计，微计算机信息2005年21卷第5期，p102-104”设计了一种PC104总线与LON总线接口系统。该接口电路通过双口RAM和CPLD搭建，双口RAM作为数据缓存区，CPLD用于地址译码和读写控制，实现了PC104系统通过该接口电路接入LONWORKS网络，与LON节点实现通信，但该接口电路连接方式固定，只能实现PC104系统与一个LON节点进行数据交换，不能实现单个PC104系统与多个LON节点同时通信，PC104的总线传输速度受单个LON节点的限制。
发明内容
为了克服现有技术中PC104总线与LON总线接口受单个LON节点限制而导致通信速率低的不足，本发明提供一种LONWORKS总线与PC104总线接口电路，采用FPGA作为PC104总线与LON总线神经元节点的桥梁，在FPGA内部编程PC104接口逻辑程序，实现PC104工控机与FPGA内部RAM的数据交换；FPGA通过片选逻辑模块可连接多个LON节点的片选引脚，轮流选通多个LON节点，FPGA只与当前选通的LON节点进行数据交换。通过该接口电路，可以实现PC104系统同时与多个LON节点进行通信。
本发明解决其技术问题所采用的技术方案：一种LONWORKS总线与PC104总线接口电路，包括PC104工控机和多个LON总线节点，其特点是还包括接口电路FPGA和神经元芯片，通过接口电路FPGA将PC104总线与LONWORKS总线的多个LON总线节点连接，接口电路FPGA中的RAM作为总线数据缓冲区，IO端口作为PC104总线接口，所述PC104工控机主板带有标准的16位PC104总线接口，集成300Mhz处理器，支持电子盘，CF卡，PC104总线上的电源通过电源芯片转换输出多种直流电压；神经元芯片包括3个处理器、内部存储器、时钟、定时/计数器模块和网络通信端口，具有11个外部I/O引脚；PC104总线引脚的10位地址总线SA9-SA0寻址1024个存取单元；16位数据总线SD15-SD0；IO读写信号IOW、IOR；16位芯片选择信号IOCS16；IO通道就绪信号IOCHRD，同步就绪信号SRD；LON总线节点与FPGA的连接方式是并行从方式，神经元芯片采集的数据封装成LONTALK协议的报文，供FPGA8位数据总线读取；神经元芯片的11个IO引脚，IO0～IO7作为双向数据总线，IO8～IO10分别作为读写控制信号R/W，握手信号HS，选通信号CS。
本发明的有益效果是：由于采用FPGA作为PC104总线与LON总线神经元节点的桥梁，在FPGA内部编程PC104接口逻辑程序，实现PC104工控机与FPGA内部RAM的数据交换；FPGA通过片选逻辑模块可连接多个LON节点的片选引脚，轮流选通多个LON节点，FPGA只与当前选通的LON节点进行数据交换。该接口电路，简化了接口电路的规模，PC104上位机通过总线接口电路可同时监控多个LON总线节点，实现了PC104系统同时与多个LON节点进行通信的功能，提高了PC104总线的传输速率。
下面结合附图和实施例对本发明作详细说明。
附图说明
图1是本发明LONWORKS总线与PC104总线接口电路图。
图2是FPGA片选逻辑模块与多个LON节点接口示意图。
图3是现有技术PC104总线与LON总线的接口电路图。
具体实施方式
参照图1～2，本发明给出了一种LONWORKS总线与PC104总线接口电路，通过接口电路FPGA将PC104总线与LONWORKS总线的多个LON总线节点连接，由于需要分配双口RAM作为总线数据缓冲区，并且直接分配IO端口作为PC104总线接口，故本发明需要选择IO端口和RAM资源足够的FPGA作为接口控制核心，这里可以选用Altera公司的Cyclone II系列EP2C20Q240C6，该款FPGA具有18752个逻辑单元(LE)，52个M4K RAM块，存储容量为24Kbit，4个锁相环(PLL)，最多有315个可使用的I/O引脚，IO个数和存储容量可满足本发明的需求。
选择适合本发明的PC104工控主机，与多个LON总线节点实现高速通信，完成多节点测控，并完成数据的后期处理和输入输出控制。这里可选用研华科技的PCM-3521-00A1主板，该主板带有标准的16位PC104总线接口，集成300Mhz处理器，支持电子盘，CF卡等存储设备，工控主机上电以后，通过将PC104总线上的电源通过电源芯片转换输出多种直流电压供其他芯片供电，这样可以大幅度提高系统的集成度，简化系统的设计。
神经元芯片可以选择Toshiba公司的TMPN3150，该芯片内部包括3个处理器、内部存储器、时钟、定时/计数器模块和网络通信端口，具有11个外部I/O引脚(IO0～IO10)。
完成LON总线与PC104总线的接口连接，其中PC104总线接口直接由FPGA的IO引脚进行模拟，本发明中用到的PC104总线引脚有10位地址总线SA9-SA0，可寻址1024个存取单元；16位数据总线SD15-SD0；IO读写信号IOW、IOR；16位芯片选择信号IOCS16；IO通道就绪信号IOCHRD，同步就绪信号SRD；LON总线节点与FPGA的连接方式采用并行从方式，神经元芯片作为通信芯片，将从现场采集的数据封装成LONTALK协议的报文，供FPGA8位数据总线读取。神经元芯片的11个IO引脚，IO0～IO7作为双向数据总线，IO8～IO10分别作为读写控制信号R/W，握手信号HS，选通信号CS。
神经元芯片与FPGA数据交换逻辑可分为如下几步：
(1)设置个别神经元芯片优先级别，如果没有对数据传输实时性要求较高的通信节点，可以不作设置，设置过优先级的节点的选通信号CS由神经元芯片产生，当优先级高的神经元产生CS信号时，FPGA片选逻辑模块根据其优先级分配一段时隙，等待更高优先级的时隙完成之后，与该神经元芯片建立通信。
(2)不作优先级设置的神经元节点的选通信号CS全部由FPGA逻辑模块产生，FPGA片选逻辑依据分时查询与优先级中断的原则分时产生各个LON节点的选通信号。
(3)当某个神经元芯片与FPGA建立选通连接时，握手信号HS由FPGA逻辑产生，为高表示准备接收数据，神经元芯片读取HS为高时将数据所存到IO引脚，FPGA读取8位IO数据之后将HS信号设置为低，表示接收完成。
设计FPGA数据缓冲区，这里采用双端口RAM的形式用于缓冲PC104总线与LON总线之间的数据流，需要注意的RAM的宽度设置成8位，而PC104总线数据总线宽度为16位，与PC104总线传输数据时，将RAM连续两个地址的8位数据字合并成一个16数据字，这样可以充分利用FPGA的RAM空间，提高使用效率。
综上所述，采用FPGA作为PC104总线与多个LONWORKS总线节点的通信接口，可充分发挥PC104总线传输效率，实现了一个PC104工控机与多个LON总线节点的数据通信。
Claims (1)
1.一种LONWORKS总线与PC104总线接口电路，其特征在于：包括FPGA，通过FPGA将PC104总线与LONWORKS总线的多个LONWORKS总线节点连接，实现了一个PC104工控机与多个LONWORKS总线节点的数据通信，FPGA中的RAM作为总线数据缓冲区，IO端口作为PC104总线接口，所述PC104工控机的主板带有标准的16位PC104总线接口，集成300Mhz处理器，支持电子盘，CF卡，PC104总线上的电源通过电源芯片转换输出多种直流电压；神经元芯片包括3个处理器、内部存储器、时钟、定时/计数器模块和网络通信端口，具有11个外部I/O引脚；PC104总线引脚的10位地址总线SA9-SA0寻址1024个存取单元，其16位数据总线为SD15-SD0，其IO读写信号为IOW与IOR，其16位芯片选择信号为IOCS16，其IO通道就绪信号为IOCHRD，其同步就绪信号为SRD；LONWORKS总线节点与FPGA的连接方式是并行从方式，神经元芯片采集的数据封装成LONTALK协议的报文，供FPGA8位数据总线读取；神经元芯片的11个IO引脚，IO0～IO7作为双向数据总线，IO8～IO10分别作为读写控制信号R/W，握手信号HS，选通信号CS；在FPGA内部编程PC104接口逻辑程序，实现PC104工控机与FPGA内部RAM的数据交换；FPGA通过片选逻辑模块可连接多个LONWORKS总线节点的片选引脚，轮流选通多个LONWORKS总线节点，FPGA只与当前选通的LONWORKS总线节点进行数据交换。
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107211589B true CN107211589B (zh) | 2014-08-20 |
Family
ID=
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112764982A (zh) * | 2021-01-25 | 2021-05-07 | 上海机电工程研究所 | 基于pc104架构的总线模块连接方法及系统 |
| CN110059045B (zh) * | 2019-04-22 | 2024-04-12 | 吴进国 | 一种基于fpga的非开挖传感装置总线共享系统、方法及装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110059045B (zh) * | 2019-04-22 | 2024-04-12 | 吴进国 | 一种基于fpga的非开挖传感装置总线共享系统、方法及装置 |
| CN112764982A (zh) * | 2021-01-25 | 2021-05-07 | 上海机电工程研究所 | 基于pc104架构的总线模块连接方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104636301B (zh) | 一种基于pci‑e接口的大规模plc高速背板总线系统 | |
| Shrivastav et al. | Performance comparison of AMBA bus-based system-on-chip communication protocol | |
| CN101599004B (zh) | 基于fpga的sata控制器 | |
| CN104932996B (zh) | 用于控制链路接口的未使用硬件的功率消耗的方法、装置和系统 | |
| CN107357376A (zh) | 一种硬盘背板、制作及其实现方法 | |
| CN101436171B (zh) | 模块化通信控制系统 | |
| CN105335548B (zh) | 一种用于ice的mcu仿真方法 | |
| CN109240832A (zh) | 一种硬件重构系统及方法 | |
| CN106469127B (zh) | 一种数据访问装置及方法 | |
| CN105281433A (zh) | 一种配电终端通信系统 | |
| CN106951381A (zh) | 一种uart扩展芯片及实现方法 | |
| CN205692166U (zh) | 基于PowerPC架构中央处理器的核心板 | |
| CN107194257A (zh) | 一种基于国产tcm芯片的可信系统 | |
| CN108664440A (zh) | 接口服务器和机箱 | |
| CN108173723A (zh) | 一种Profinet通讯协议转换卡以及转换方法 | |
| CN104484303A (zh) | 一种基于SoC芯片的1553B节点电路 | |
| CN103377170A (zh) | 异构处理器间spi高速双向对等数据通信系统 | |
| CN103222286A (zh) | 路由交换装置、网络交换系统和路由交换方法 | |
| CN106168933A (zh) | 一种基于高速串行通信实现虚拟双端口共享内存的方法 | |
| CN107211589B (zh) | Lonworks总线与pc104总线接口电路 | |
| CN103064477B (zh) | 一种服务器主板设计方法 | |
| CN106528475A (zh) | 一种支持单八路和双四路动态分区的多路计算机系统 | |
| CN207182023U (zh) | 基于网络控制和通信的网络控制板以及模块化仪器 | |
| CN102724090A (zh) | 基于dpc31的过程现场总线dp/pa一体化嵌入式从节点通信装置 | |
| CN103607286B (zh) | 基于PowerPC嵌入式系统的多功能通信接口机装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR03 | Grant of secret patent right | ||
| DC01 | Secret patent status has been lifted | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140820 Termination date: 20180108 |