CN107197590B - 多层电路板 - Google Patents
多层电路板 Download PDFInfo
- Publication number
- CN107197590B CN107197590B CN201710477642.4A CN201710477642A CN107197590B CN 107197590 B CN107197590 B CN 107197590B CN 201710477642 A CN201710477642 A CN 201710477642A CN 107197590 B CN107197590 B CN 107197590B
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit
- interconnecting piece
- circuit board
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明关于一种多层电路板,包含下电路层、上电路层以及中间层。下电路层具有基底设置面以及基底电路,基底电路设置于基底设置面。基底电路具有多条导线以及由至少两条导线交错叠合组成的叠合结构。叠合结构的厚度大于基底电路其他部分的厚度。上电路层具有上层设置面及上层电路,上层电路设置于上层设置面,上电路层以上层设置面朝向基底设置面设置。中间层设置于基底设置面以及上层设置面之间;中间层还具有容置空间,容置空间的位置对应于叠合结构。叠合结构中的导线交错叠合处位于容置空间中,避免中间层直接叠于叠合结构上。本发明避免过度的层结构堆叠而导致局部厚度过大的问题,维持了多层电路板的平整度以及平均厚度。
Description
技术领域
本发明有关于电路板的多层结构,特别是关于一种多层电路板。
背景技术
如图1,多层电路板,例如用于笔记型电脑键盘模组的多层电路板,以绝缘的中间层2,隔离两个不同的电路层4、6,让两个电路层4、6上的导线各自走线,而不发生不必要的短路。以图1下层的电路层6为例,由于线路的安排,有时导线1、1a需要交错配置但不互相导通,就需要设置跳线结构。跳线结构是由导线1、电绝缘层3以及导线1a互相交叠的叠合结构,最后上层的电路层4在覆盖于叠合结构上。如图1所示,在叠合结构的影响下,多层电路板上会出现局部厚度增加的凸起部分,而影响多层电路板的平整度。
叠合结构造成局部厚度增加的状况,也会出现在多层电路板的其他部分。
如图2及图3所示,位于多层电路板下层的电路层6,具有对外延伸形成的排线段7,排线段7上汇整所有需要对外连接的导线1,并分别连接到接触垫5。排线段7上除了接触垫5之外,需要以保护膜8进行保护导线1。一般而言,保护膜8触了覆盖于排线段7之外,也会局部地叠合于上层的电路层4之上(如图2所示),或是局部地插入上层的电路层4与中间层2之间(如图3所示)。前述的状况,会形成由保护膜8、上层电路层4、中间层2以及下层电路层6依序层叠的叠合结构。前述过度堆叠的叠合结构,同样造成局部厚度增加的状况,而影响多层电路板的平整度。
发明内容
鉴于上述问题,本发明提出一种多层电路板,避免形成过度堆叠的叠合结构,而维持多层电路板的平整度。
为达成上述目的,本发明提出一种多层电路板,包含下电路层、上电路层以及中间层。下电路层具有基底设置面以及基底电路,基底电路设置于基底设置面,基底电路具有多条导线以及叠合结构,叠合结构由至少两条导线交错叠合组成,其中叠合结构的厚度,大于基底电路其他部分的厚度。上电路层具有上层设置面及上层电路,上层电路设置于上层设置面,并且上电路层以上层设置面朝向基底设置面。中间层设置于基底设置面以及上层设置面之间。中间层具有容置空间,容置空间的位置对应于叠合结构,并且叠合结构中的至少两条导线交错叠合处位于容置空间中。藉由叠合结构中的导线交错叠合处位于容置空间,避免了叠合结构上进一步堆叠层结构,从而避免局部凸起增加厚度的状况。
于本发明至少一实施例中,多层电路板更包含电绝缘层,其设置于叠合结构中,隔离该至少两条交错叠合的导线。
于本发明至少一实施例中,中间层具有至少一穿孔,且基底电路以及上层电路分别具有开关接触垫,该基底电路的该开关接触垫及该上层电路的该开关接触垫的位置分别对应于穿孔的位置。
于本发明至少一实施例中,叠合结构中的至少两条导线交错叠合处与上层设置面之间具有间隔距离。
本发明又提出一种多层电路板,包含下电路层、上电路层、中间层以及保护层。下电路层具有基底设置面以及基底电路,基底电路设置于基底设置面,基底电路具有多条导线,且基底设置面的一侧边缘向外延伸形成连接部,基底电路延伸至连接部。上电路层具有上层设置面以及上层电路,上层电路设置于上层设置面,上电路层以上层设置面朝向基底设置面设置。中间层设置于基底设置面以及上层设置面之间。保护层覆盖于连接部上的基底电路。保护层与上电路层不重复交叠于中间层上,从而避免局部凸起增加厚度的状况。
于本发明至少一实施例中,中间层具有退缩区,退缩区使得中间层的边缘与该连接部之间保持间隔距离。
于本发明至少一实施例中,连接部具有连接部末端,其为远离基底设置面的一端,连接部末端设置多个导电接触垫,多个导电接触垫连接于基底电路延伸于连接部的部分,且保护层暴露出多个导电接触垫。
于本发明至少一实施例中,保护层与中间层为一体成形,其自中间层向外延伸。
于本发明至少一实施例中,连接部包含连接部根部,其连接基底设置面与连接部,且上电路层具有延伸部,延伸部延伸覆盖连接部接近连接部根部的部分,且连接部由保护层覆盖。
于本发明至少一实施例中,保护层与上电路层为一体成形,保护层自上电路层向外延伸。
于本发明至少一实施例中,中间层形成退缩区,退缩区使得中间层的边缘与该连接部之间保持间隔距离。
本发明又提出一种多层电路板,包含中间层、第一电路层以及第二电路层。中间层具有容置空间与穿孔。第一电路层设置于中间层的第一侧,第一电路层具有第一导线、第二导线以及电绝缘层,于容置空间的垂直投影区域中,第一导线、电绝缘层和第二导线间依序堆叠而形成叠合结构,第二导线跨过电绝缘层而延伸在第一导线的相对两侧,且藉由电绝缘层阻隔使第一导线和第二导线间保持电性隔离。第二电路层设置于中间层的第二侧,第一电路层与第二电路层分别位于中间层的相对两侧,第二电路层具有第三导线,多层电路板可被按压变形,使第三导线穿过穿孔而与第一导线及第二导线其中之一导通。叠合结构的高度大于第一导线的高度,在垂直方向上,叠合结构进入容置空间中。避免了叠合结构上进一步堆叠层结构,从而避免局部凸起增加厚度的状况。
如于本发明至少一实施例中,叠合结构在水平方向上具有第一尺寸,容置空间在水平方向上具有第二尺寸,第一尺寸小于第二尺寸,使得叠合结构的周缘与中间层在水平方向上保持分离。
本发明又提出一种多层电路板,包含中间层、第一电路层以及第二电路层。第一电路层设置于中间层的第一侧,第一电路层具有第一导线、导电接触垫、第一本体部以及连接部,连接部具有相对的连接部根部与连接部末端,连接部根部和第一本体部相连结,导电接触垫位于连接部末端,第一导线自第一本体部延伸至连接部而电性耦接于导电接触垫。第二电路层设置于中间层的第二侧,第一电路层与第二电路层分别位于中间层的相对两侧,第二电路层仅延伸在第一本体部垂直投影区域内,且未延伸到连接部垂直投影区域内。保护层具有相对的保护层根部与保护层末端,保护层根部与第二电路层部分重叠,且保护层根部并未延伸到中间层垂直投影区域内,保护层覆盖导电接触垫以外的连接部表面。
本发明又提出一种多层电路板,包含中间层、第一电路层以及第二电路层。第一电路层设置于中间层的第一侧,第一电路层具有第一导线、导电接触垫、第一本体部、以及连接部,连接部具有相对的连接部根部与连接部末端,连接部根部和第一本体部相连结,导电接触垫位于连接部末端,第一导线自第一本体部延伸至连接部而电性耦接于导电接触垫。第二电路层设置于中间层的第二侧,第一电路层与第二电路层分别位于中间层的两相对侧,第二电路层仅延伸在第一本体部垂直投影区域内,且未延伸到连接部垂直投影区域内。中间层自第一本体部垂直投影区域延伸到连接部垂直投影区域,且中间层覆盖导电接触垫以外的连接部表面。
本发明又提出一种多层电路板,包含中间层、第一电路层以及第二电路层。第一电路层设置于中间层的第一侧,第一电路层具有第一导线、导电接触垫、第一本体部、以及连接部,连接部具有相对的连接部根部与连接部末端,连接部根部和第一本体部相连结,导电接触垫位于连接部末端,第一导线自第一本体部延伸至连接部而电性耦接于导电接触垫。第二电路层设置于中间层的第二侧,第一电路层与第二电路层分别位于中间层的两相对侧,第二电路层自第一本体部垂直投影区域延伸到连接部垂直投影区域,且第二电路层覆盖导电接触垫以外的连接部表面。
与现有技术相比,本发明主要针对多层电路板中,可能发生层结构过度堆叠的部分,移除局部层结构,藉以避免过度的层结构堆叠而导致局部厚度过大的问题,维持了多层电路板的平整度以及平均厚度。
附图说明
图1为先前技术中多层电路板的多层结构直接堆叠于叠合结构上的剖面示意图;
图2及图3为先前技术中的多层电路板的保护层与其他层结构的过度堆叠剖面示意图;
图4为应用本发明实施例的笔记型电脑键盘模组的立体分解示意图;
图5为本发明第一实施例的多层电路板的立体分解示意图;
图6为本发明第一实施例中,多层电路板的部分元件结合后的立体图;
图7为本发明第一实施例中,多层电路板的立体图;
图8为本发明第一实施例中,叠合结构的放大立体图;
图9为本发明第一实施例中,多层电路板的剖面示意图;
图10为本发明第二实施例中,多层电路板的叠合结构的放大立体图;
图11为本发明第二实施例中,多层电路板的剖面分解示意图;
图12为本发明第三实施例的多层电路板的立体分解示意图;
图13及图14为本发明第三实施例的多层电路板的保护层与其他层结构的堆叠剖面示意图;
图15为本发明第四实施例中,多层电路板的剖面分解示意图;
图16为本发明第五实施例的多层电路板的立体分解示意图;
图17为本发明第六实施例的多层电路板的立体分解示意图;
图18为本发明第六实施例中,多层电路板的立体图;
图19为本发明第六实施例的多层电路板的保护层与其他层结构的堆叠的剖面示意图;
图20为本发明第七实施例中,多层电路板的剖面分解示意图;
图21为本发明第八实施例的多层电路板的立体分解示意图;
图22为本发明第八实施例的多层电路板的保护层与其他层结构的堆叠剖面示意图;
图23为本发明第九实施例中,多层电路板的剖面分解图。
具体实施方式
为使得对本发明的内容有更清楚及更准确的理解,现将结合附图详细说明,说明书附图示出本发明的实施例的示例,其中,相同的标号表示相同的组件。可以理解的是,说明书附图示出的比例并非本发明实际实施的比例,其仅为示意说明为目的,并未依照原尺寸作图。
请参阅图4所示,为本发明第一实施例所揭露的一种多层电路板100。所述多层电路板100可为软式电路板(Flexible Printed Circuit,FPC),可作为笔记型电脑键盘模组10的开关电路层。前述的图中所示键盘模组10为简化示意说明,并非限定本发明所适用的配置形式。键盘模组10包含多个按键帽14、多个弹性装置16以及底板18。按键帽14的底面具有碰触结构15。多个弹性装置16设置于多层电路板100上,并分别抵接于碰触结构15。多层电路板100设置于多个按键帽14与底板18之间。
如图5、图6以及图7所示,多层电路板100包含下电路层110、上电路层120以及中间层130。下电路层110、中间层130以及上电路层120层叠结合而构成多层电路板100,且中间层130位于下电路层110以及上电路层120之间。
如图5所示,下电路层110具有基底设置面111以及基底电路112,基底电路112设置于基底设置面111。基底电路112具有多条导线112a以及叠合结构118,叠合结构118由至少两条导线112a交错叠合组成。叠合结构118的厚度,大于基底电路112其他部分的厚度,即,叠合结构118的厚度大于基底电路112中单层导线112a所在区域的厚度。叠合结构118可为一条导线112a交错叠合于另一条导线112a、一条导线112a交错叠合于多条导线112a,或是多条导线112a与多条导线112a交错叠合。本实施例中,叠合结构118为一条导线112a交错叠合于另两条导线112a上。
如图8以及图9所示,多层电路板100还包含电绝缘层116,电绝缘层116设置于叠合结构118中,隔离交错叠合的多条导线112a。电绝缘层116可由紫外线胶(UV胶)等粘着胶料固化而成,或是由绝缘材料制作的薄膜贴附于叠合结构118中下方的导线112a上。电绝缘层116使相互交错叠合的上方的导线112a与下方的导线112a之间不会互相短路。
如图8所示,位于下方的导线112a设置,先以印刷电路制程设置于基底设置面111,接着于导线112a上覆盖电绝缘层116。前述的电绝缘层116除了覆盖于导线112a上,也会延伸覆盖于导线112a两侧的基底设置面111。最后再制作另一条交错于电绝缘层116上的导线112a,使上方的导线112a延伸于下方导线112a的两相对侧。叠合结构118的最大厚度是两条导线112a厚度加上电绝缘层116的厚度,叠合结构118其余部分的厚度则是下方的导线112a的厚度加上电绝缘层116的厚度。因此,叠合结构118的厚度大于基底电路112其他部分(例如具有单层导线112a的区域)的厚度,而在叠合结构118及周遭部分形成一个在基底设置面111上局部凸起的区域。需注意的是图式中的厚度比例为了凸显并说明叠合结构118中的厚度变化状况,并非实际厚度比例。
如图5所示,上电路层120具有上层设置面121以及上层电路122,上层电路122设置于上层设置面121。上电路层120以上层设置面121朝向基底设置面111,而设置于基底设置面111上方。
如图5、图6以及图7所示,中间层130由绝缘材料制作,设置于基底设置面111以及上层设置面121之间,并透过紫外线胶等绝缘胶结合于下电路层110的基底设置面111以及上电路层120的上层设置面121。藉由中间层130的隔离,下电路层110与上电路层120之间保持间隔距离,并且使基底电路112及上层电路122常态地互相绝缘,而不会发生任意性的短路。
如图5、图6以及图7所示,于一具体实施例中,中间层130具有多个穿孔132,且多层电路板100具有多对开关接触垫112b、122b,各对开关接触垫112b、122b分别设置于基底电路112以及上层电路122,各对开关接触垫112b、122b的位置分别对应于多个穿孔132其中之一的位置。具体地,每对接触垫包括设置于下电路层110的基底设置面111上的下开关接触垫112b,及设置于上电路层120的上层设置面121上的上开关接触垫122b,其中,下开关接触垫112b及上开关接触垫122b相对应,且下开关接触垫112b及上开关接触垫122b分别对应多个穿孔132的其中之一。
如图4所示,前述的每对开关接触垫112b、122b可用于作为触发开关,例如作为键盘模组10的触发开关。当按键帽14受到使用者按压向下时,碰触结构15向下移动并压缩弹性装置16。碰触结构15接触到上电路层120的上开关接触垫122b后,上电路层120变形,进而让下开关接触垫112b与上开关接触垫122a互相接触而导通,发出对应的电信号。
如图5、图6、图8以及图9所示,中间层130具有容置空间134,容置空间134的位置对应于叠合结构118。
如图5、图8以及图9所示,当中间层130结合于基底设置面111时,导线112a交错叠合处的叠合结构118位于容置空间134中。此外,在厚度的安排上,于垂直于中间层的方向(即中间层的法线方向)上,容置空间134的高度较佳略大于叠合结构118的厚度。当上电路层122与中间层130互相结合时,叠合结构118与上电路层122之间具有间隔距离,如此避免叠合结构118抵接上电路层122,而发生上电路层122向上凸起状况。在这种结构下,多层电路板100对应于叠合结构118的部分就不会因叠合结构118的存在而凸起增加局部厚度,有助于维持多层电路板100的平整度。即,本实施例中,叠合结构118中的叠合于电绝缘层116上方的导线112a与上电路层122之间具有间隙,间隙的存在使得上电路层122不会被电绝缘层116上方的导线112a抵接而向上凸起。
换言之,于本发明针对叠合结构118,移除对应叠合结构118的部分中间层130形成容置空间134,使得多层电路板100不会因为局部过度堆叠增加厚度而改变平整度。
如图10以及图11所示,第一实施例的多层电路板可以进一步简化如第二实施例,而不再以上、下区分各层结构。
第二实施例的多层电路板200包含中间层230、第一电路层210以及第二电路层220。
中间层230具有容置空间234与穿孔232,且中间层230具有相对的第一侧230a以及第二侧230b。
如图11所示,第一电路层210设置于中间层230的第一侧230a。第一电路层210具有第一导线212、第二导线214以及电绝缘层216。于容置空间234的垂直投影区域中,第一导线212、电绝缘层216和第二导线214间依序堆叠而形成叠合结构218。
如图10及图11所示,第二导线214跨过电绝缘层216而延伸在第一导线212的相对的两侧,且藉由电绝缘层216阻隔使第一导线212和第二导线214间保持电性隔离。
如图11所示,第二电路层220设置于中间层230的第二侧230b,并且第一电路层210与第二电路层220分别位于中间层230的相对的两侧。第二电路层220具有第三导线222。当按键帽14受到使用者按压向下移动时,多层电路板200也因应地变形,使第三导线222穿过穿孔232而与第一导线212及第二导线214其中之一导通。此外,叠合结构218高度为第一导线212、电绝缘层216和第二导线214三者高度的总和;在垂直方向上,容置空间234高度略大于叠合结构218高度,如此叠合结构218进入容置空间234中,且不会接触挤压到第二电路层220,而使第二电路层220向上凸起,有助于维持多层电路板100的平整度,即,叠合结构218容置于部分容置空间234中。另一方面,叠合结构218在水平方向上具有第一尺寸W1,容置空间234在水平方向上具有第二尺寸W2,第一尺寸W1小于第二尺寸W2,使得叠合结构218周缘与中间层230在水平方向上保持分离,使两者间不会有堆叠状况发生。即,于水平方向上,电绝缘层216完全容置于容置空间234中,容置空间234的尺寸大于电绝缘层216的尺寸。其中,水平方向与多层电路板200所在的平面平行。
本发明的多层电路板200中,移除部分层结构,减少多层结构之间的层叠次数的结构设计,也可以应用于多层电路板的其他部分,避免局部厚度因为过度堆叠而增加。
如图12所示,为本发明第三实施例所揭露的一种多层电路板100,包含下电路层110、上电路层120以及中间层130。前述下电路层110、中间层130以及上电路层120依序层叠结合而形成多层电路板100。
如图12所示,下电路层110具有基底设置面111以及基底电路112,基底电路112设置于基底设置面111。基底电路112具有多条导线112a,而且基底设置面111具有本体部117与连接部140,连接部140自本体部117的一侧边缘向外延伸形成,且基底电路112的导线112a延伸至连接部140。此处本体部117指的是基底电路112位于底板18垂直投影内的部分,而连接部140指的是基底电路112超出底板18垂直投影部分。连接部140具有连接部根部140a以及连接部末端140b。连接部根部140a位于连接部140以及基底设置面111连结处,亦即,连接部根部140a用于连接本体部117所在的基底设置面111及连接部140,而连接部末端140b远离基底设置面111的连接部140的末端处。连接部末端140b设置多个导电接触垫112c,多个导电接触垫112c电性耦接于基底电路112延伸于连接部140的部分。
如图12所示,上电路层120具有上层设置面121及上层电路122。上层设置面121上电路层120下表面,亦即上层设置面121与基底设置面111相对,上层电路122设置于上层设置面121;上电路层120对应覆盖部分下电路层110,但上电路层120不延伸覆盖于下电路层110的连接部140。
如图12、图13以及图14所示,中间层130设置于基底设置面111以及上层设置面121之间,并透过紫外线胶等绝缘胶料结合于下电路层110以及上电路层120。藉由中间层130的隔离,下电路层110与上电路层120之间保持间隔距离,并且使基底电路112及上层电路122常态地互相绝缘,而不会发生任意性的短路。中间层130具有退缩区138,退缩区138对应连接部根部140a的部分,退缩区138使得中间层130的边缘与连接部140之间保持间隔距离。在此退缩区138中,没有下电路层110、中间层130以及上电路层120依序层叠的结构。在本实施例中,退缩区138例如是自中间层130对应连接部140的一侧边缘上设置的镂空结构。
如图12以及图13以及图14所示,第三实施例的多层电路板100还包含保护层150。保护层150结合于连接部140,而覆盖连接部140上的基底电路112,但保护层150不覆盖导电接触垫112c,并暴露导电接触垫112c。因此,保护层150可以保护设置于连接部140上的基底电路112,而导电接触垫112c仍可外露用于需要对外电性连接,使得连接部140作为多层电路板100的信号排线。
图13以及图14所示是第三实施例中,多层电路板100中保护层150的两种不同的层结构层叠方式。因为中间层130具有退缩区138,在连接部根部140a的位置,保护层150至多仅重叠于上电路层120以及下电路层110,保护层150与中间层130两者间不交叠。因此,从剖面结构观察第三实施例的结构,至多仅有下电路层110、上电路层120以及保护层150的层叠结构,不会有局部区域发生下电路层110、中间层130、上电路层120以及保护层150同时层叠的状况。多层电路板100不会因为过度的层结构堆叠,而导致局部厚度过大的问题。由于保留了退缩区138的设置,因此即使保护层150粘贴偏斜,仍可避免保护层150与中间层130层叠的情形;在可确保保护层粘贴正确性的情况下,只要让保护层150边缘确实对正接续于上电路层120边缘,也可以省略退缩区138的设置。
如图15所示,第四实施例的多层电路板可以进一步简化如第四实施例,而不在以上、下区分各层结构。
如图15所示,第四实施例的多层电路板200包含中间层230、第一电路层210、第二电路层220以及保护层250。
如图15所示,中间层230具有第一侧230a以及第二侧230b,第一电路层210设置于中间层的第一侧230a,第一电路层210具有第一导线212、导电接触垫217、第一本体部211(立体图示可参考图12实施例中的本体部117)以及连接部213。连接部213自第一本体部211的一侧边缘向外延伸形成,且第一导线212延伸至连接部213。此处第一本体部211是用以承载第一导线212位于底板18垂直投影内的部分,而连接部213是用以承载第一导线212超出底板18垂直投影部分。连接部213具有相对的连接部根部213a与连接部末端213b(立体图示可参考图12实施例中的连接部根部140a以及连接部末端140b)。连接部根部213a位于连接部213和第一本体部211相连结处,而连接部末端213b远离第一本体部211的末端处。导电接触垫217位于连接部末端213b,第一导线212自第一本体部211延伸至连接部213而电性耦接于导电接触垫217。
如图15所示,第二电路层220设置于中间层230的第二侧230b。第一电路层210与第二电路层220分别位于中间层230的相对的两侧,第二电路层220仅覆盖在第一本体部211垂直投影区域内,但未延伸到连接部213垂直投影区域内。
如图15所示,保护层250具有相对的保护层根部250a与保护层末端250b。保护层根部250a与第二电路层220部分重叠,但保护层根部250a并未延伸到中间层230垂直投影区域内,保护层250覆盖导电接触垫217以外的连接部213的表面。因此,从剖面结构观察第四实施例的多层电路层200的结构,至多仅有第一电路层210、第二电路层220以及保护层250的层叠结构,不会有局部区域发生第一电路层210、第二电路层220、中间层230以及保护层250同时层叠的状况。
如图16所示,为本发明第五实施例所揭露的一种多层电路板100。本实施例为不设置退缩区138,而是让上电路层120额外具有延伸部128,延伸部128自上电路层120的本体部向外延伸,但延伸部128仅局部地延伸覆盖连接部140接近连接部根部140a的部分,连接部140未被延伸部128覆盖的其余部分仍由保护层150进行覆盖;同时保护层150长度配合地适度缩减,同样地也可以避免保护层150层叠于中间层130上方的问题。
如图17、图18以及图19所示,所示,为本发明第六实施例所揭露的一种多层电路板100,包含下电路层110、上电路层120以及中间层130。下电路层110以及上电路层120的设置,大致与第三及第四实施例相同,以下不再赘述。以下仅就差异部分进行说明。
如图17、图18以及图19所示,保护层150与中间层130为一体成形,而自中间层130的一侧边缘向外延伸。保护层150覆盖于连接部140上的基底电路112,但暴露导电接触垫112c。因此,位于连接部140的基底电路112可以完整的受到保护层150的覆盖保护。位于连接部末端140b的导电接触垫112c则可以作为信号端子,用以连接电连接器或作为其他外部电路的焊接点。
如图19所示,因此,从剖面结构观察第六实施例的多层电路板100的结构,至多仅有下电路层110、中间层130以及上电路层120的层叠结构,在连接部140的部分甚至只有中间层130与连接部140层叠。这种结构同样使得保护层150与上电路层120不重复交叠于中间层130,多层电路板100不会因为过度的层结构堆叠,而导致局部厚度过大的问题。
如图20所示,第六实施例的多层电路板可以进一步简化如第七实施例,而不在以上、下区分各层结构。
第七实施例的多层电路板200包含中间层230、第一电路层210以及第二电路层220。
如图20所示,中间层230具有第一侧230a以及第二侧230b。第一电路层210设置于中间层230的第一侧230a。第一电路层210具有第一导线212、导电接触垫217、第一本体部211(立体图示可参考图12实施例中的本体部117)、以及连接部213。连接部213自第一本体部211的一侧边缘向外延伸形成,且第一导线212延伸至连接部213。此处第一本体部211是用以承载第一导线212位于底板18垂直投影内的部分,而连接部213是用以承载第一导线212超出底板18垂直投影部分。连接部213具有相对的连接部根部213a与连接部末端213b(立体图示可参考图12实施例中的连接部根部140a以及连接部末端140b)。连接部根部213a位于第一本体部211和连接部213相连结处,而连接部末端213b远离第一本体部211的末端处。导电接触垫217位于连接部末端213b,第一导线212自第一本体部211延伸至连接部213而电性耦接于导电接触垫217。
如图20所示,第二电路层220设置于中间层230的第二侧230b。第一电路层210与第二电路层220分别位于中间层230的相对的两侧,第二电路层210仅覆盖在第一本体部211垂直投影区域内,但未延伸到连接部213垂直投影区域内。同时,中间层230自第一本体部211垂直投影区域延伸到连接部213垂直投影区域,且中间层230覆盖导电接触垫以外的连接部213表面。
第六、第七实施例,实质上即为延伸中间层130、230,取代额外增加保护层,从而避免了过度的层结构堆叠,而导致局部厚度过大的问题。
参阅图21以及图22所示,为本发明第八实施例所揭露的一种多层电路板100,包含下电路层110、上电路层120以及中间层130。下电路层110大致与第三及第四实施例相同,以下不再赘述。
于第八实施例中,保护层150与上电路层120为一体成形,而自上电路层120的一侧边缘向外延伸,覆盖于连接部140上的基底电路112,但暴露导电接触垫112c,且保护层150与连接部140之间不设置中间层130。因此,保护层150不会与中间层130重复交叠,而使得多层电路板100对应于连接部140的部分,不会有额外增加的厚度。此外,为了使连接部根部140a与保护层150可以紧密贴合而不会在边缘处产生未贴合的缝隙,于对应连接部根部140a的部分,中间层130可进一步形成退缩区138,使得中间层130的边缘与连接部140之间保持间隔距离。藉以使得连接部根部140a与保护层150的基部可以紧密贴合。本实施例中,退缩区138例如为设置于中间层130边缘处的镂空部,即,中间层130对应连接部140的连接部根部140a所在的区域为镂空结构。
如图23所示,第八实施例的多层电路板可以进一步简化如第九实施例,而不在以上、下区分各层结构。
第九实施例的多层电路板200包含中间层230、第一电路层210以及第二电路层220。
如图23所示,中间层230具有第一侧230a以及第二侧230b。第一电路层210设置于中间层230的第一侧230a。第一电路层210具有第一导线212、导电接触垫217、第一本体部211(立体图示可参考图12实施例中的本体部117)以及连接部213。连接部213自第一本体部211的一侧边缘向外延伸形成,且第一导线212延伸至连接部213。此处第一本体部211是用以承载第一导线212位于底板18垂直投影内的部分,而连接部213是用以承载第一导线212超出底板18垂直投影部分。连接部213具有相对的连接部根部213a与连接部末端213b(立体图示可参考图12实施例中的连接部根部140a以及连接部末端140b)。连接部根部213a位于连接部213和第一本体部211相连结处,而连接部末端213b远离第一本体部211的末端处。导电接触垫217位于连接部末端231b,第一导线212自第一本体部211延伸至连接部213而电性耦接于导电接触垫217。
第二电路层220设置于中间层230的第二侧230b。第一电路层210与第二电路层220分别位于中间层230的相对的两侧,第二电路层220自第一本体部211垂直投影区域延伸到连接部213垂直投影区域,且第二电路层220覆盖导电接触垫217以外的连接部213表面。延伸覆盖连接部213表面的第二电路层220,取代了额外设置的保护层,从而避免了层结构过度堆叠的状况。
第八、第九实施例,实质上即为延伸上电路层120或第二电路层220,取代额外增加保护层,从而避免了过度的层结构堆叠,而导致局部厚度过大的问题。
此外,于第一实施例及第二实施例中所应用的容置空间134、234,仍可应用于第三至第九实施例,以解决叠合结构118、218造成多层电路板100、200局部厚度增加的问题。
本发明主要针对多层电路板100、200中,可能发生层结构过度堆叠的部分,移除局部层结构,藉以避免过度的层结构堆叠而导致局部厚度过大的问题,维持了多层电路板的平整度以及平均厚度。
然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (16)
1.一种多层电路板,其特征在于,该多层电路板包含:
下电路层,该下电路层具有基底设置面以及基底电路,该基底电路设置于该基底设置面,该基底电路具有多条导线以及叠合结构,该叠合结构由至少两条导线交错叠合组成,其中该叠合结构的厚度,大于该基底电路其他部分的厚度;
上电路层,该上电路层具有上层设置面及上层电路,该上层电路设置于上层设置面,并且该上电路层以该上层设置面朝向该基底设置面设置;以及
中间层,该中间层设置于该基底设置面以及该上层设置面之间;
其中,该中间层具有容置空间,该容置空间的位置对应于该叠合结构;该叠合结构中的导线交错叠合位于该容置空间中。
2.如权利要求1所述的多层电路板,其特征在于,还包含电绝缘层,该电绝缘层设置于该叠合结构中,隔离该至少两条交错叠合的导线。
3.如权利要求1所述的多层电路板,其特征在于,该中间层具有至少一穿孔,且该基底电路以及该上层电路分别具有开关接触垫,该基底电路的该开关接触垫及该上层电路的该开关接触垫的位置分别对应于该穿孔的位置。
4.如权利要求1所述的多层电路板,其特征在于,该叠合结构中的至少两条导线交错叠合处与该上层设置面之间具有间隔距离。
5.一种多层电路板,其特征在于,该多层电路板包含:
下电路层,该下电路层具有基底设置面以及基底电路,该基底电路设置于基底设置面,该基底电路具有多条导线,且该基底设置面的一侧边缘向外延伸形成连接部,该基底电路延伸至该连接部;
上电路层,该上电路层具有上层设置面以及上层电路,该上层电路设置于该上层设置面,该上电路层以该上层设置面朝向该基底设置面设置;
中间层,该中间层设置于该基底设置面以及该上层设置面之间;以及
保护层,该保护层覆盖于该连接部上的该基底电路;
其中,该保护层与该上电路层不重复交叠于该中间层上。
6.如权利要求5所述的多层电路板,其特征在于,该中间层具有退缩区,该退缩区使得该中间层的边缘与该连接部之间保持间隔距离。
7.如权利要求5所述的多层电路板,其特征在于,该连接部具有连接部末端,该连接部末端为远离该基底设置面的一端,该连接部末端设置多个导电接触垫,该多个导电接触垫连接于该基底电路延伸于该连接部的部分,且该保护层暴露出该多个导电接触垫。
8.如权利要求5所述的多层电路板,其特征在于,该保护层与该中间层为一体成形,该保护层自该中间层向外延伸。
9.如权利要求5所述的多层电路板,其特征在于,该连接部包含连接部根部,该连接部根部连接该基底设置面与该连接部,且该上电路层具有延伸部,该延伸部延伸覆盖该连接部接近该连接部根部的部分,且该连接部由该保护层覆盖。
10.如权利要求5所述的多层电路板,其特征在于,该保护层与该上电路层为一体成形,该保护层自该上电路层向外延伸。
11.如权利要求10所述的多层电路板,其特征在于,该中间层形成退缩区,该退缩区使得该中间层的边缘与该连接部之间保持间隔距离。
12.一种多层电路板,其特征在于,该多层电路板包含:
中间层,该中间层具有容置空间与穿孔;
第一电路层,该第一电路层设置于该中间层的第一侧,该第一电路层具有第一导线、第二导线以及电绝缘层,于该容置空间的垂直投影区域中,该第一导线、该电绝缘层和该第二导线间依序堆叠而形成叠合结构,该第二导线跨过该电绝缘层而延伸在该第一导线的相对的两侧,且藉由该电绝缘层阻隔使该第一导线和该第二导线间保持电性隔离;以及
第二电路层,该第二电路层设置于该中间层的第二侧,该第一电路层与该第二电路层分别位于该中间层的相对的两侧,该第二电路层具有第三导线,该多层电路板被按压变形,使该第三导线穿过该穿孔而与该第一导线及该第二导线的其中之一导通;
其中,该叠合结构的高度大于该第一导线的高度,在垂直方向上,该叠合结构进入该容置空间中。
13.如权利要求12所述的多层电路板,其特征在于,该叠合结构在水平方向上具有第一尺寸,该容置空间在水平方向上具有第二尺寸,该第一尺寸小于该第二尺寸,使得该叠合结构的周缘与该中间层在水平方向上保持分离。
14.一种多层电路板,其特征在于,该多层电路板包含:
中间层;
第一电路层,该第一电路层设置于该中间层的第一侧,该第一电路层具有第一导线、导电接触垫、第一本体部以及连接部,该连接部具有相对的连接部根部与连接部末端,该连接部根部和该第一本体部相连结,该导电接触垫位于该连接部末端,该第一导线自该第一本体部延伸至该连接部而电性耦接于该导电接触垫;
第二电路层,该第二电路层设置于该中间层的第二侧,该第一电路层与该第二电路层分别位于该中间层的相对的两侧,该第二电路层仅延伸在该第一本体部垂直投影区域内,且未延伸到该连接部垂直投影区域内;以及
保护层,该保护层具有相对的保护层根部与保护层末端,该保护层根部与该第二电路层部分重叠,且该保护层根部并未延伸到该中间层垂直投影区域内,该保护层覆盖该导电接触垫以外的该连接部的表面。
15.一种多层电路板,其特征在于,该多层电路板包含:
中间层;
第一电路层,该第一电路层设置于该中间层的第一侧,该第一电路层具有第一导线、导电接触垫、第一本体部、以及连接部,该连接部具有相对的连接部根部与连接部末端,该连接部根部和该第一本体部相连结,该导电接触垫位于该连接部末端,该第一导线自该第一本体部延伸至该连接部而电性耦接于该导电接触垫;以及
第二电路层,该第二电路层设置于该中间层的第二侧,该第一电路层与该第二电路层分别位于该中间层的相对的两侧,该第二电路层仅延伸在该第一本体部垂直投影区域内,且未延伸到该连接部垂直投影区域内;
其中,该中间层自该第一本体部垂直投影区域延伸到该连接部垂直投影区域,且该中间层覆盖该导电接触垫以外的该连接部的表面。
16.一种多层电路板,其特征在于,该多层电路板包含:
中间层;
第一电路层,该第一电路层设置于该中间层的第一侧,该第一电路层具有第一导线、导电接触垫、第一本体部、以及连接部,该连接部具有相对的连接部根部与连接部末端,该连接部根部和该第一本体部相连结,该导电接触垫位于该连接部末端,该第一导线自该第一本体部延伸至该连接部而电性耦接于该导电接触垫;以及
第二电路层,该第二电路层设置于该中间层的第二侧,该第一电路层与该第二电路层分别位于该中间层的相对的两侧,该第二电路层自该第一本体部垂直投影区域延伸到该连接部垂直投影区域,且该第二电路层覆盖该导电接触垫以外的该连接部的表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710477642.4A CN107197590B (zh) | 2017-06-21 | 2017-06-21 | 多层电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710477642.4A CN107197590B (zh) | 2017-06-21 | 2017-06-21 | 多层电路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107197590A CN107197590A (zh) | 2017-09-22 |
CN107197590B true CN107197590B (zh) | 2019-08-27 |
Family
ID=59878284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710477642.4A Active CN107197590B (zh) | 2017-06-21 | 2017-06-21 | 多层电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107197590B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110875156A (zh) * | 2018-08-30 | 2020-03-10 | 群光电子股份有限公司 | 薄膜开关装置及键盘装置 |
CN109451649B (zh) * | 2018-09-28 | 2022-06-28 | 苏州达方电子有限公司 | 可减缓化学侵蚀影响的键盘电路板及键盘 |
CN111263510A (zh) * | 2020-01-19 | 2020-06-09 | 惠州Tcl移动通信有限公司 | Pcb板射频链路走线结构及电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11261217A (ja) * | 1998-03-06 | 1999-09-24 | Dainippon Printing Co Ltd | 多層配線基板とその製造方法 |
WO2008091454A1 (en) * | 2007-01-25 | 2008-07-31 | Ranco Incorporated Of Delaware | Direct applied monolithic printed circuit technology |
CN202221730U (zh) * | 2011-03-18 | 2012-05-16 | 群光电子股份有限公司 | 薄膜电路板、键盘及电子装置 |
CN103582298A (zh) * | 2012-07-27 | 2014-02-12 | 德昌电机(深圳)有限公司 | 安全保护装置 |
-
2017
- 2017-06-21 CN CN201710477642.4A patent/CN107197590B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11261217A (ja) * | 1998-03-06 | 1999-09-24 | Dainippon Printing Co Ltd | 多層配線基板とその製造方法 |
WO2008091454A1 (en) * | 2007-01-25 | 2008-07-31 | Ranco Incorporated Of Delaware | Direct applied monolithic printed circuit technology |
CN202221730U (zh) * | 2011-03-18 | 2012-05-16 | 群光电子股份有限公司 | 薄膜电路板、键盘及电子装置 |
CN103582298A (zh) * | 2012-07-27 | 2014-02-12 | 德昌电机(深圳)有限公司 | 安全保护装置 |
Also Published As
Publication number | Publication date |
---|---|
CN107197590A (zh) | 2017-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107197590B (zh) | 多层电路板 | |
CN103855113B (zh) | 接垫结构 | |
TWI489343B (zh) | Input device | |
CN106126001A (zh) | 触控面板及其制造方法 | |
KR101476026B1 (ko) | 입력 장치 | |
CN101093536A (zh) | 防窜改式读卡机 | |
KR20180136031A (ko) | 표시 장치 | |
CN102346589A (zh) | 触摸屏面板及其制造方法 | |
US20120048597A1 (en) | Bundled flexible cable with water resistant structure | |
CN108614652A (zh) | 触控面板 | |
CN102375577A (zh) | 触控显示面板及其制造方法 | |
US20110261540A1 (en) | Touch panel | |
CN108170314B (zh) | 触控面板、触控导电膜及触控导电膜制作方法 | |
CN107304334A (zh) | 用于印刷电路板的保护带和包括保护带的显示装置 | |
TWI573503B (zh) | The Power Supply Path Structure of Soft Circuit Board | |
JP3690927B2 (ja) | 積層基板およびこれを用いたデータ入力装置 | |
TWM448827U (zh) | 柔性電路板 | |
JP5997623B2 (ja) | キーボード装置 | |
TWI695301B (zh) | 輸入裝置 | |
TW200949636A (en) | A touch-control panel with an anti-static electricity function | |
TWM518360U (zh) | 鍵盤電路板模組 | |
CN102573253A (zh) | 装饰板以及具有装饰板的电子装置 | |
CN205609404U (zh) | 薄膜开关结构 | |
CN112558822A (zh) | 触控装置、电子设备及触控装置的制造方法 | |
US8154884B2 (en) | Electronic device with electrostatic protection structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |