CN107194096A - 一种pcb设计中自动更新铜箔的方法 - Google Patents

一种pcb设计中自动更新铜箔的方法 Download PDF

Info

Publication number
CN107194096A
CN107194096A CN201710391482.1A CN201710391482A CN107194096A CN 107194096 A CN107194096 A CN 107194096A CN 201710391482 A CN201710391482 A CN 201710391482A CN 107194096 A CN107194096 A CN 107194096A
Authority
CN
China
Prior art keywords
copper foil
pcb design
setting
automatically updated
automatically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710391482.1A
Other languages
English (en)
Inventor
刘金凤
张得文
李晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Inspur Hi Tech Investment and Development Co Ltd
Original Assignee
Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Inspur Hi Tech Investment and Development Co Ltd filed Critical Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority to CN201710391482.1A priority Critical patent/CN107194096A/zh
Publication of CN107194096A publication Critical patent/CN107194096A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明公开了一种PCB设计中自动更新铜箔的方法，所述方法在PCB设计的静态铜箔更新设置时，通过使用Allegro软件提供的扩展Skill接口，对相关数据库进行编辑操作，并通过设置Anti Etch，实现铜箔设置的自动更新。本发明方法能够根据设计需要，自动更新铜箔，节省设计时间，提高设计效率。通过使用Allegro软件提供的扩展Skill接口，对此数据库进行编辑操作，实现一些程序没有提供的功能，提高Layout的工作效率。

Description

一种PCB设计中自动更新铜箔的方法
技术领域
本发明涉及PCB设计技术领域，具体涉及一种PCB设计中自动更新铜箔的方法，通过使用Allegro软件提供的扩展Skill接口，对此数据库进行编辑操作，实现一些程序没有提供的功能，提高Layout的工作效率。
背景技术
随着电子信息技术的不断发展，电子产品的集成度也越来越高，PCB作为电子产品各个功能的载体，它设计质量的好坏直接影响到电子产品的各个性能。如何对其能够高速度高质量的设计也成为Layout工程师越来越关心的问题。
在PCB设计中，铺铜的主要步骤是建立Shape，其中铜箔有动态铜箔和静态铜箔，其概念和区别为：
所谓动态就是能自动避让元件或者过孔，所谓静态就是要手动避让。实际工作中，设置主要是对动态铜箔的设置，可以通过shape->Global Dynamic Params来设置铜箔的参数。
而对于静态铜箔在更新时，程序没有提供专门的功能。
发明内容
本发明要解决的技术问题是：本发明针对以上问题，提供一种PCB设计中自动更新铜箔的方法。
本发明所采用的技术方案为：
一种PCB设计中自动更新铜箔的方法，所述方法在PCB设计的静态铜箔更新设置时，通过使用Allegro软件提供的扩展Skill接口，对相关数据库进行编辑操作，并通过设置AntiEtch，实现铜箔设置的自动更新。
etch在整片的走线层，是指画的线和shape等，能看到的部分，就是有铜的地方，而在负片层，allegro软件中是用anti etch线作为shape 与shape间的分割线，负片层铺好铜后，有anti etch线的地方是没有铜的，而无anti etch线即有铜的区域了。
所述方法实现步骤如下：
1）手动布置Anti Etch；
2）根据用户选择层面,访问该层面所有的铜箔，并记忆其属性；
3）删除该层面的设置的铜箔;
4)根据设置的Anti Etch和记忆的铜箔属性，重新铺设铜箔。
通过设置anti etch，用于负片的分隔，把负片分割成两个或者多个部分，并且方便自动铺铜。
对重新铺设的铜箔，进行过孔和焊盘的避让。
所述方法通过编写Skill程序，来达到自动更新铜箔的目的。
本发明的有益效果为：
本发明方法能够根据设计需要，自动更新铜箔，节省设计时间，提高设计效率。通过使用Allegro软件提供的扩展Skill接口，对此数据库进行编辑操作，实现一些程序没有提供的功能，提高Layout的工作效率。
附图说明
图1为本发明方法流程图。
具体实施方式
下面根据说明书附图，结合具体实施方式对本发明进一步说明：
实施例1：
一种PCB设计中自动更新铜箔的方法，所述方法在PCB设计的静态铜箔更新设置时，通过使用Allegro软件提供的扩展Skill接口，对相关数据库进行编辑操作，并通过设置AntiEtch，实现铜箔设置的自动更新。
在PCB设计时，为了防止不同属性的铜箔短路，通常在每块铜箔周围布置AntiEtch。
etch在整片的走线层，是指画的线和shape等，能看到的部分，就是有铜的地方，而在负片层，allegro软件中是用anti etch线作为shape 与shape间的分割线，负片层铺好铜后，有anti etch线的地方是没有铜的，而无anti etch线即有铜的区域了。
实施例2
在实施例1的基础上，本实施例所述方法实现步骤如下：
1）手动布置Anti Etch；
2）根据用户选择层面,访问该层面所有的铜箔，并记忆其属性；
3）删除该层面的设置的铜箔;
4)根据设置的Anti Etch和记忆的铜箔属性，重新铺设铜箔。
通过设置anti etch，用于负片的分隔，把负片分割成两个或者多个部分，并且方便自动铺铜。
实施例2
在实施例1的基础上，本实施例对重新铺设的铜箔，进行过孔和焊盘的避让。
实施例4
如图1所示，在实施例1、2或3的基础上，本实施例所述方法通过编写Skill程序，来达到自动更新铜箔的目的，具体操作如下：
手动布置完成Anti Etch，执行该程序：
1、程序首先会提示用户选择所需层面L，根据用户选择层面L自动访问此层面所有的铜箔，并记忆其属性；
2、删除铜箔S并根据Anti Etch和记忆的属性自动重新铺设此铜箔S；
3、对新铺设好的铜箔自动进行其与过孔,焊盘等避让。
实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (4)

1.一种PCB设计中自动更新铜箔的方法，其特征在于，所述方法在PCB设计的静态铜箔更新设置时，通过使用Allegro软件提供的扩展Skill接口，对相关数据库进行编辑操作，并通过设置Anti Etch，实现铜箔设置的自动更新。
2.根据权利要求1所述的一种PCB设计中自动更新铜箔的方法，其特征在于，所述方法实现步骤如下：
1）手动布置Anti Etch；
2）根据用户选择层面,访问该层面所有的铜箔，并记忆其属性；
3）删除该层面的设置的铜箔;
4)根据设置的Anti Etch和记忆的铜箔属性，重新铺设铜箔。
3.根据权利要求2所述的一种PCB设计中自动更新铜箔的方法，其特征在于，对重新铺设的铜箔，进行过孔和焊盘的避让。
4.根据权利要求1、2或3所述的一种PCB设计中自动更新铜箔的方法，其特征在于，所述方法通过编写Skill程序，来达到自动更新铜箔的目的。
CN201710391482.1A 2017-05-27 2017-05-27 一种pcb设计中自动更新铜箔的方法 Pending CN107194096A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710391482.1A CN107194096A (zh) 2017-05-27 2017-05-27 一种pcb设计中自动更新铜箔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710391482.1A CN107194096A (zh) 2017-05-27 2017-05-27 一种pcb设计中自动更新铜箔的方法

Publications (1)

Publication Number Publication Date
CN107194096A true CN107194096A (zh) 2017-09-22

Family

ID=59875167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710391482.1A Pending CN107194096A (zh) 2017-05-27 2017-05-27 一种pcb设计中自动更新铜箔的方法

Country Status (1)

Country Link
CN (1) CN107194096A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109635400A (zh) * 2018-12-03 2019-04-16 郑州云海信息技术有限公司 一种pcb设计中静态铜转动态铜的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103809977A (zh) * 2014-02-20 2014-05-21 山东超越数控电子有限公司 一种自动镜像Layout设计的Skill程序的实现方法
CN104408273A (zh) * 2014-12-23 2015-03-11 浪潮电子信息产业股份有限公司 一种快速更改pcb上过孔电气属性的设计方法
CN105095597A (zh) * 2015-08-27 2015-11-25 浪潮集团有限公司 一种建立PCB设计层面和底片的Skill程序的方法
CN105677970A (zh) * 2016-01-07 2016-06-15 浪潮集团有限公司 一种缺铜自动补齐且无需重复避铜的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103809977A (zh) * 2014-02-20 2014-05-21 山东超越数控电子有限公司 一种自动镜像Layout设计的Skill程序的实现方法
CN104408273A (zh) * 2014-12-23 2015-03-11 浪潮电子信息产业股份有限公司 一种快速更改pcb上过孔电气属性的设计方法
CN105095597A (zh) * 2015-08-27 2015-11-25 浪潮集团有限公司 一种建立PCB设计层面和底片的Skill程序的方法
CN105677970A (zh) * 2016-01-07 2016-06-15 浪潮集团有限公司 一种缺铜自动补齐且无需重复避铜的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PCFLI31: "正片_负片_allegro敷铜_及光绘文件产生介绍", 《WWW.DOC88.COM/P-7505948731773.HTML》 *
XUWENQIANG: "Allegro修改anti etch 怎么让铺出来的铜能跟随变化呢", 《HTTPS://WWW.EDA365.COM/FORUM/PHP?MOD=VIEWTHREAD&TID=86679&TID=86679&PAGE=1&_DSIGN=5F11BB80》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109635400A (zh) * 2018-12-03 2019-04-16 郑州云海信息技术有限公司 一种pcb设计中静态铜转动态铜的方法

Similar Documents

Publication Publication Date Title
JP5029070B2 (ja) 集積回路のレイアウト設計支援装置、方法、及びプログラム
CN103390579A (zh) 具有通孔线路结构的布线设计
CN105095561A (zh) 掩膜感知布线及所产生的设备
CN105095597A (zh) 一种建立PCB设计层面和底片的Skill程序的方法
CN102006193A (zh) 一种snmp网管系统对网络拓扑结构自动布局的方法
CN104850027A (zh) 一种can数据接口建模自动生成方法及系统
CN106020830A (zh) 一种Allegro软件中自动删除unconnected via的方法
CN102841953A (zh) 一种基于宏设计集成电路版图的方法
CN104346172A (zh) 一种不规则div动态布局方法
CN107194096A (zh) 一种pcb设计中自动更新铜箔的方法
CN105373668A (zh) 芯片版图设计方法
CN108536915A (zh) 一种印刷电路板pcb设计图中焊盘设计方法和装置
CN103942280A (zh) 一种基于数据结构自动生成代码的方法
CN103034740B (zh) 一种原理图驱动版图的生成层次版图方法
CN105740543A (zh) 基于qml图形化的电力系统建模方法及建模系统
CN103838459A (zh) 一种支持对每个设计独立撤销与重做的编辑方法
CN105426635A (zh) 一种自动建立差分线伴随地孔的Skill程序实现方法
CN101639867A (zh) 电路布局图的布线方法及其记录网线名称的方法
CN106775779A (zh) 一种Allegro软件中自动赋予via某net属性的方法
CN105843601A (zh) 基于安卓系统的屏幕自适应适配技术
CN106528977A (zh) 一种光绘文件的生成方法及系统
CN102779036B (zh) 用于自动化技术的软件工具
CN104765931A (zh) 一种pcb设计方法及系统
CN102890731B (zh) 具有统一接口的dfm改进实用工具
US20050039154A1 (en) Method of routing a redistribution layer trace in an integrated circuit die

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170922

RJ01 Rejection of invention patent application after publication