CN109635400A - 一种pcb设计中静态铜转动态铜的方法 - Google Patents

Abstract

一种PCB设计中静态铜转动态铜的方法，包括以下步骤：读取被选取的铜皮的ID；判断ID对应的铜皮是否为静态铜，若是，则继续；根据静态铜的形状信息生成对应于静态铜的多边形，并将多边形与静态铜所在层和网络形成一个集合；删除静态铜，在静态铜所在的层根据多边形创建新动态铜皮，并将新动态铜皮赋上原静态铜的网络。通过本发明的方法，解决了由于Allegro原有铜皮挖空解决方案的缺陷导致的重复工作及工作效率低下的问题，通过批次同时处理大大提高了工作效率，且减少了由于人工重复工作产生错误的可能性，对整个PCB设计流程进行了优化，简化了操作步骤与流程。

Description

一种PCB设计中静态铜转动态铜的方法

技术领域

本领域涉及计算机领域，并且更具体地涉及一种PCB设计中静态铜转动态铜的方法。

背景技术

目前，PCB设计要考虑到PCB板上用于连接的铜皮、铜线、过孔，该如何设计使得这块PCB板能达到正常工作，达到希望的性能要求。因此对于承担信号连接的铜线(line)、承担电源电流供电、信号返回路径的铜皮(shape)以及用于连接不同层网络的过孔(via)的设计都必须符合一定的物理和间距上的要求。PCB设计上很大的一部分层都需要铺上用于电源供电或者信号返回路径的铜皮shape，而高密度的信号线以及信号线的频繁的换层，使得无论是高速信号的换层过孔的阻抗控制，还是信号线与其他网络平面尤其是电源平面的电源要求，都会使得电源平面上产生许多的、各种各样的洞与空隙(统称为voids)。

针对PCB设计中的shape处理，Allegro软件的解决方案最为完善，Allegro系统互连设计平台是一个从原理图设计到PCB设计和生产加工输出的完整、高性能的产品开发平台。Allegro中的铜皮(shape)分为动态铜皮和静态铜皮两种。动态铜是一种会根据间距约束自动避让其他导体到达要求数值的铜皮，它会主动改变shape边框、在shape内进行挖孔操作等，使得shape和导体的间距达到要求。静态铜不会根据间距约束主动避让铜皮中的其他网络的导体，而是必须要手动为静态铜进行挖空。通过Allegro内置的动态铜-静态铜转换功能，基本可以用这两种方式涵盖几乎所有的挖空要求，但是由于动态铜是根据间距约束对导体进行挖空的，不允许进行手动挖空，所以在将静态铜转变为动态铜时，它会删去静态铜皮所有的挖空区域，重新根据约束进行挖空，这其中就包括了你手动挖空的区域，这就要求你在设计的时候，在动态铜情况下完成所有的一般情况下的间距约束的挖空，再转换为静态铜进行特殊挖空，之后不再转换为动态铜。但这是不现实的，一是动态铜由于会实时的检测间距约束并主动避让足够的距离，会给系统和程序带来极大的性能负担，尤其是在高性能、器件众多的多层板上，器件的移动和视角放大的操作都有可能导致机器的卡顿，所以在一般情况下，我们希望将已经大致处理完成的铜皮转为静态铜，减小性能和内存的负担；二是在PCB设计的过程中，修改与调整是不可避免的，尤其是研发周期的减少使得PCB设计不可能等到原理图全部完成后再开始，而是必须同步进行，所以在PCB设计的过程中可能要面对数次的修改与重做，甚至在一板成功后可能还要进行改版。

所以在设计中，必然会面对需要将静态铜转变成动态铜的情况，这就导致了不必要的工作量，效率低下，且大量的人工操作增加了失误和错误的可能。同时，注意到，Allegro中的动-静态铜操作方式是手动选择一块铜皮进行的，不能对铜皮进行批量处理，同时对需要调整的铜皮进行转换，这也导致了工作效率的降低。

发明内容

有鉴于此，本发明实施例的目的在于提出一种静态铜转动态铜的方法，通过使用本发明的方法解决了由于Allegro原有铜皮挖空解决方案的缺陷导致的重复工作及工作效率低下的问题，通过批次同时处理大大提高了工作效率，且减少了由于人工重复工作产生错误的可能性，对整个PCB设计流程进行了优化，简化了操作步骤与流程。

基于上述目的，本发明的实施例的一个方面提供了一种PCB设计中静态铜转动态铜的方法，包括以下步骤：

1)读取被选取的铜皮的ID；

2)判断ID对应的铜皮是否为静态铜，若是，则继续；

3)根据静态铜的形状信息生成对应于静态铜的多边形，并将多边形与静态铜所在层和网络形成一个集合；

4)删除静态铜，在静态铜所在的层根据多边形创建新动态铜皮，并将新动态铜皮赋上原静态铜的网络。

根据本发明的一个实施例，步骤2)中判断每个ID的铜皮是否为静态铜包括判断铜皮是否为导体。

根据本发明的一个实施例，形状信息包括边框集合和挖空信息。

根据本发明的一个实施例，该方法还包括：在步骤4)之后，针对下一个ID对应的铜皮执行步骤2)到步骤4)，直至完成所有被选取的铜皮的ID。

根据本发明的一个实施例，每个ID对应唯一的铜皮。

根据本发明的一个实施例，铜皮具有多个属性包括网络、边框集合、挖空区域、铜皮的类型。

根据本发明的一个实施例，该方法在PCB设计软件中执行。

根据本发明的一个实施例，PCB设计软件包括Allegro。

本发明的实施例的另一个方面提供了一种计算机设备，包括：

至少一个处理器；和

存储器，存储器上存储有可在处理器上运行的计算机程序，处理器执行程序时执行上述的方法。

本发明的实施例的另一个方面提供了一种计算机程序产品，计算机程序产品包括存储在计算机可读存储介质上的指令，当指令被处理器执行时，使处理器执行上述的方法。

本发明具有以下有益技术效果：本发明实施例提供的PCB设计中静态铜转动态铜的方法，通过读取被选取的铜皮的ID；判断ID对应的铜皮是否为静态铜，若是，则继续；根据静态铜的形状信息生成对应于静态铜的多边形，并将多边形与静态铜所在层和网络形成集合；删除静态铜，在静态铜所在的层根据多边形创建一个新动态铜皮，并将新动态铜皮赋上原静态铜的网络的技术方案，解决了由于Allegro原有铜皮挖空解决方案的缺陷导致的重复工作及工作效率低下的问题，通过批次同时处理大大提高了工作效率，且减少了由于人工重复工作产生错误的可能性，对整个PCB设计流程进行了优化，简化了操作步骤与流程。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。

图1为根据本发明一个实施例的PCB设计中静态铜转动态铜的方法的示意性流程图；

图2为根据本发明另一个实施例的被挖空的静态铜的示意图；

图3为根据本发明另一个实施例的PCB设计中静态铜转换为动态铜并保留挖空区域的示意图；

图4为根据本发明另一个实施例的转换前的静态铜的示意图；

图5为根据本发明另一个实施例的转换完成后的动态铜的示意图；

图6为根据本发明另一个实施例的PCB设计中静态铜转动态铜的方法的示意性流程图；

图7为根据本发明另一个实施例的不同模式的示意性流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。

基于上述目的，本发明的实施例的第一个方面，提出了一种静态铜转动态铜的方法的一个实施例。图1示出的是该方法的示意性流程图。

如图1中所示，该方法可以包括以下步骤：

步骤S101，读取被选取的铜皮的ID；

步骤S102，判断ID对应的铜皮是否为静态铜，若是，则继续；

步骤S103，根据静态铜的形状信息生成对应于静态铜的多边形，并将多边形与静态铜所在层和网络形成一个集合；

步骤S104，删除静态铜，在静态铜所在的层根据多边形创建新动态铜皮，并将新动态铜皮赋上原静态铜的网络。

通过以上技术方案，解决了由于Allegro原有铜皮挖空解决方案的缺陷导致的重复工作及工作效率低下的问题，通过批次同时处理大大提高了工作效率，且减少了由于人工重复工作产生错误的可能性，对整个PCB设计流程进行了优化，简化了操作步骤与流程。

在本发明的一个优选实施例中，步骤2)中判断每个ID的铜皮是否为静态铜包括判断铜皮是否为导体。

在本发明的一个优选实施例中，形状信息包括边框集合和挖空信息。

在本发明的一个优选实施例中，该方法还包括：在步骤4)之后，针对下一个ID对应的铜皮执行步骤2)到步骤4)，直至完成所有被选取的铜皮的ID。

在本发明的一个优选实施例中，每个ID对应唯一的铜皮。

在本发明的一个优选实施例中，铜皮具有多个属性包括网络、边框集合、挖空区域、铜皮的类型。

在本发明的一个优选实施例中，该方法在PCB设计软件中执行。

在本发明的一个优选实施例中，PCB设计软件包括Allegro。

本方法利用Allegro中提供的二次开发语言Cadence AXLSKILL重新编写了一个在保留静态铜的挖空区域的情况下将静态铜转换成动态铜的功能，减少了重新挖空的工作量；同时在转换时，提供了自动选择模式，设计者可以通过选择相应层来同时对该层的所有铜皮或者选择对PCB板上所有铜皮进行转换，提高了工作效率。

在保留静态铜的挖空区域的情况下将静态铜转换成动态铜的功能的关键有两个：

1.Allegro中同一个设计的每一块铜皮都有着独一无二的ID，通过这个ID可以找到对应的铜皮，并且每个铜皮都具有多个属性，包括铜皮上的网络(net)、铜皮的边框集合(segments)、铜皮的挖空区域(voids)、铜皮的类型(objType)等。其中铜皮的边框集合(segments)和挖空区域(voids)就决定了铜皮的形状，里面包含了铜皮的边框和内部挖空区域的信息。

所以如果想完美的复制一块铜皮的形状的话，需要同时继承原铜皮的边框集合和挖空区域，而Allegro中静态铜转动态铜的时候，新生成的动态铜皮就只继承了原静态铜皮的边框集合属性，而没有继承挖空属性，导致在转换时丢失了所有的挖空区域。

2.动态铜与静态铜在成型的过程是不一样的，静态铜的形状决定于其本身携带的的信息：边框集合(segments)和挖空区域(voids)，而动态铜虽然也携带有这些信息，但是他的形状是决定于其的父集shape(PCB板上的大块完整铜皮)Boundary(铜皮的边框)，对应于每一块动态铜，都有另一个shapeBoundary与他对应，动态铜中的形状信息是从其对应的shapeBoundary中继承过来的，换言之，shapeBoundary是什么形状，对应于该shapeBoundary的动态铜就长什么样，所以在将静态铜转换成动态铜时，需要将静态铜的形状信息(边框(segments)和挖空区域(voids))复制到新生成的动态铜对应的boundary中，而不是复制到动态铜中。

该功能在实现了上述两个关键的同时，还给使用者提供了多种可供选择的不同模式，以适应不同的需求，如图7所示，包括自动选取shape还是手动选取shape，静态铜转成动态铜时是否保留挖空区域的选择。也为程序的稳定性和易用性做了设计，提供了包括撤销、完成等功能，以及当使用者错误选择了非铜皮或者动态铜皮的处理方式。

如图6所示，具体流程如下：

1.首先，将该skill程序的源文件“static2dynamic.il”放入Allegro的配置文件夹“pcbenv”中，之后在skill的初始导入文件“allegro.ilinit”中加入“load(“static2dynamic.il”)”这一行，之后启动Allegro，在Allegro的交互窗口，输入“s2d”，回车后即可呼出该功能；

2.进入程序界面后，首先，需要对shape的选取模式进行选择，包括手动(manually)和自动(automacially)两种模式：

A.手动选取模式，即可以用鼠标选取需要转换类型的铜皮，可以点选也可以框选；

B.自动选取模式，按照的需求选取所有的铜皮或者某一层的铜皮，进入自动选取模式，会弹出新的窗口，让选择如何自动选取铜皮，包括有选取所有铜皮(all)、选取所有正片层的铜皮(all positive layers)、选取所有负片层的铜皮(all negative layers)或者指定选取某一层的铜皮(TOP、GND02等)，之后会根据选择自动选取符合条件的铜皮；在选择完毕后，所有被选取的铜皮都被读入，之后，可对这些铜皮进行需要的处理操作；

3.完成铜皮的选取后，需要选择如何对shape进行处理，包括将静态铜转变成动态铜但不保留静态铜的挖空区域(static to dynamic without the voids)，即Allegro中默认的功能，以及将静态铜转换成动态铜并保留静态铜的挖空区域(static to dynamicwith the voids)；

4.在选择完如何处理后，会自动对已经选取的铜皮进行被选择的处理和操作，在这里，主要说明保留挖空区域的这一部分，也是该程序的核心功能：

A.读取所有被选取的shape的ID，记录到一个集合(list)中，根据这个集合对shape逐个进行处理；

B.针对任一个被选取的shape，首先要对其进行筛选，包括其是否是导体shape，如果是导体shape即铜皮，其是否是静态铜皮，只有两次筛选都满足条件的静态铜皮才会进入接下来的处理阶段；

C.根据通过筛选的静态铜皮的形状信息(表框segments和挖空voids)，生成一个对应于该静态铜的多边形(polygon)，该polygon包含了所有静态铜所有的形状信息包括边框和挖空区域，将其与静态铜皮所在层、静态铜皮的网络一起形成一个子集合，这个子集合就包含了所有在建立动态铜皮需要的信息；

D.在将所有静态铜皮的信息提取出来后，得到一张包含所有静态铜皮信息的大集合，里面的每个子集合都包含一个静态铜皮的信息；

E.将所有的静态铜皮删除，防止与之后要生成的动态铜重合；

F.逐个对所有静态铜皮提取的大集合中的每个子集合进行处理。针对其中任一个子集合，在“Boundary/原静态铜所在层”该层，根据静态铜皮提取的polygon创建一个shape，并给该shape赋上原静态铜的网络，这就是决定动态铜形状的boundary。并且，由于在生成静态铜的polygon时同时提取了边框segments和挖空voids，所以新生成的boundary的形状与原静态铜皮是一样的；

G.根据创建的boundary，对应于该boundary的动态铜被自动生成出来并且与boundary形状一模一样，即与原静态铜的形状一模一样，包括挖空的区域。因此一个静态铜就在保留挖空区域的情况下被转换成了动态铜。之后，该生成的动态铜会自动根据避让规则对导体进行避让；

H.依次逐个进行下一个对应于一块静态铜皮的子集合的处理；

5.在将集合中的所有子集都创建了对应的动态铜后，就完成了所有对选取shape的处理，此时，如果你是手动模式，你可以选择其他需要处理的静态铜皮，并且手动模式下，通过鼠标右键，你可以选择包括完成(done)，回撤到上一次选取(Oops)，取消此次操作的所有处理(cancel)等功能，防止出现误操作的情况。

在使用polygon这一“中介”，成功的将静态铜的边框和挖空区域复制到了动态铜的boundary中，保证转换后的动态铜与原静态铜的形状一致，保留了原静态铜的挖空区域。在使用了本方法提供的转换功能后，避免上面提到的了Allegro原方案中的缺陷。可以注意到，主要改变有两个，一是改进后，同时对所有调整的铜皮进行了处理，二是因为在将静态铜转换为动态铜时保留了挖空区域，所以在动态铜自动挖空完成，再次将动态铜转换为静态铜后，不需要重新对静态铜进行原有挖空区域的再次手动挖空，大大减少了重复的工作量，提高了工作效率。

本发明的实施例的第二个方面，提供了一种计算机设备，包括：

至少一个处理器；和

存储器，存储器上存储有可在处理器上运行的计算机程序，处理器执行程序时执行上述的方法。

本发明的实施例的第三个方面，提供了一种计算机程序产品，计算机程序产品包括存储在计算机可读存储介质上的指令，当指令被计算机执行时，使计算机执行上述的方法。

实施例1

在Allegro中通过命令导入skill后，针对一块如图2所示的被手动挖空了两块区域的静态铜，运行“s2d”命令呼出该功能，选择手动模式、保留挖空区域转换模式之后，手动选择该静态铜将其转换为动态铜，如图3所示，可以发现在转变为动态铜后，静态铜上的挖空区域仍然被保留下来。

实施例2

针对某设计，选择自动模式，将图4所示的层上所有静态铜全部转为动态铜，可以发现，该层的所有静态铜都自动被转变为动态铜了，如图5所示，不需要设计者对每块铜皮进行重复的转换操作。

通过以上技术方案，解决了由于Allegro原有铜皮挖空解决方案的缺陷导致的重复工作及工作效率低下的问题，通过批次同时处理大大提高了工作效率，且减少了由于人工重复工作产生错误的可能性，对整个PCB设计流程进行了优化，简化了操作步骤与流程。

本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。

以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

上述实施例，特别是任何“优选”实施例是实现的可能示例，并且仅为了清楚地理解本发明的原理而提出。可以在不脱离本文所描述的技术的精神和原理的情况下对上述实施例进行许多变化和修改。所有修改旨在被包括在本公开的范围内并且由所附权利要求保护。

Claims (10)

1.一种PCB设计中静态铜转动态铜的方法，其特征在于，包括以下步骤：

1)读取被选取的铜皮的ID；

2)判断所述ID对应的铜皮是否为静态铜，若是，则继续；

3)根据所述静态铜的形状信息生成对应于所述静态铜的多边形，并将所述多边形与所述静态铜所在层和网络形成一个集合；

4)删除所述静态铜，在静态铜所在的层根据所述多边形创建新动态铜皮，并将所述新动态铜皮赋上原静态铜的网络。

2.根据权利要求1所述的方法，其特征在于，步骤2)中判断每个ID的铜皮是否为静态铜包括判断所述铜皮是否为导体。

3.根据权利要求1所述的方法，其特征在于，所述形状信息包括边框集合和挖空信息。

4.根据权利要求1所述的方法，其特征在于，还包括：在步骤4)之后，针对下一个ID对应的铜皮执行步骤2)到步骤4)，直至完成所有被选取的铜皮的ID。

5.根据权利要求1所述的方法，其特征在于，每个ID对应唯一的铜皮。

6.根据权利要求1所述的方法，其特征在于，所述铜皮具有多个属性包括网络、边框集合、挖空区域、铜皮的类型。

7.根据权利要求1所述的方法，其特征在于，所述方法在PCB设计软件中执行。

8.根据权利要求7所述的方法，其特征在于，所述PCB设计软件包括Allegro。

9.一种计算机设备，包括：

至少一个处理器；以及

存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如权利要求1-8任意一项所述的方法。

10.一种计算机程序产品，其特征在于，所述计算机程序产品包括存储在计算机可读存储介质上的指令，当所述指令被处理器执行时，使处理器执行权利要求1-8任意一项所述的方法。