CN107171671A

CN107171671A - 一种两级多位量化器及模数转换器

Info

Publication number: CN107171671A
Application number: CN201710333862.XA
Authority: CN
Inventors: 汪辉; 侯鹏; 汪宁; 田犁; 章琦; 封松林
Original assignee: Shanghai Advanced Research Institute of CAS
Current assignee: Shanghai Advanced Research Institute of CAS
Priority date: 2017-05-12
Filing date: 2017-05-12
Publication date: 2017-09-15
Anticipated expiration: 2037-05-12
Also published as: CN107171671B

Abstract

本发明提供一种两级多位量化器及模数转换器，所述两级多位量化器包括第一级量化电路，用于对VDD进行分压形成多个第一级参考电压，并将Vin依次与多个第一级参考电压进行比较，形成多个比较结果，再对多个比较结果及VDD依次两两进行异或运算，形成多个运算结果，并根据多个运算结果，输出2个相邻的第一级参考电压；与第一级量化电路连接的第二级量化电路，用于对第一级量化电路输出的第二级分压值进行分压，形成多个第二级参考电压，并将Vin依次与多个第二级参考电压进行比较，形成多个比较结果，再将第一、二级量化电路输出的多个比较结果进行合并，得到最终的量化结果；解决了现有量化器面积、功耗大，线性差，电路结构复杂的问题。

Description

一种两级多位量化器及模数转换器

技术领域

本发明属于电路设计领域，特别是涉及一种两级多位量化器及模数转换器。

背景技术

与Nyquist ADC(奈奎斯特模数转换器)相比，Sigma-Delta ADC(∑-Δ模数转换器)在精度上具有明显的优势。例如，Nyquist ADC中，精度最高的SAR ADC(逐次逼近型模数转换器)仅能达到18位分辨率。但是，Sigma Delta ADC通过过采样、噪声整形和低通滤波器滤波，能够轻易达到18位以上的分辨率。因此，Sigma Delta ADC在音频、微流控芯片等领域具有非常广泛的应用。

在Sigma Delta ADC设计中，实现高精度转换的方式有三种：1)提高调制器的阶数；2)提高量化器的位数；3)增大过采样率。然而，一味提升这三方面的指标，也会带来相应的后果：a)当调制器的阶数大于3时，系统就会出现稳定性问题，一般需要通过降低积分器的增益系数来维持系统的稳定。b)增大量化器位数，会使A/D转换的实现变得更加复杂，而且多位量化器会因为工艺原因产生非线性问题，这又需要额外的电路进行调节。c)过采样率过高，会导致总的时钟频率过高；而且在信号带宽一定的情况下，增大过采样率，会使采样频率增加，从而使系统的功耗增加。由于上述三种实现高精度的方式均存在缺点，现有技术人员在权衡利弊的情况下，一般通过增加量化器的位数实现高精度。因为这种方式可以避免通过提高调制器阶数实现所导致的系统稳定性问题，也可以降低因为过采样率过高导致的总的时钟频率过高的问题。

现有的提高量化器位数的设计一般采用如图1所示的电路结构，当实现n位量化精度时，图1所示的量化器采用的电阻和比较器的数量均为2ⁿ，通过2ⁿ个电阻将电源电压VDD到电源负极VSS的电压分成2ⁿ等份，然后将输入电压Vin与每个节点电压进行比较，如果输入电压Vin小于该节点电压，比较器输出0，如果输入电压Vin大于该节点电压，比较器输出1，因此，在2ⁿ个比较器的输出端得到2ⁿ位温度计码，然后再通过后续电路将温度计码编码成二进制码，即可得到输入信号所对应的数字编码。

正如前面所提及，n位量化器需要2ⁿ个比较器，即量化器位数越多，比较器的数量将会呈指数形式增加，这不仅会造成量化器的面积和功耗的指数增加，而且量化器位数过多会产生非线性问题，需要在后续电路，即Sigma Delta调制器反馈回路中增加额外的DEM(动态元素平均)电路，使得电路的设计复杂度急剧提升。

鉴于此，有必要设计一种新的两级多位量化器及模数转换器用以解决上述技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种两级多位量化器及模数转换器，用于解决现有量化器在实现高精度时，存在量化器面积和功耗呈指数增加的问题，及为解决量化器位数过多产生非线性的问题，需在后续电路中增加DEM电路，导致电路复杂度提升的问题。

为实现上述目的及其他相关目的，本发明提供一种两级多位量化器，所述两级多位量化器包括：

第一级量化电路，其一端与电源电压VDD连接，另一端与电源负极VSS连接，用于对所述电源电压VDD进行分压，形成多个第一级参考电压，并将输入电压Vin依次分别与多个第一级参考电压进行比较，形成多个第一级比较结果，再对多个第一级比较结果及电源电压VDD依次进行相邻两个数据的异或运算，形成多个运算结果，并根据多个运算结果，输出2个相邻的第一级参考电压；

第二级量化电路，所述第二级量化电路与所述第一级量化电路连接，所述第一级量化电路输出的2个相邻的第一级参考电压在所述第二级量化电路两端形成一第二级分压值，所述第二级量化电路用于对所述第二级分压值进行分压，形成多个第二级参考电压，并将输入电压Vin依次分别与多个第二级参考电压进行比较，形成多个第二级比较结果，再将所述多个第二级比较结果与所述第一级量化电路形成的多个第一级比较结果进行合并，得到最终的量化结果。

优选地，所述第一级量化电路包括：

第一级电阻串分压电路，包括n个串联的电阻，其一端接电源电压VDD，另一端接电源负极VSS，用于对所述电源电压VDD进行分压，形成n个第一级参考电压V1至Vn并输出，其中，n大于1；

第一级比较器电路，与所述第一级电阻串分压电路连接，用于将输入电压Vin分别与n个第一级参考电压V1至Vn进行比较，并输出n个第一级比较结果Y1至Yn；

异或门电路，与所述第一级比较器电路连接，用于对n个第一级比较结果Y1至Yn及电源电压VDD依次进行相邻两个数据的异或运算，并输出n个运算结果K1至Kn；

开关电路，分别与所述第一级电阻串分压电路及异或门电路连接，用于根据所述异或门电路输出的n个运算结果K1至Kn，分别控制所述开关电路中各开关的断开与闭合，并根据所述开关电路中各开关的断开与闭合状态，输出2个相邻的第一级参考电压。

优选地，所述第二级量化电路包括：

第二级电阻串分压电路，包括m个串联的电阻，其两端分别与所述开关电路连接，所述开关电路输出的2个相邻的第一级参考电压在所述第二级电阻串分压电路两端形成一第二级分压值，所述第二级电阻串分压电路用于对所述第二级分压值进行分压，形成m个第二级参考电压V1’至Vm’，其中，m大于1；

延时电路，与所述输入电压Vin连接，用于对所述输入电压Vin进行延时；

第二级比较器电路，分别与所述第二级电阻串分压电路及延时电路连接，用于将输入电压Vin分别与m个第二级参考电压V1’至Vm’进行比较，输出m个第二级比较结果Y1’至Ym’，并将所述第二级比较器电路输出的m个第二级比较结果Y1’至Ym’与所述第一级比较器电路输出的n个第一级比较结果Y1至Yn进行合并，得到最终的量化结果。

优选地，所述第一级电阻串分压电路中的任一电阻与所述第二级电阻串分压电路中的任一电阻的阻值相等。

优选地，所述第一级比较器电路包括n个第一级比较器，其中，所述n个第一级比较器的第一输入端均接输入电压Vin，所述n个第一级比较器的第二输入端依次分别接所述n个第一级参考电压V1至Vn，所述n个第一级比较器的n个输出端均接所述异或门电路。

优选地，所述第一级比较器为a位比较器，n＝2^a，其中，a为大于等于1的整数。

优选地，所述异或门电路包括n个异或门，所述n个异或门的第一输入端依次分别接所述第一级比较器电路输出的n个第一级比较结果Y1至Yn，所述前(n-1)个异或门的第二输入端依次分别接所述第一级比较器电路输出的后(n-1)个第一级比较结果Y2至Yn，所述第n个异或门的第二输入端接所述电源电压VDD，所述n个异或门的n个输出端均接所述开关电路。

优选地，所述开关电路包括n组开关组，每组开关组均包括第一开关和第二开关，其中，每组开关组中的第一开关和第二开关的控制端相连、并由每组开关组对应的所述异或门电路的输出结果控制，n组开关组中的第一开关的第一连接端依次分别与所述n个第一级参考电压V1至Vn连接，n组开关组中的第一开关的第二连接端相连、并与所述第二级电阻串分压电路的一端连接，前(n-1)组开关组中的第二开关的第一连接端依次分别与后(n-1)个第一级参考电压V2至Vn连接，第n组开关组中的第二开关的第一连接端与电源负极VSS连接，n组开关组中的第二开关的第二连接端相连、并与所述第二级电阻串分压电路的另一端连接。

优选地，所述第一开关和第二开关包括NMOS管或PMOS管中的一种。

优选地，所述第二级比较器电路包括m个第二级比较器，其中，m个第二级比较器的第一输入端均接所述延时电路的输出端，m个第二级比较器的第二输入端依次分别接m个第二级参考电压V1’至Vm’。

优选地，所述第二级比较器为b位比较器，m＝2^b，其中，b为大于等于1的整数。

本发明还提供一种模数转换器，所述模数转换器包括上述任一项所述的两级多位量化器。

如上所述，本发明的一种两级多位量化器及模数转换器，具有以下有益效果：

1.本发明所述两级多位量化器利用两级量化的方式，即利用第一级比较器进行低位量化，然后再利用第二级比较器与第一级比较器共同进行高位量化，不仅大大减小了比较器和电阻的数量，实现用较少的比较器达到量化位数的提升，还通过将第二级分压值控制在一定范围内，避免了量化器的非线性问题，减少了DEM电路的设计。

2.本发明所述两级多位量化器通过结构优化，大幅度减少了比较器和电阻的数量，降低了芯片面积的同时，也降低了功耗。

附图说明

图1显示为现有量化器的结构示意图。

图2显示为本发明所述两级多位量化器的结构示意图。

图3显示为本发明实施例一所述两级4位量化器的结构示意图。

元件标号说明

1 两级多位量化器

11 第一级量化电路

111 第一级电阻串分压电路

112 第一级比较器电路

113 异或门电路

114 开关电路

12 第二级量化电路

121 第二级电阻串分压电路

122 延时电路

123 第二级比较器电路

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图2至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

如图2所示，本实施例提供一种两级多位量化器1，所述两级多位量化器1包括：

第一级量化电路11，其一端与电源电压VDD连接，另一端与电源负极VSS连接，用于对所述电源电压VDD进行分压，形成多个第一级参考电压，并将输入电压Vin依次分别与多个第一级参考电压进行比较，形成多个第一级比较结果，再对多个第一级比较结果及电源电压VDD依次进行相邻两个数据的异或运算，形成多个运算结果，并根据多个运算结果，输出2个相邻的第一级参考电压；

第二级量化电路12，所述第二级量化电路12与所述第一级量化电路11连接，所述第一级量化电路11输出的2个相邻的第一级参考电压在所述第二级量化电路12两端形成一第二级分压值，所述第二级量化电路12用于对所述第二级分压值进行分压，形成多个第二级参考电压，并将输入电压Vin依次分别与多个第二级参考电压进行比较，形成多个第二级比较结果，再将所述多个第二级比较结果与所述第一级量化电路形成的多个第一级比较结果进行合并，得到最终的量化结果。

作为示例，如图2所示，所述第一级量化电路11包括：

第一级电阻串分压电路111，包括n个串联的电阻，其一端接电源电压VDD，另一端接电源负极VSS，用于对所述电源电压VDD进行分压，形成n个第一级参考电压V1至Vn并输出，其中，n大于1；

第一级比较器电路112，与所述第一级电阻串分压电路111连接，用于将输入电压Vin分别与n个第一级参考电压V1至Vn进行比较，并输出n个第一级比较结果Y1至Yn；

异或门电路113，与所述第一级比较器电路112连接，用于对n个第一级比较结果Y1至Yn及电源电压VDD依次进行相邻两个数据的异或运算，并输出n个运算结果K1至Kn；

开关电路114，分别与所述第一级电阻串分压电路111及异或门电路113连接，用于根据所述异或门电路113输出的n个运算结果K1至Kn，分别控制所述开关电路114中各开关的断开与闭合，并根据所述开关电路114中各开关的断开与闭合状态，输出2个相邻的第一级参考电压。

具体的，所述第一级电阻串分压电路111中任意两个电阻的阻值相等。

需要说明的是，通过所述第一级电阻串分压电路111将所述电源电压VDD分为V1～V2，…，Vn～VSS等多个电压范围。

具体的，如图2所示，所述第一级比较器电路112包括n个第一级比较器，其中，所述n个第一级比较器的第一输入端均接输入电压Vin，所述n个第一级比较器的第二输入端依次分别接所述n个第一级参考电压V1至Vn，所述n个第一级比较器的n个输出端均接所述异或门电路；当所述第一级比较器为a位比较器时，n＝2^a，其中，a为大于等于1的整数。

需要说明的是，所述第一级电阻串分压电路111中电阻的个数、第一级比较器的个数、异或门的个数、及开关组的个数相同，均由第一级比较器的位数a确定。

需要说明的是，输入电压Vin通过所述第一级比较器电路将其值确定在V1～V2，…，Vn～VSS中的一个电压范围内。

具体的，如图2所示，所述异或门电路113包括n个异或门E1至En，所述n个异或门的第一输入端依次分别接所述第一级比较器电路112输出的n个第一级比较结果Y1至Yn，所述前(n-1)个异或门的第二输入端依次分别接所述第一级比较器电路112输出的后(n-1)个第一级比较结果Y2至Yn，所述第n个异或门的第二输入端接所述电源电压VDD，所述n个异或门的n个输出端均接所述开关电路。

具体的，如图2所示，所述开关电路114包括n组开关组(S1和S1’、S2和S2’、至Sn和Sn’)，每组开关组均包括第一开关和第二开关，其中，每组开关组中的第一开关和第二开关的控制端相连、并由每组开关组对应的所述异或门电路的输出结果控制，n组开关组中的第一开关S1至Sn的第一连接端依次分别与所述n个第一级参考电压V1至Vn连接，n组开关组中的第一开关S1至Sn的第二连接端相连、并与所述第二级电阻串分压电路的一端连接，前(n-1)组开关组中的第二开关S1’至S(n-1)’的第一连接端依次分别与后(n-1)个第一级参考电压V2至Vn连接，第n组开关组中的第二开关Sn’的第一连接端与电源负极VSS连接，n组开关组中的第二开关S1’至Sn’的第二连接端相连、并与所述第二级电阻串分压电路的另一端连接。

需要说明的是，通过将所述第一级比较器电路112输出的n个第一级比较结果Y1至Yn及电源电压VDD依次两两进行异或运算，形成n个运算结果K1至Kn，并通过n个运算结果K1至Kn控制所述n组开关组的断开与闭合，实现将输入电压Vin所在电压范围的上、下限电压值输出到所述第二级量化电路12中。

作为示例，如图2所示，所述第二级量化电路12包括：

第二级电阻串分压电路121，包括m个串联的电阻，其两端分别与所述开关电路连接，所述开关电路输出的2个相邻的第一级参考电压在所述第二级电阻串分压电路两端形成一第二级分压值，所述第二级电阻串分压电路用于对所述第二级分压值进行分压，形成m个第二级参考电压V1’至Vm’，其中，m大于1；

延时电路122，与所述输入电压Vin连接，用于对所述输入电压Vin进行延时；

第二级比较器电路123，分别与所述第二级电阻串分压电路121及延时电路122连接，用于将输入电压Vin分别与m个第二级参考电压V1’至Vm’进行比较，输出m个第二级比较结果Y1’至Ym’，并将所述第二级比较器电路输出的m个第二级比较结果Y1’至Ym’与所述第一级比较器电路输出的n个第一级比较结果Y1至Yn进行合并，得到最终的量化结果。

优选地，所述延时电路122为现有的任一种能实现信号延时的电路。

需要说明的是，由于信号经过所述第一级量化电路传输到所述第二级量化电路需要占用一定的时间，因此，需要在输入电压Vin与所述第二级量化电路之间设置一延时电路，用以实现所述第二级量化电路的输入电压Vin与所述第一级量化电路输入到所述第二级量化电路的信号同步。

具体的，所述第二级电阻串分压电路121中任意两个电阻的阻值相等，且所述第一级电阻串分压电路中的任一电阻与所述第二级电阻串分压电路中的任一电阻的阻值相等。

具体的，如图2所示，所述第二级比较器电路123包括m个第二级比较器，其中，m个第二级比较器的第一输入端均接所述延时电路的输出端，m个第二级比较器的第二输入端依次分别接m个第二级参考电压V1’至Vm’；当所述第二级比较器为b位比较器时，m＝2^b，其中，b为大于等于1的整数。

需要说明的是，所述第二级电阻串分压电路中电阻的个数与第二级比较器的个数相同，均由第二级比较器的位数b确定。

需要说明的是，所述量化器的位数等于第一级比较器的位数与第二级比较器的位数之和，即所述量化器的位数等于a与b相加之和。

进一步需要说明的是，在进行两级多位量化器的设计时，先确定量化器的位数，然后根据量化器位数确定第一级比较器和第二级比较器的位数，最后再根据第一级比较器和第二级比较器的位数确定第一级电阻串分压电路中电阻、第一级比较器、异或门、开关组、第二级电阻串分压电路中的电阻、及第二级比较器的个数。

下面请参阅图3对本实施例所述两级多位量化器的工作过程进行详细说明，其中，图3为一两级4位量化器。

由于所述量化器为两级4位量化器，故在本实施例中，所述第一级比较器和第二级比较器均为2位比较器，所述第一级电阻串分压电路中电阻的个数、第一级比较器的个数、异或门的个数、开关组的个数、第二级电阻串分压电路中电阻的个数、及第二级比较器的个数均为4。

如图3所示，所述两级4位量化器的工作过程如下：

1)通过第一级电阻串分压电路中的4个电阻R将电源电压VDD分为V1、V2、V3、V4四个第一级参考电压，实现将所述电源电压VDD分为V1～V2，V2～V3，V3～V4，V4～VSS四个电压范围，其中，V1＝VDD。

2)通过4个第一级比较器将输入电压Vin分别与V1、V2、V3、V4进行比较，并输出Y1、Y2、Y3、和Y4四个第一级比较结果，实现将输入电压Vin确定在V1～V2，V2～V3，V3～V4，V4～VSS中的一个电压范围内；其中，若输入电压Vin小于V1，则Y1为0，若输入电压Vin大于V1，则Y1为1；若输入电压Vin小于V2，则Y2为0，若输入电压Vin大于V2，则Y2为1；若输入电压Vin小于V3，则Y3为0，若输入电压Vin大于V3，则Y3为1；若输入电压Vin小于V4，则Y4为0，若输入电压Vin大于V4，则Y4为1。在本实施例中，以输入电压Vin大于V2小于V1为例进行说明，当V2<Vin<V1时，Y1＝0，Y2＝1，Y3＝1，Y4＝1。

3)通过4个异或门E1至E4分别对Y1、Y2、Y3、Y4和VDD依次两两进行异或运算，即Y1与Y2进行异或，Y2与Y3进行异或，Y3与Y4进行异或，Y4与VDD进行异或，输出4个运算结果K1、K2、K3和K4，其中，第一组开关组S1和S1’由K1控制，第二组开关组S2和S2’由K2控制，第三组开关组S3和S3’由K3控制，第四组开关组S4和S4’由K4控制；当K1＝1，K2＝K3＝K4＝0时，第一组开关组S1和S1’闭合，第二、三、四组开关组断开，此时，V1输入所述第二级电阻串分压电路的一端，V2输入所述第二级电阻串分压电路的另一端，实现将输入电压Vin所在电压范围的上、下限电压值输出到所述第二级量化电路中。

4)V1和V2在所述第二级电阻串分压电路的两端形成一第二级分压值，并通过第二级电阻串分压电路中的4个电阻R对其进行分压，形成V1’、V2’、V3’、和V4’四个第二级参考电压，实现将V1～V2的电压分为V1’～V2’，V2’～V3’，V3’～V4’，V4’～V2四个电压范围，其中，V1’＝V1＝VDD。

5)通过4个第二级比较器将输入电压Vin分别与V1’、V2’、V3’、V4’进行比较，并输出Y1’、Y2’、Y3’、和Y4’四个第二级比较结果，实现将输入电压Vin确定在V1’～V2’，V2’～V3’，V3’～V4’，V4’～V2中的一个电压范围内。

6)将第二级比较器电路输出的四个第二级比较结果Y1’、Y2’、Y3’、Y4’与第一级比较器电路输出的四个第一级比较结果Y1、Y2、Y3、Y4进行合并，得到最终的量化结果Y1’Y2’Y3’Y4’_1111_1111_1111。

需要说明的是，通过第一级比较器电路后，其输出结果有五种，分别为0000，0001，0011，0111，1111。

可见，要实现4位量化器，本实施例中所述两级4位量化器仅需要8个电阻和8个比较器，相较于现有量化器的16个电阻和16个比较器，本实施例所述两级4位量化器大大减少了电阻和比较器的数量及电路复杂度；而且，量化器的位数越多，本实施例所述两级多位量化器与现有量化器相比，节省的电阻和比较器的数量就越明显。

实施例二

本实施例提供一种模数转换器，所述模数转换器包括上述实施例一所述的两级多位量化器。

综上所述，本发明的一种两级多位量化器及模数转换器，具有以下有益效果：

所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种两级多位量化器，其特征在于，所述两级多位量化器包括：

2.根据权利要求1所述的两级多位量化器，其特征在于，所述第一级量化电路包括：

3.根据权利要求2所述的两级多位量化器，其特征在于，所述第二级量化电路包括：

4.根据权利要求3所述的两级多位量化器，其特征在于，所述第一级电阻串分压电路中的任一电阻与所述第二级电阻串分压电路中的任一电阻的阻值相等。

5.根据权利要求2所述的两级多位量化器，其特征在于，所述第一级比较器电路包括n个第一级比较器，其中，所述n个第一级比较器的第一输入端均接输入电压Vin，所述n个第一级比较器的第二输入端依次分别接所述n个第一级参考电压V1至Vn，所述n个第一级比较器的n个输出端均接所述异或门电路。

6.根据权利要求5所述的两级多位量化器，其特征在于，所述第一级比较器为a位比较器，n＝2^a，其中，a为大于等于1的整数。

7.根据权利要求2所述的两级多位量化器，其特征在于，所述异或门电路包括n个异或门，所述n个异或门的第一输入端依次分别接所述第一级比较器电路输出的n个第一级比较结果Y1至Yn，所述前(n-1)个异或门的第二输入端依次分别接所述第一级比较器电路输出的后(n-1)个第一级比较结果Y2至Yn，所述第n个异或门的第二输入端接所述电源电压VDD，所述n个异或门的n个输出端均接所述开关电路。

8.根据权利要求2所述的两级多位量化器，其特征在于，所述开关电路包括n组开关组，每组开关组均包括第一开关和第二开关，其中，每组开关组中的第一开关和第二开关的控制端相连、并由每组开关组对应的所述异或门电路的输出结果控制，n组开关组中的第一开关的第一连接端依次分别与所述n个第一级参考电压V1至Vn连接，n组开关组中的第一开关的第二连接端相连、并与所述第二级电阻串分压电路的一端连接，前(n-1)组开关组中的第二开关的第一连接端依次分别与后(n-1)个第一级参考电压V2至Vn连接，第n组开关组中的第二开关的第一连接端与电源负极VSS连接，n组开关组中的第二开关的第二连接端相连、并与所述第二级电阻串分压电路的另一端连接。

9.根据权利要求8所述的两级多位量化器，其特征在于，所述第一开关和第二开关包括NMOS管或PMOS管中的一种。

10.根据权利要求3所述的两级多位量化器，其特征在于，所述第二级比较器电路包括m个第二级比较器，其中，m个第二级比较器的第一输入端均接所述延时电路的输出端，m个第二级比较器的第二输入端依次分别接m个第二级参考电压V1’至Vm’。

11.根据权利要求10所述的两级多位量化器，其特征在于，所述第二级比较器为b位比较器，m＝2^b，其中，b为大于等于1的整数。

12.一种模数转换器，其特征在于，所述模数转换器包括如权利要求1～11任一项所述的两级多位量化器。