CN107135666B - 化合物半导体装置结构及其制造方法 - Google Patents

化合物半导体装置结构及其制造方法 Download PDF

Info

Publication number
CN107135666B
CN107135666B CN201580068727.6A CN201580068727A CN107135666B CN 107135666 B CN107135666 B CN 107135666B CN 201580068727 A CN201580068727 A CN 201580068727A CN 107135666 B CN107135666 B CN 107135666B
Authority
CN
China
Prior art keywords
layer
diamond
compound semiconductor
device structure
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580068727.6A
Other languages
English (en)
Other versions
CN107135666A (zh
Inventor
法兰克扬蒂斯·劳
丹尼尔·法兰西斯
菲洛兹·纳瑟-菲利
丹尼尔詹姆斯·推辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RFHIC Corp Korea
Original Assignee
RFHIC Corp Korea
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RFHIC Corp Korea filed Critical RFHIC Corp Korea
Publication of CN107135666A publication Critical patent/CN107135666A/zh
Application granted granted Critical
Publication of CN107135666B publication Critical patent/CN107135666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明揭露了一种半导体装置结构，其包含：单晶化合物半导体材料层；以及多晶化学气相沉积钻石材料层，其中该多晶化学气相沉积钻石材料层经由厚度小于25nm、厚度变化不大于15nm的接合层与该单晶化合物半导体材料层接合，其中通过该单晶化合物半导体材料层与该多晶化学气相沉积钻石材料层之间的接口处的瞬态热反射所测量的有效热边界电阻(TBReff)小于25m2K/GW，在该半导体装置结构上测量的变化幅度不超过12m2K/GW，并且其中该单晶化合物半导体材料层具有以下特征之一或两者：电荷迁移率至少为1200cm2V‑1s‑1；以及片电阻不超过700□/平方。

Description

化合物半导体装置结构及其制造方法
技术领域
本发明的某些实施例涉及化合物半导体装置结构和制造方法，其包含在化合物半导体和多晶化学气相沉积钻石之间具有低热边界电阻的多晶化学气相沉积钻石。本发明的主要应用是大功率电子和光电装置的热管理。
背景技术
半导体装置和电路中的热管理是任何可制造且具有成本效益的电子和光电产品(如光生成和电信号放大)的关键设计元素。高效热设计的目标是降低这种电子或光电装置的工作温度，同时最大限度地提高性能(功率和速度)和可靠性。这种装置的实例是微波电晶体，发光二极管和半导体激光器。根据操作频率和功率要求，这些装置通常由硅(silicon)、砷化镓(GaAs)、磷化铟(InP)制造，且近年来也由氮化镓(GaN)、氮化铝(AlN)及其他间隙半导体制造。特别地，氮化镓材料系统产生具有高电子迁移率(高速操作所必需的)、高击穿电压(高功率所必需的)和高于砷化镓，磷化铟或硅的热导率的微波电晶体，因此有利于在大功率应用中使用。氮化镓也用于制造蓝光和紫外线激光器和发光二极管。尽管具有高温性能，但由于通常用于生长氮化镓的基板的相对较低的耐热性(thermalresistance)，氮化镓电子和光电子装置的性能受到限制。这种缺陷在大功率微波及毫米波电晶体以及放大器中最为显著，其中减少冷却要求和更长的装置寿命都受益于较低的接面温度(junction temperature)，这是非常关键的需求。在大功率蓝光和紫外激光器中也出现了类似的需求，其中几微米宽的激光模槽条(cavity stripe)通过低导热性材料将功率耗散到晶片中。
众所周知，当考虑等向行为(isotropic behaviors)时，钻石是人类在室温下已知的最导热的物质。因此，自从1980年代通过化学气相沉积技术商业化人造钻石，半导体工业一直采用钻石散热器和散热器来改良热管理。最佳热管理的目标是使钻石散热器或钻石层紧靠电子或光电装置中的热源。这意味着在薄的晶片上构建装置，并安装在钻石散热器、具有钻石层的涂层装置上、或将装置外延层(epilayers，即外延生长的半导体层)转移到钻石上。
钻石氮化镓(GaN-on-diamond)技术和所得到的装置(描述于美国专利7,595,507中)涉及具有从化学气相沉积钻石基板小于1微米的氮化镓外延层的结构。该技术可将最佳热导体(钻石)与基于氮化镓(GaN)和氮化镓相关化合物的电子和光电子装置接合在一起，同时最小化与例如更常见的半导体-焊料-钻石(semiconductor-solder-diamond)附着相关联的任何热障碍方案。由于氮化镓的固有高临界电场和宽带隙(bandgap)，氮化镓装置对于高功率电子和光电子应用是比较理想的，例如高功率RF电晶体和放大器、功率管理装置(肖特基二极管(Schottky diodes)和开关电晶体)以及高功率蓝光和紫外线激光器或发光二极管。
氮化镓目前在几种不同的基板上生长：蓝宝石、硅、碳化硅、氮化铝、单晶钻石和氮化镓基板。除了氮化镓基板之外，所有其它材料都具有不同于氮化镓和氮化铝镓(AlGaN)的晶格常数(lattice constants)。天然钻石是一种优秀的热导体，但是由于其可用面积、低纯度人造钻石的热性能降低、以及成本，因此这些应用尚不可用。目前，人造钻石的制造具有不同程度的结晶度。通过化学气相沉积(CVD)沉积的多晶钻石适用于半导体工业，因为其导热率接近于单晶钻石，其可以提供电隔离、具有低介电损耗、并且可以制成透明的。用于半导体工业的化学气相沉积钻石基板可以形成为具有标准直径的圆形晶片。钻石晶片通过三种主要方法之一的化学气相沉积制造：等离子体增强钻石化学气相沉积，其中解离反应物的能量来自微波源；热辅助钻石化学气相沉积，其中解离气体的能量来自热丝；以及等离子体使用高直流电压加速离子。在这些方法中，人造钻石生长在非钻石基板之上，例如硅、氮化硅、碳化硅和不同的金属。
化学气相沉积钻石生长制程在真空室中进行，在真空室内设置有在其上生长钻石的基板。将基板暴露于解离在基板表面上形成钻石所需的前驱气体分子所需的能量源。钻石的化学气相沉积中所需的前驱气体是在氢气(H2)中稀释的碳源。典型的碳载气体是甲烷(CH4)、乙烷(C2H6)、一氧化碳(CO)和乙炔(C2H2)，其中甲烷(CH4)是最常用的。高效钻石沉积所需的气体组合在氢中含有少量(几％)的碳载气成分，并且可以通过添加氧或氧前驱体如CO或CO2来进一步辅助反应。根据碳载气流量和氢气流量的莫耳比率(molar ratio)，给出了指定气流配方的最常用参数。例如，以[CH4]/[H2]的百分比计，其中[CH4]和[H2]通常以每分钟标准立方厘米(sccm)测量的莫耳流速。沉积制程中的典型基板温度为550℃至1200℃，沉积速率通常以每小时微米(μm)测量。
人造钻石在非钻石基板上的生长包含表面制备阶段和成核(nucleation)阶段，其中调整条件以增强主体(非钻石)基板上的钻石晶体的生长。这通常是通过以受控和可重复的方式用钻石粉末接种(与基板划伤相连)的表面来完成的。在生长阶段，人造钻石的颗粒尺寸增加，结果人造钻石薄膜在沉积后固有地粗糙。钻石的成核通常以非常小的钻石域嵌入非钻石矩阵中开始，其在近基板区域中的导热性差。在现有技术中已经讨论了各种接种，包含机械、超声波和超声波接种在各种基板和晶片上的成核层。
基于氮化镓的高电子迁移率电晶体(GaN-based HEMTs)中增加的高功率密度使热管理非常重要。具有高导热性的化学气相沉积多晶钻石与现有技术的碳化硅基板相比，在装置接面附近提供了优异的除热能力。最新的钻石氮化镓高电子迁移率电晶体已经表现出优异的装置特性[D.C.Dumka et al.,IEEE Electron Lett.49(20),1298(2013)]，并可扩展到4英寸晶圆[D.Francis et al.,Diamond Rel.Mater.19(2-3),229(2010)]。这种钻石氮化镓技术从硅或碳化硅上的金属有机化学气相沉积(MOCVD)生长的氮化铝镓/氮化镓外延层开始，并且涉及沉积薄的介电接种层(dielectric seeding layer)，其可为非结晶(amorphous)或多晶(例如碳化硅、硅、氮化硅、氮化铝、氧化镁、氮化硼或氧化铍)和暴露的氮化镓上的化学气相沉积钻石，在去除天然氮化镓生长基板和过渡层之后[D.C.Dumka etal.,IEEE Electron Lett.49(20),1298(2013)；D.Francis et al.,DiamondRel.Mater.19(2-3),229(2010)]。介电接种层既用作钻石材料的成核层，也用作钻石生长期间的氮化镓的保护层。因此，介电接种层必须足够厚以实现这些功能。然而，钻石生长的介电中间层和初始成核层在氮化镓/钻石接面处产生有效的热边界电阻(TBReff)，这是限制钻石全部热效益的主要热障[J.W.Pomeroy et al.,Appl.Phys.Lett.104(8),083513(2014)]。
迄今为止，钻石在氮化镓上的直接生长是有问题的。这主要是由于原子氢与暴露的氮化镓的反应以及随后的氮化镓基板的退化(degradation)和还原(reduction)。用于规避本领域技术人员已知的问题的典型方法是在如上所述用作氮化镓的保护层和钻石成核层的氮化镓的顶部上生长介电中间层。虽然这种方法在保护氮化镓层方面已经取得了成功，但是它引入了多个热边界，这些热边界对总体热耐性产生负面影响，并且具有高导电性基板的全部优点。另外，对氮化镓和钻石之间的介电中间层的要求将额外的表面制备和沈积步骤引入到制程中，这增加了制程的复杂性和成本。
实现钻石与氮化镓的密切整合的一个重大挑战在于平衡由于氮化镓和钻石接面处的各种层面引起的热边界电阻(TBR)的降低，其实现了适当的接种水平以牢固地粘附到成核层，并且当在其上沉积化学气相沉积钻石时为下面的氮化镓提供足够的保护，以便不会不利地影响氮化镓外延层结构的电子性能。本发明人已经研究了介电中间层厚度对氮化镓/钻石接面处的有效热边界电阻(TBReff)的影响。本发明人之前已经发现，在化学气相沉积钻石生长期间，需要至少35纳米厚度的介电中间层来保护氮化镓基板。然而，这导致氮化镓和钻石之间的有效热边界电阻为下限约25m2K/GW。
发明内容
本发明人已经开发了两种不同的钻石接种技术以及受控的早期阶段化学气相沉积钻石生长，其允许减少或完全消除化合物半导体和钻石之间的介电中间层的厚度，同时仍允许化合物半导体上的钻石生长而不损坏化合物半导体材料。一种技术使用纳米结晶钻石接种形成纳米结晶钻石成核层，其可以有效地替代本说明书先前技术部分所描述的非钻石介电中间层。另一种技术保留了非钻石介电中间层，但厚度小于25nm，并且通过确保介电中间层具有高度的平坦度和厚度均匀性，使用“软接种”方法在化学气相沉积钻石生长在其上之前不会在介电中间层中引入损伤，避免了化学气相沉积钻石生长期间底层化合物半导体的损坏，并且使用受控的早期阶段化学气相沉积钻石生长来确保介电中间层不蚀穿到下面的化合物半导体材料上。也可以使用两种不同的接种技术的组合，亦即减小在其上具有纳米结晶钻石成核层之非钻石介电中间层的厚度。
在纳米结晶钻石接种的情况下，已经发现可以使用纳米结晶钻石粉末的胶体悬浮液(colloidal suspension)和施加声波功率形成合适的种子层，其具有选择的粒度、沉积时间和声波功率，以实现需要有效的热边界电阻(TBReff)，同时还确保种子层在化学气相沉积钻石生长期间用作有效的保护屏障，使得下面的化合物半导体不被过度损坏。此外，令人惊奇地发现，这样的种子层不能防止化学气相沉积钻石层与化合物半导体基板的粘合。这是非常令人惊讶的，因为人们会认为在基板上提供相对厚的纳米结晶种子颗粒层将防止化学气相沉积钻石层粘附到化合物半导体基板上。也就是说，人们会认为化学气相沉积钻石层将接合到纳米结晶种子颗粒层，但是纳米结晶种子颗粒将不会接合到下面的化合物半导体基板。虽然不受理论束缚，但似乎纳米结晶钻石种子层的气相渗透(vapour phaseinfiltration)可能在钻石生长的早期阶段发生，导致纳米结晶种子颗粒接合到下面的化合物半导体基板，并且还与纳米结晶钻石层相干接合(coherent bonded)，而不会过度损坏下面的化合物半导体基板。
在非钻石介电中间层的情况下，令人惊讶地发现，其可以减小到小于25nm的厚度，同时在其化学气相沉积钻石生长期间仍然不损坏下面的化合物半导体材料。在这种情况下，已发现在介电中间层上的多晶化学气相沉积钻石生长的早期阶段，通过钻石化学气相沉积合成气氛的氢等离子体在未涂布钻石的区域(即先前在介电中间层上形成之钻石的完整涂层)。如果介电层的区域被蚀穿到下面的化合物半导体层上，则这会损害化合物半导体层，并且有害地影响对于大功率半导体装置应用至关重要的层的电子特性。正是由于这个原因，在先前的作业中提供了至少35nm厚度的介电中间层，以在其化学气相沉积钻石生长期间保护氮化镓基板。然而，通过研究介电中间层的微结构及其如何受不同的接种技术和化学气相沉积钻石生长条件影响，现在已经发现，介电中间层的蚀穿(etch-through)问题是由于非均匀性而加剧具有较薄区域的介电中间层的厚度有效地形成容易蚀刻的弱区域。这些较薄区域可能是由于介电中间层沉积在化合物半导体之平坦度/粗糙度不均匀性的表面所导致的和/或在用于介电中间层之沉积过程之介电层厚度的不均匀性所导致的。还发现，较薄区域可能是由钻石粉末接种期间在介电中间层中形成的深刻划痕导致的。使用常用方法以钻石粉末来接种摩擦的表面。此外，蚀穿的问题也通过使用早期生长阶段钻石合成条件而加剧，其中在介电层上形成钻石材料的完全涂层之前，其过度地蚀刻介电层的暴露区域。如果这些问题得到缓解，那么介电层的厚度可以明显地减小，而在化学气相沉积钻石生长过程中，不会蚀穿和损坏下面的化合物半导体材料。这可以通过以下方式实现：在其上沉积介电中间层之前，仔细平面化化合物半导体表面；精心控制介电中间层制程，以提供高平坦度、低粗糙度的介电中间层表面和均匀的介电中间层厚度；可选地进一步对介电中间层进行表面处理，以形成高平坦度、低粗糙度的介电中间层表面以及均匀的介电中间层厚度；使用软接种方法以钻石粉末接种介电层，而不会在介电层中形成深刻划痕，其包含选择不使用偏置增强成核(bias enhanced nucleation)而是机械钻石粉末接种技术；以及在化学气相沉积钻石生长的初始阶段中控制化学气相沉积钻石的沉积条件，以在钻石生长的初始阶段期间通过例如将足够的含碳气体引入化学气相沉积合成气氛中，防止接合层(bonding layer)蚀穿到化合物半导体层中，使得接合层在接合层的任何区域被蚀穿到化合物半导体层之前完全涂布在多晶化学气相沉积钻石中。
上述方法具有以下优点：(i)可以使钻石-半导体接口处的接合层更薄，从而降低热边界电阻并改善半导体装置的热特性；(ii)半导体装置结构的热边界电阻的均匀性得到改善，从而减轻了大功率半导体应用中的装置结构性能的不均匀性；以及(iii)在其化学气相沉积钻石生长期间不损坏半导体材料，使得其保持适合于大功率半导体应用的良好电子特性。
鉴于上述，提供了一种半导体装置结构，其包含：化合物半导体材料层；以及多晶化学气相沉积钻石材料层，其中该多晶化学气相沉积钻石材料层经由厚度小于25nm、厚度变化不大于15nm的接合层与该化合物半导体材料层接合，其中通过该化合物半导体材料层与该多晶化学气相沉积钻石材料层之间的接口处的瞬态热反射所测量的有效热边界电阻(TBReff)小于25m2K/GW，在该半导体装置结构上测量的变化幅度不超过12m2K/GW，并且其中该化合物半导体材料层具有以下特征之一或两者：电荷迁移率至少为1200cm2V-1s-1；以及片电阻不超过700Ω/平方。
本发明的实施方案提供了与未损坏的化合物半导体层组合的具有超低和均匀热障电阻的钻石-化合物半导体(例如GaN)接口。因此，可以优化装置结构的热和电子特性。此外，通过提供与最终应用中的电子性能要求一致的高产率、均匀、低热障电阻的优点来建立理解和能力，本发明人已经能够实现受控且有针对性的超低均匀热障电阻同时保持化合物半导体材料的电子性能特性。也就是说，可以从高质量的单晶化合物半导体基板开始，并在基板上生长多晶化学气相沉积钻石层，使得钻石与单晶化合物半导体紧密地热接触，而不会不适当地损坏化合物半导体。
本发明还提供一种如上所述的半导体装置结构的制造方法，该方法包括：提供包括化合物半导体材料层的基板；在该基板的表面上形成接合层，该接合层具有小于25纳米的厚度，且厚度变化不大于15纳米；以及使用化学气相沉积(CVD)技术在该接合层上生长多晶化学气相沉积钻石层，其中控制早期阶段生长以防止该接合层蚀穿至该化合物半导体层。生长该多晶化学气相沉积钻石层的步骤包含在钻石生长的初始阶段期间将足够的含碳气体引入该化学气相沉积合成气氛中，使得该接合层之任何区域在蚀穿到该化合物半导体层之前完全涂布于该多晶化学气相沉积钻石。形成该接合层的步骤包含沉积该接合层，平坦化该接合层，接着用钻石粉末接种该接合层，其中控制该接种使得没有深刻划痕被引入该接合层，从而满足严格的厚度变化要求。
附图说明
为了更好地理解本发明并且示出如何实施本发明，现在将通过参考附图的方式来描述本发明的实施例，其中：
图1示出了用于测量化合物半导体材料层和多晶化学气相沉积钻石材料层之间的接面处的有效热边界电阻(TBReff)的瞬态热电反射测量装置的示意图；
图2标出了在钻石晶片上的反射光谱，证明了在532纳米的探针激光波长处的反射变化和表面温度调制之间的线性近似的有效性；
图3示出了具有不同厚度的介电接种层的钻石氮化镓晶片的标准化瞬态反射，其使用两种钻石生长方法：热丝(HF)化学气相沉积；以及微波(MW)等离子体化学气相沉积(插图示出了样本层结构的示意图)。
图4示出了氮化镓/钻石接面的有效热边界电阻作为介电接种层厚度的函数，对应的电晶体峰值通道温升在右垂直轴上表示；
图5示出了具有35nm的介电中间层的氮化镓/钻石接口的横截面，并且表明使用软接种和受控的早期钻石生长导致只有约12nm的介电层被钻石生长损坏-这表明在化学气相沉积钻石生长期间，介电中间层可以显著地变薄而不蚀穿氮化镓；
图6标出了替代方案的透射电子显微镜(TEM)横截面，其中提供了没有接口空隙的有序超纳米结晶钻石中间层；以及
图7示出了包含化合物半导体材料层、超薄接合层和多晶化学气相沉积钻石材料层之三层结构的示意图。
附图标记说明
70：化合物半导体材料层
72：超薄均匀接合层
74：多晶化学气相沉积钻石材料层
具体实施方式
在描述根据本发明实施例之用于实现低热边界电阻的钻石氮化镓产品的改良种子技术之前，下面给出了用于探测这种产品之热边界电阻的新测量技术的描述。
测量技术包含瞬态热电反射方法来表征钻石上的钻石有效热边界电阻。这种完全非接触式技术不需要任何额外的沉积，并且可以在装置制造之前在生长晶片上使用。晶圆热电阻的快速评估使得钻石氮化镓晶圆制造商能够改善电晶体热性能的生长条件。
纳秒瞬态热反射法是一种基于激光的泵浦探针(laser-based pump-probe)技术[J.W.Pomeroy et al.,IEEE Electron Device Lett.35(10),1007(2014)]。使用高于氮化镓带隙的10纳秒、355纳米脉冲激光(Nd：YAG的三次谐波)作为泵浦光束来冲击加热氮化铝镓/氮化镓(AlGaN/GaN)表面。该温度升高引起了与线性温度相关的表面反射的变化。使用532纳米CW激光(Nd：YAG的二次谐波)作为探针光束来监测时域中的反射(以及温度)变化。由于热扩散到氮化镓层和钻石基板中，表面温度会松弛，从而可以从温度瞬变(temperature transient)中提取包含效热边界电阻在内的热性能。两个激光束同轴地引导到标准显微镜，以方便晶片映像。放大的硅光电检测器用于记录从样本表面反射的探针激光的强度。实验装置的示意图如图1所示。
在特定条件下，当探头激光波长在总反射光谱的最大值或最小值附近时部分相干的内部反射(coherent internal reflections)，反射变化可能不与表面温度调制成正比。这里选择的探针激光波长(532纳米)不会落入这些“非线性”区域，如图2所示。60℃的温升相当于反射的10纳米波长偏移，使用氮化镓折射率的波长[[N.A.Sanford et al.,J.Appl.Phys.94(5),2980(2003)]和温度[N.Watanabe,et al.,J.Appl.Phys.104(10),106101(2008)]的依赖性。在这些测量中，在反射变化和表面温度升高之间的线性近似有效的区域内，最高温度调制小于60℃。此外，在具有和不具有金传感器的晶片上获得相同的热反射衰减[J.W.Pomeroy et al.,IEEE Electron Device Lett.35(10),1007(2014)]，证实反应确实来自表面温度。
图3标出了一系列氮化镓-钻石晶片的时间解析的标准化反射变化，每个具有28纳米至100纳米的介电接种层的标称厚度(nominal thickness)，以及通过热丝(HF)生长的钻石基板、化学气相沉积或微波(MW)等离子体化学气相沉积。随着热量更有效地扩散到钻石基板中，瞬态中快速衰减(因此表面温度)表示较低的有效热边界电阻。该测量对有效热边界电阻最敏感，因为氮化镓/钻石接面是主要的热障。然而，钻石基板的影响也有助于温度瞬态，如第3图中的长时间尺度所示。瞬态超过500纳秒的分离表明，不透明的铪(HF)钻石具有比半透明的微波(MW)钻石更小的热导率。
使用有限元热模型(element thermal model)拟合测量的瞬变，并将提取的有效热边界电阻绘制为图4中的介电中间层厚度的函数。有效热边界电阻与介电层厚度大致呈线性关系；这些偏差可能是由于晶圆与晶圆之间不同的钻石成核面的贡献。使用多指电晶体热模型[J.W.Pomeroy et al.,IEEE Electron Device Lett.35(10),1007(2014)]，计算对应于每个有效热边界电阻的峰值信道温升，并显示在右垂直轴上。这突出了减少有效热边界电阻降低装置热阻的重要性。通过将有效热边界电阻从50m2K/GW降低到12m2K/GW，电晶体通道温升可以降低30％。然而，已发现使用标准钻石接种技术需要约35纳米厚度的陶瓷中间层，以在化学气相沉积钻石生长期间保护氮化镓基板。从图4可以看出，这导致有效热边界电阻的下限为约20至25m 2K/GW。
鉴于上述，本发明人已经研究了在化合物半导体基板和其上形成多晶化学气相沉积钻石层生长之间提供更好接口的不同方法。如发明说明部分所述，已经发现，多晶化学气相沉积钻石生长在介电中间层上的早期阶段，通过钻石化学气相沉积合成气氛(synthesisatmosphere)的氢等离子体在未涂布钻石的区域中蚀刻介电中间层(即，在介电中间层上形成钻石的完整涂层之前)。如果介电层的区域被蚀刻到下面的化合物半导体层上，则这会损害化合物半导体层，并且有害地影响对于大功率半导体装置应用至关重要的层的电子特性。然而，通过研究介电中间层的微结构(microstructure)以及其如何被通过使用不同的接种技术和化学气相沉积钻石生长条件来影响，现在已经发现，介电中间层的蚀刻问题是由于非均匀性而加剧具有较薄区域以有效地形成容易蚀刻之弱区域的介电中间层的厚度。这些较薄区域可能是其上沉积介电中间层之化合物半导体表面的平坦度/粗糙度不均匀的结果和/或介电中间层的沉积制程导致介电层的厚度不均匀。还发现，较薄区域可能是由钻石粉末接种期间，例如使用常用摩擦表面方法来接种钻石粉末，在介电中间层中形成的深刻划痕(deep scratches)的结果。此外，蚀穿(etch through)的问题也通过使用早期生长阶段的钻石合成条件而加剧，其中在介电层上形成钻石材料的完全涂层之前，其过度地蚀刻介电层的暴露区域。
因此已经确定，如果这些问题得到缓解，那么介电层的厚度可以显著地减小，而在化学气相沉积钻石生长制程中，其不会蚀刻和损坏下面的化合物半导体材料。这可以通过使用以下技术的组合来实现，包含：
1.在其上沉积介电中间层之前，仔细平坦化化合物半导体表面，其可以包含例如表面抛光技术和/或蚀刻技术，以提供基本没有表面突出缺陷的平坦、低粗糙度、低损伤的表面；
2.仔细控制介电中间层的制程，以提供高平坦度、低粗糙度的介电中间层表面以及低且均匀的介电中间层厚度；
3.可选地进一步对介电中间层进行表面处理，以形成高平坦度、低粗糙度的介电中间层表面以及低且均匀的介电中间层厚度；
4.使用接种方法用钻石粉末接种介电层，而不会在介电层中形成深刻划痕，其包含不使用偏置增强成核(bias enhanced nucleation)而是机械钻石粉末接种技术；以及
5.在化学气相沉积钻石生长的初始阶段中控制化学气相沉积钻石的沉积条件，以在钻石生长的初始阶段期间通过例如将足够的含碳气体引入化学气相沉积合成气氛中，防止接合层(bonding layer)蚀穿到化合物半导体层中，使得接合层在接合层的任何区域被蚀穿到化合物半导体层之前完全涂布在多晶化学气相沉积钻石中。
本发明的实施例可以利用以下特征的组合：
-准备好的表面(低粗糙度/低损伤/低缺陷密度)
-具有纳米精度的可控并可测量的中间层沉积制程
-与中间层和随后的化学气相沉积钻石生长一致的接种制程。这可能包含，例如：
ο纳米接种(超声波/ultrasonic)
ο纳米种子(电化学/electrochemical)
ο不接种，例如偏置增强成核提供了更标准的预合成(pre-synthesis)接种制程的替代方案
ο上述表面处理、中间层沉积、以及直径为至少50mm、75mm、100mm或140mm的晶片的接种的均匀性
-与先前步骤一致的钻石生长过渡期以及有针对性的热障电阻(thermal barrierresistance)。这种过渡期的实践包含：
ο压力/功率斜坡
ο何时以及如何引入碳物质(例如，在何种基板温度引入CH4)
ο碳-氢(C:H)浓度比
ο在直径为至少50mm、75mm、100mm或140mm的晶片上的上述化学气相沉积钻石生长参数的均匀性
实质上，通过这种“理解”，首次生产具有低、受控和针对性的热边界电阻的氮化镓/中间层/钻石产品。
在一种方案中，蚀刻化合物半导体层(例如GaN/AlGaN外延层)以提供平坦、低粗糙度、低缺陷表面。然后将保护的、非常薄的非晶介电层(例如SiN)沉积在表面上。可以使用施加无绒布的细钻石砂粒进行接种，其压力以单位数grams/cm2测量。这与使用以100’sgrams/cm2测量的压力的正常接种方案形成对比。为了补偿较低的施加压力，可以延长相对于更标准的接种方法的时间进行软接种(soft-seeding)制程，例如大约是标准接种制程的两倍。
接种制程的一个重要特征是在非常薄的接合层上形成非常细小的划痕，而不会导致接合层的材料之更深的开槽(grooving)和/或大量(bulk)移除。标准接种可以提供细小的划痕，但通常也从接合层中除去大量的材料。如果大量的材料从超薄接合层移除，那么底层化合物半导体的一部分在早期钻石生长期间被暴露或暴露。在实践中，为了实现细小的划痕而不进行大量的移除，在接种制程中必须仅施加非常轻的压力。一种方法类似于标准机械手臂接种，几乎没有施加压力到接种布上。可以使用自动机械接种方法，其中使用软刷(soft brushes)将超薄接合层接种。为了钻石生长的有效接种，必须对表面进行足够的划伤，而不会产生从超薄接合层去除大量材料的许多划痕及/或深度划痕。
有利的是，在这种制备之基板上的化学气相沉积钻石生长使用适于在大面积晶片上提供高度可控和均匀的化学气相沉积钻石生长条件的化学气相沉积反应器技术进行。例如，专利文献WO2012/084661，WO2012/084657，WO2012/084658，WO2012/084659，WO2012/084655，WO2012/084661和WO2012/084656中描述了一种微波等离子体化学气相沉积钻石反应器技术，其高度可控并且能够提供大面积晶片上之高度均匀的化学气相沉积钻石生长条件，其包含微波功率、电场分布、气体流量和大面积晶片的基板温度等合成参数的可调控制。这确保了在化学气相沉积钻石生长的早期阶段，以大大不同的速度蚀刻所制备的基板，并且只要接合层本身具有高度均匀的厚度，就可以将接合层的厚度减小到最小。
上述方法具有以下优点：(i)可以使钻石-半导体接口处的接合层更薄，从而降低热边界电阻并改善半导体装置的热特性；(ii)半导体装置结构的热边界电阻的均匀性得到改善，从而减轻了大功率半导体应用中的装置结构性能的不均匀性；以及(iii)在其化学气相沉积钻石生长期间不损坏半导体材料，使得其保持适合于大功率半导体应用的良好电子特性。
鉴于上述，提供了一种半导体装置结构，其包含：化合物半导体材料层；以及多晶化学气相沉积钻石材料层，其中该多晶化学气相沉积钻石材料层经由厚度小于25nm、厚度变化不大于15nm的接合层与该化合物半导体材料层接合，其中通过该化合物半导体材料层与该多晶化学气相沉积钻石材料层之间的接口处的瞬态热反射所测量的有效热边界电阻(TBReff)小于25m2K/GW，在半导体装置结构上测量的变化幅度不超过12m2K/GW，并且其中该化合物半导体材料层具有以下特征之一或两者：电荷迁移率至少为1200cm2V-1s-1；以及片电阻不超过700Ω/平方。
本发明的实施例提供了一种钻石化合物半导体(例如氮化镓)接口，于其间设置有超薄接合层，而不损害化合物半导体。因此，可以优化装置结构的热和电子特性。例如，有效热边界电阻(TBReff)可以降低到不超过20m2K/GW、15m2K/GW、12m2K/GW、10m2K/GW、8m2K/GW或6m2K/GW。此外，可以保持化合物半导体的电子特性，以提供：至少1200cm2V-1s-1、1400cm2V- 1s-1或1600cm2V-1s-1的电荷迁移率；不超过700Ω/平方，600Ω/平方或500Ω/平方的片电阻；不超过10-5安培或10-6安培的漏电流；及/或至少5W/mm或6W/mm的最大功率。
图5示出了具有35nm之介电中间层的氮化镓/钻石界面的横截面。通过仔细地平坦化化合物半导体的表面，使用良好控制的介电中间层沉积制程，使用软接种方法，并使用受控的早期钻石生长来减少介电层的蚀刻，介电中间层只有12nm厚的部分受到化学气相沉积钻石生长的影响。因此，很明显，在该实施例中，介电中间层的厚度可以减小到约12nm，同时在化学气相沉积钻石生长期间仍避免蚀刻到氮化镓材料。换句话说，接合层的厚度可以例如小于20nm、15nm或13nm。根据所使用的具体材料和条件，接合层的厚度可以为至少5nm、8nm、10nm或12nm，以提供足够厚度的接合层来保护下面的氮化镓。
使用本文所述的方法明显的改善了化合物半导体和钻石层之间之接口的均匀性。例如，接合层可以具有不超过12nm、10nm、8nm或5nm的厚度变化。这导致更均匀的热性能特性，使有效热边界电阻(TBReff)的变化可以降低到不超过10m2K/GW、8m2K/GW、6m2K/GW或4m2K/GW。此外，这些参数可以在具有至少50mm、80mm、100mm、120mm或140mm的直径的大面积晶片上实现。
接合层可以由非晶或多晶材料形成。接合层材料的例子包含碳化硅、二氧化硅、硅、氮化硅、氮化铝、氧化镁、氮化硼或氧化铍。或者，本发明人发现接合层可以由纳米结晶钻石形成。在这种替代方法中，使用纳米及/或超纳米结晶钻石的超声处理及/或电化学沉积形成受控厚度之实质上无空隙的钻石成核层(nucleation layer)。该方法不包含在钻石材料和化合物半导体材料之间之额外的介电中间层，因此避免了对化合物半导体晶片承受高温并可能影响产量及/或成本之额外的陶瓷沉积步骤的要求。此外，通过消除额外的介电中间层，这开启了将钻石材料和化合物半导体材料之间的有效热边界电阻降低到理论最小值3m2K/GW的机会。还设想这些方法的组合可以用于提供与纳米结晶钻石种子层组合的薄介电层。
此外，已发现如果在接合层中使用碳化物形成材料，例如硅或硅基化合物，然后在化学气相沉积钻石生长的早期阶段，接合层的大部分(例如体积大于50％、75％或90％)可以转化为诸如碳化硅等碳化物材料。在这种情况下，接合层和化学气相沉积钻石合成制程的均匀性允许接合层的受控转化而不蚀穿到下面的化合物半导体。
还已经发现可以使用纳米结晶钻石粉末的胶体悬浮液和施加声波功率形成种子层，其具有选择的颗粒尺寸、沉积时间和声波功率以实现所需的有效热边界电阻(TBReff)，同时还确保种子层在化学气相沉积钻石生长期间用作有效的保护屏障，使得下面的化合物半导体不被过度损坏。一种替代方案是使用电化学方法，其控制钻石/晶片相对电位以产生均匀及保形沉积(conformal deposition)。此外，令人惊奇地发现，这样的种子层不能防止化学气相沉积钻石层与化合物半导体基板的粘合。
虽然之前已经描述了包含胶体悬浮液、纳米结晶钻石粉末和声波功率或电化学沉积的应用于高成核密度钻石的接种和生长，但是用于提高钻石化合物半导体接口之热障电阻(thermal barrier resistance)之方法的影响和性质以前没有被证明。本发明人已经设计了一种涂布化合物半导体基板的方法，其允许调整分散在半导体基板上之种子堆栈的厚度和密度，从而控制与先前实现的结果相比形成这种堆栈有关的热边界电阻。通过调整例如时间、声波功率和接种介质，本发明人已经证明了堆栈之厚度和分散之密度的控制，以便优化与氮化镓和钻石之间的这种层有关的热边界电阻。特别地，通过用于成核之厚且导热的超导纳米结晶及/或纳米结晶钻石涂层代替介电中间层，本发明人已经消除了两个热接口和一个热挑战的成核/保护层。
第6图示出了超纳米结晶种子层的透射电子显微照片(TEM)的横截面，其指示具有可辨别的钻石种子且没有接面空隙的明确定义的纳米结晶钻石接面。纳米结晶钻石层可具有不超过10％、8％、6％或4％的透射电子显微镜影像测量的空隙体积分数。或者或另外，在包含至少200纳米×100纳米的面积的代表性样本中，纳米结晶钻石层可以没有大于20纳米、15纳米厚度10纳米或5纳米厚度的空隙。优选地，在包含至少200纳米×100纳米的面积的代表性样本中，纳米结晶钻石层在透射电子显微镜影像中没有可见空隙。
如上所述的种子层使多晶化学气相沉积钻石材料直接沉积在化合物半导体基板上，而不需要介电中间层。种子层可以使用平均粒度不超过15nm或10nm及/或不小于1nm的纳米结晶钻石粉末形成。在接种步骤中使用的纳米结晶钻石粉末的D90颗粒尺寸可不超过40nm、30nm或20nm。此外，可使用纳米结晶钻石粉末的胶体悬浮液形成种子层，并且可控制诸如沉积时间和声波功率的沉积参数以实现所需的有效热边界电阻(TBReff)。制备化合物半导体基板的一种方法是将硅晶片上的氮化镓接合到载体硅晶片，然后蚀刻出离开接合晶片的生长硅晶片。在移除生长硅晶片之后，暴露氮化镓材料的背面。然后将该暴露的表面浸入到具有纳米钻石晶种的罐中，并将整罐以超声波接种10分钟。通过调整接种的确切时间来调整种子层的厚度。这个确切的时间取决于颗粒的密度和尺寸。然后将化合物半导体基板从罐中取出并旋转干燥以除去不良附着的种子。酒精干燥后得到的晶片准备进行钻石沉积。
虽然本发明可应用于一系列化合物半导体，但根据某些实施方案，化合物半导体材料层包含III-V族化合物半导体材料，例如氮化镓。在接合层上生长的多晶化学气相沉积钻石材料层可以具有至少5微米、10微米、20微米、30微米、50微米、80微米、100微米、200微米、300微米或500微米的厚度。在接合层上生长的覆盖多晶化学气相沉积钻石材料优选为包含微米级晶粒(micron scale grains，即多晶化学气相沉积钻石材料层包含尺寸大于1微米的晶粒)，并且优选地是微波等离子体化学气相沉积钻石材料，因为这种类型的多晶化学气相沉积钻石材料具有比热丝多晶化学气相沉积钻石及/或纳米多晶化学气相沉积钻石更高的热导率。
图7示出了包含化合物半导体材料层70、超薄均匀接合层72和多晶化学气相沉积钻石材料层74的三层结构的示意图。
虽然已经参考实施例具体示出和描述了本发明，但是本领域技术人员将理解，在不脱离权利要求所限定的本发明的范围的情况下，可以对形式和细节进行各种改变。

Claims (20)

1.一种半导体装置结构，其特征在于，包含：
单晶化合物半导体材料层；以及
多晶化学气相沉积钻石材料层，
其中所述多晶化学气相沉积钻石材料层经由厚度小于25nm、厚度变化不大于15nm的接合层与所述单晶化合物半导体材料层接合，
其中通过所述单晶化合物半导体材料层与所述多晶化学气相沉积钻石材料层之间的接口处的瞬态热反射所测量的有效热边界电阻(TBReff)小于25m2K/GW，在该半导体装置结构上测量的变化幅度不超过12m2K/GW，并且
其中所述单晶化合物半导体材料层具有以下特征之一或两者：
电荷迁移率至少为1200cm2V-1s-1；以及
片电阻不超过
Figure FDA0001322605040000011
2.根据权利要求1所述的半导体装置结构，其特征在于，所述接合层的厚度小于20纳米、15纳米或13纳米。
3.根据权利要求1或2所述的半导体装置结构，其特征在于，所述接合层的厚度至少为5纳米、8纳米、10纳米或12纳米。
4.根据权利要求1或2所述的半导体装置结构，其特征在于，所述接合层的厚度变化不大于12纳米、10纳米、8纳米或5纳米。
5.根据权利要求1或2所述的半导体装置结构，其特征在于，所述接合层由非晶或多晶材料形成。
6.根据权利要求1或2所述的半导体装置结构，其特征在于，所述接合层由碳化硅、硅、氮化硅、二氧化硅、氮化铝、氧化镁、氮化硼或氧化铍形成。
7.根据权利要求1或2所述的半导体装置结构，其特征在于，所述接合层由纳米结晶钻石形成。
8.根据权利要求1或2所述的半导体装置结构，其特征在于，通过所述化合物半导体材料层与所述多晶化学气相沉积钻石材料层之间的接口处的瞬态热反射所测量的有效热边界电阻(TBReff)不超过20m2K/GW、15m2K/GW、12m2K/GW、10m2K/GW、8m2K/GW或6m2K/GW。
9.根据权利要求1或2所述的半导体装置结构，其特征在于，在所述半导体装置结构上，通过所述单晶化合物半导体材料层与所述多晶化学气相沉积钻石层之间的接口处的瞬态热反射所测量的有效热边界电阻(TBReff)的变化不大于10m2K/GW、8m2K/GW、6m2K/GW或4m2K/GW。
10.根据权利要求1或2所述的半导体装置结构，其特征在于，所述单晶化合物半导体材料层的该电荷迁移率至为1200cm2V-1s-1，1400cm2V-1s-1或1600cm2V-1s-1。
11.根据权利要求1或2所述的半导体装置结构，其特征在于，所述单晶化合物半导体材料层的该片电阻不大于
Figure FDA0001322605040000022
或
Figure FDA0001322605040000021
12.根据权利要求1或2所述的半导体装置结构，其特征在于，所述单晶化合物半导体材料层具有不超过10-5安培或10-6安培的漏电流。
13.根据权利要求1或2所述的半导体装置结构，其特征在于，所述单晶化合物半导体材料层具有至少5W/mm或6W/mm的最大功率。
14.根据权利要求1或2所述的半导体装置结构，其特征在于，晶片具有直径为至少50微米、80微米、100微米、120微米或140微米的形式。
15.根据权利要求1或2所述的半导体装置结构，其特征在于，所述多晶化学气相沉积钻石材料层具有至少5微米、10微米、20微米、30微米、50微米、80微米、100微米、200微米、300微米或500微米的厚度。
16.根据权利要求1或2所述的半导体装置结构，其特征在于，该单晶化合物半导体材料层包含III-V族化合物半导体材料。
17.根据权利要求16所述的半导体装置结构，其特征在于，所述III-V族化合物半导体材料是氮化镓。
18.一种制造根据前述权利要求中任一项所述的半导体装置结构的方法，其特征在于，该方法包含：
提供包括单晶化合物半导体材料层的基板；
在所述基板的表面上形成接合层，该接合层具有小于25纳米的厚度，且厚度变化不大于15纳米；以及
使用化学气相沉积(CVD)技术在所述接合层上生长多晶化学气相沉积钻石层，其中控制早期阶段生长以防止该接合层蚀穿至所述单晶化合物半导体层。
19.根据权利要求18所述的方法，其特征在于，形成所述接合层的步骤包含沉积所述接合层，平坦化所述接合层，接着用钻石粉末接种所述接合层，其中控制所述接种使得没有深刻划痕被引入所述接合层，从而满足权利要求1或4中所述的厚度变化要求。
20.根据权利要求18或19所述的方法，其特征在于，生长所述多晶化学气相沉积钻石层的步骤包含在钻石生长的初始阶段期间将足够的含碳气体引入所述化学气相沉积合成气氛中，使得所述接合层的任何区域在蚀穿到所述单晶化合物半导体层之前完全涂布于所述多晶化学气相沉积钻石。
CN201580068727.6A 2014-12-18 2015-12-09 化合物半导体装置结构及其制造方法 Active CN107135666B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462093727P 2014-12-18 2014-12-18
US62/093,727 2014-12-18
GB1502698.2 2015-02-18
GB201502698A GB201502698D0 (en) 2015-02-18 2015-02-18 Compound semiconductor device structures comprising polycrystalline CVD diamond
PCT/EP2015/079061 WO2016096556A1 (en) 2014-12-18 2015-12-09 Compound semiconductor device structures comprising polycrystalline cvd diamond

Publications (2)

Publication Number Publication Date
CN107135666A CN107135666A (zh) 2017-09-05
CN107135666B true CN107135666B (zh) 2020-05-22

Family

ID=52781783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580068727.6A Active CN107135666B (zh) 2014-12-18 2015-12-09 化合物半导体装置结构及其制造方法

Country Status (7)

Country Link
US (2) US10297526B2 (zh)
EP (1) EP3234985B1 (zh)
JP (1) JP6831785B2 (zh)
KR (1) KR101940200B1 (zh)
CN (1) CN107135666B (zh)
GB (2) GB201502698D0 (zh)
WO (1) WO2016096556A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332820B2 (en) 2017-03-20 2019-06-25 Akash Systems, Inc. Satellite communication transmitter with improved thermal management
US10128107B1 (en) * 2017-08-31 2018-11-13 Rfhic Corporation Wafers having III-Nitride and diamond layers
EP3556454B1 (en) * 2018-04-16 2024-05-29 IMEC vzw Formation of diamond membranes
US11654635B2 (en) 2019-04-18 2023-05-23 The Research Foundation For Suny Enhanced non-destructive testing in directed energy material processing
WO2020263845A1 (en) * 2019-06-24 2020-12-30 Akash Systems, Inc. Material growth on wide-bandgap semiconductor materials
GB202018616D0 (en) * 2020-11-26 2021-01-13 Element Six Tech Ltd A diamond assembly
WO2023048160A1 (ja) * 2021-09-22 2023-03-30 エア・ウォーター株式会社 半導体基板、半導体デバイス、半導体基板の製造方法、および半導体デバイスの製造方法
CN114063140B (zh) * 2021-11-16 2023-12-05 郑州工程技术学院 一种消除极化效应的金刚石中子探测器的制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6814130B2 (en) * 2000-10-13 2004-11-09 Chien-Min Sung Methods of making diamond tools using reverse casting of chemical vapor deposition
US7132309B2 (en) * 2003-04-22 2006-11-07 Chien-Min Sung Semiconductor-on-diamond devices and methods of forming
JP4009090B2 (ja) * 2001-11-08 2007-11-14 株式会社神戸製鋼所 ダイヤモンド被覆非ダイヤモンド炭素部材の製造方法
GB0505752D0 (en) * 2005-03-21 2005-04-27 Element Six Ltd Diamond based substrate for gan devices
US8236594B2 (en) * 2006-10-20 2012-08-07 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
WO2008091910A2 (en) * 2007-01-22 2008-07-31 Group4 Labs, Llc Composite wafers having bulk-quality semiconductor layers
JP5777962B2 (ja) 2011-07-14 2015-09-16 日本バイリーン株式会社 ダイヤモンド膜の製造方法
GB201121666D0 (en) * 2011-12-16 2012-01-25 Element Six Ltd Synthetic diamond coated compound semiconductor substrates
GR1008013B (el) 2012-04-25 2013-10-22 Ιδρυμα Τεχνολογιας Και Ερευνας (Ιτε), Μεθοδος ετεροεπιταξιακης αναπτυξης ιιι-νιτριδιων, πολικοτητας μετωπου-μεταλλου ιιι, πανω σε υποστρωματα αδαμαντα
US20140033968A1 (en) * 2012-07-31 2014-02-06 MEMC Electronic Materials S.p.A Controlled Doping Device For Single Crystal Semiconductor Material and Related Methods
US9685513B2 (en) * 2012-10-24 2017-06-20 The United States Of America, As Represented By The Secretary Of The Navy Semiconductor structure or device integrated with diamond

Also Published As

Publication number Publication date
GB2534675B (en) 2017-05-10
GB201521647D0 (en) 2016-01-20
US10446468B2 (en) 2019-10-15
US20190189533A1 (en) 2019-06-20
KR101940200B1 (ko) 2019-01-18
EP3234985B1 (en) 2022-09-07
KR20170106645A (ko) 2017-09-21
EP3234985A1 (en) 2017-10-25
GB2534675A (en) 2016-08-03
US10297526B2 (en) 2019-05-21
JP6831785B2 (ja) 2021-02-17
US20170271235A1 (en) 2017-09-21
GB201502698D0 (en) 2015-04-01
JP2018506169A (ja) 2018-03-01
CN107135666A (zh) 2017-09-05
GB2534675A8 (en) 2016-11-16
WO2016096556A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
CN107135666B (zh) 化合物半导体装置结构及其制造方法
CN107347256B (zh) 化合物半导体装置结构及其制造方法
JP6667490B2 (ja) 多結晶質窒化アルミニウム焼結体の熱膨張処理、および半導体製造へのその応用
US9679764B2 (en) Semiconductor device structures comprising polycrystalline CVD diamond with improved near-substrate thermal conductivity
Liang et al. Fabrication of GaN/diamond heterointerface and interfacial chemical bonding state for highly efficient device design
JP5978548B2 (ja) ダイヤモンド上の窒化ガリウム型ウェーハの製造方法
US20230307249A1 (en) Heteroepitaxial structure with a diamond heat sink
RU2802796C1 (ru) Гетероэпитаксиальная структура с алмазным теплоотводом для полупроводниковых приборов и способ ее изготовления
Francis et al. Nanocrystalline Diamond Lateral Overgrowth for High Thermal Conductivity Contact to Unseeded Diamond Surface
KR20210066330A (ko) 본딩/디본딩이 용이한 마스킹 블록, 마스킹 블록의 제조 방법 및 마스킹 블록을 이용한 이차원 소재의 패턴 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant