CN107085132A - 一种正电压供电下的高精度负压检测电路 - Google Patents

一种正电压供电下的高精度负压检测电路 Download PDF

Info

Publication number
CN107085132A
CN107085132A CN201710351208.1A CN201710351208A CN107085132A CN 107085132 A CN107085132 A CN 107085132A CN 201710351208 A CN201710351208 A CN 201710351208A CN 107085132 A CN107085132 A CN 107085132A
Authority
CN
China
Prior art keywords
pmos
nmos tube
drain electrode
grid
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710351208.1A
Other languages
English (en)
Other versions
CN107085132B (zh
Inventor
孙伟锋
薛尚嵘
陆扬扬
陶思文
祝靖
陆生礼
时龙兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University - Wuxi Institute Of Technology Integrated Circuits
Southeast University
Original Assignee
Southeast University - Wuxi Institute Of Technology Integrated Circuits
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University - Wuxi Institute Of Technology Integrated Circuits, Southeast University filed Critical Southeast University - Wuxi Institute Of Technology Integrated Circuits
Priority to CN201710351208.1A priority Critical patent/CN107085132B/zh
Publication of CN107085132A publication Critical patent/CN107085132A/zh
Application granted granted Critical
Publication of CN107085132B publication Critical patent/CN107085132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种正电压供电下的高精度负压检测电路，包括采样电压生成电路、带隙基准电压源、高精度电压比较器和输出驱动器，采样电压生成电路包括低压线性稳压管LDO和电阻分压网络，低压线性稳压管LDO稳定输出固定2.5V电压Vo与输入的负电压信号IN通过电阻分压得到正采样电压Vn，将Vn与带隙基准电压源产生的正基准电压Vref通过高精度电压比较器进行比较，Vn、Vref分别连接高精度电压比较器的负、正向输入端，比较结果通过输出驱动器输出对应的逻辑控制信号OUT，当输入信号IN为要检测的负电压信号时，输出驱动器输出逻辑高电平“1”，否则输出逻辑低电平“0”，实现了正电压供电下输入负电压信号的检测。

Description

一种正电压供电下的高精度负压检测电路
技术领域
本发明涉及用于对芯片检测电源电压或者输入信号电压的负压检测电路，特别涉及一种正电压供电下的高精度负压检测电路，属于集成电路技术领域。
背景技术
随着半导体技术及通信、互联网、计算机、汽车电子行业的蓬勃发展，芯片的成本越来越低，越来越多的便携式电子设备诸如智能手机、便携式/平板电脑、MP3播放器、数码相机、便携测试仪器不断涌现，极大地丰富和方便了人们的生活。现在这些便携式电子设备已经成为人们生活中不可缺少的一部分，并有着极为广阔的发展空间。由于这些电子产品均向轻型化、小型化、可携带化方向发展，便对其使用可靠性提出了更高要求。而且便携式电子系统相对较复杂，包含许多不同模块，如手机中射频发射接收电路、IO接口模块、AD/DA模块、微处理器、数字信号处理电路等，所以为了保证芯片中各功能模块正确运行，确保芯片正常工作，经常需要检测电源电压或者输入信号电压，以确定芯片良好的工作状态，避免不确定状态导致芯片的误动作，影响芯片的精度、稳定性及可靠性等。电压检测电路在现代射频及微波测量设备和系统中有着重要应用，也是无线电天文学或战争在毫米波段上应用的一个关键电路；电压检测电路还对微波功率器件的元件、传感器和电压驻波比电路分析仪有着重要意义。
电压检测电路有正压检测和负压检测，在负压驱动芯片中一般都会用到负压检测电路，以确保驱动电路正常工作。传统的负压检测电路均由负基准电压和比较器组成，显然，该方法需要负基准电压，对于本身不带负电压的芯片，要想实现正电压供电下负压的检测，这一负基准电压可以从片外引入，但难以满足片上集成的要求。因此，在不引入负基准电压的情况下，如何实现正电压供电下负压的检测成为关键技术难点。
发明内容
本发明的目的是针对传统负压检测电路引入负基准电压难以满足片上集成的问题，提出一种正电压供电下的高精度负压检测电路，在正电压供电下实现负压检测。基于采样电压生成电路可以有效避免负基准电压的引入，并基于精准带隙基准电压源和高精度电压比较器可以实现高精度负压检测。
为实现上述发明目的，本发明采取以下技术方案：一种正电压供电下的高精度负压检测电路，供电电压VDD为正电压，其特征在于：包括采样电压生成电路、带隙基准电压源、高精度电压比较器和输出驱动器，采样电压生成电路用于将输入的负电压信号IN抬高得到正采样电压Vn，包括低压线性稳压管LDO和电阻分压网络两部分，低压线性稳压管LDO稳定输出固定2.5V电压Vo与输入的负电压信号IN通过电阻网络分压得到正采样电压Vn，该正采样电压Vn与带隙基准电压源产生的正基准电压Vref通过高精度电压比较器进行比较，正采样电压Vn连接高精度电压比较器的负向输入端，正基准电压Vref连接高精度电压比较器的正向输入端，比较结果通过输出驱动器输出对应的逻辑控制信号OUT，当输入信号IN为要检测的负电压信号时，输出驱动器输出逻辑高电平“1”，否则输出逻辑低电平“0”，实现了正电压供电下输入负电压信号的检测。
所述采样电压生成电路包括低压线性稳压管LDO以及电阻R01、R02构成的分压网络，低压线性稳压管LDO输出的2.5V电压Vo连接电阻R01的一端，电阻R02的一端连接被检测的输入负电压信号IN，电阻R02的另一端连接电阻R01的另一端并作为采样电压生成电路的输出端，输出将负电压信号IN抬高后得到的正采样电压Vn；
带隙基准电压源包括偏置电路、上电启动电路、运算放大器、基本带隙基准电路和RC滤波电路；其中：
偏置电路包括PMOS管P1、PMOS管P2、NMOS管N1、电阻R0、电阻R4及电阻R5；PMOS管P1的源极连接VDD，PMOS管P1的漏极与PMOS管P2的源极连接，PMOS管P2的漏极通过电阻R4与R5串联后连接NMOS管N1的漏极，NMOS管N1的源极接地，NMOS管N1的栅极连接PMOS管P2的漏极，PMOS管P1的栅极与PMOS管P2的栅极互连并通过电阻R0接地；
上电启动电路包括PMOS管P3、PMOS管P4、PMOS管P5、PMOS管P6、NMOS管N2，NMOS管N4及NMOS管N5；PMOS管P3的源极、PMOS管P4的源极及PMOS管P5的源极均连接VDD，PMOS管P3的栅极与PMOS管P4的栅极以及PMOS管P5的栅极互连并连接PMOS管P3的漏极和NMOS管N2的漏极，NMOS管N2的源极接地，NMOS管N2的栅极连接偏置电路中NMOS管N1的漏极，PMOS管P4的漏极连接PMOS管P6的源极，PMOS管P6的漏极与NMOS管N4的漏极互连并连接NMOS管N5的栅极，NMOS管N4的源极接地，PMOS管P6的栅极和NMOS管N4的栅极互连并连接带隙基准电压源输出的正基准电压Vref，PMOS管P5的漏极连接NMOS管N5的漏极；
运算放大器包括PMOS管P7～PMOS管P9，PMOS管P11～PMOS管P15，NMOS管N6～NMOS管N9以及电容Co，PMOS管P7～PMOS管P9的源极均连接VDD，PMOS管P8的栅极与PMOS管P9的栅极互连并连接PMOS管P11的漏极和NMOS管N7的漏极，PMOS管P8的漏极连接PMOS管P11的源极，PMOS管P9的漏极连接PMOS管P12的源极，PMOS管P11的栅极与PMOS管P12的栅极及PMOS管P7的栅极连接在一起并连接PMOS管P7的漏极和NMOS管N6的漏极，NMOS管N6的源极及NMOS管N7的源极均接地，NMOS管N6的栅极与NMOS管N7的栅极互连并与电容Co的一端、PMOS管P14的漏极、NMOS管N8的漏极以及上电启动电路中NMOS管N5的源极连接在一起，电容Co的另一端接地，PMOS管P12的漏极连接PMOS管P14的源极和PMOS管P15的源极，PMOS管P15的漏极与NMOS管N9的漏极和栅极以及NMOS管N8的栅极连接在一起，NMOS管N8的源极及NMOS管N9的源极均接地；
基本带隙基准电路包括PMOS管P10、PMOS管P13、PNP双极型晶体管Q1、PNP双极型晶体管Q2以及电阻R1～电阻R3，PNP双极型晶体管Q1和Q2以及电阻R1、R2、R3构成带隙电压产生器；PMOS管P10的源极连接VDD，PMOS管P10的栅极连接运算放大器中PMOS管P9的栅极，PMOS管P10的漏极连接PMOS管P13的源极，PMOS管P13的栅极连接运算放大器中PMOS管P12的栅极，PMOS管P13的漏极分别连接电阻R1的一端和电阻R2的一端，电阻R1的另一端连接PNP双极型晶体管Q1的发射极和运算放大器中PMOS管P15的栅极，电阻R2的另一端连接电阻R3的一端和运算放大器中PMOS管P14的栅极，电阻R3的另一端连接PNP双极型晶体管Q2的发射极，PNP双极型晶体管Q1的集电极和基极以及PNP双极型晶体管Q2的集电极和基极均接地；
RC滤波电路包括电阻R和电容C，电阻R与电容C串联，电容C的非串联端接地，电阻R的非串联端连接基本带隙基准电路中PMOS管P13的漏极并作为带隙基准电压源的输出端，输出正基准电压Vref；
高精度电压比较器包括第一、第二两级前置预放大级、锁存级、推挽输出级和输出缓冲级；
第一级前置预放大级包括PMOS管P01、PMOS管P02、NMOS管N01、NMOS管N02、NMOS管N03以及电阻RF1、电阻RF2、电阻R11和电阻R22；PMOS管P01和PMOS管P02的源极均连接VDD，PMOS管P01的栅极与PMOS管P02的栅极互连并连接电阻RF1与电阻RF2的串联端，PMOS管P01的漏极连接电阻RF1的另一端和NMOS管N01的漏极，PMOS管P02的漏极连接电阻RF2的另一端和NMOS管N02的漏极，NMOS管N01的源极与NMOS管N02的源极互连并连接NMOS管N03的漏极，NMOS管N03的源极接地，NMOS管N03的栅极连接偏置电压Vbias，NMOS管N01的栅极连接电阻R11的一端，电阻R11的另一端作为高精度电压比较器的负向输入端连接正采样电压Vn，NMOS管N02的栅极连接电阻R22的一端，电阻R22的另一端作为高精度电压比较器的正向输入端连接带隙基准电压源产生的正基准电压Vref；
第二级前置预放大级包括PMOS管P03、PMOS管P04、NMOS管N04、NMOS管N05和NMOS管N06；PMOS管P03的源极和PMOS管P04的源极均连接VDD，PMOS管P03的栅极与PMOS管P04的栅极互连并连接PMOS管P03的漏极和NMOS管N04的漏极，PMOS管P04的漏极连接NMOS管N05的漏极，NMOS管N05的栅极连接第一级前置预放大级中NMOS管N01的漏极，NMOS管N04的栅极连接第一级前置预放大级中NMOS管N02的漏极，NMOS管N04的源极及NMOS管N05的源极互连并连接NMOS管N06的漏极，NMOS管N06的栅极连接偏置电压Vbias，NMOS管N06的源极接地；
锁存级包括PMOS管P05、PMOS管P06、PMOS管P07、NMOS管N07、NMOS管N08和NMOS管N09；PMOS管P05的源极、PMOS管P06的源极和PMOS管P07的源极均连接VDD，PMOS管P05的栅极和漏极与NMOS管N07的漏极、PMOS管P06的漏极以及PMOS管P07的栅极连接在一起，PMOS管P06的栅极连接PMOS管P07的漏极和NMOS管N08的漏极，NMOS管N07的源极与NMOS管N08的源极互连并连接NMOS管N09的漏极，NMOS管N09的栅极连接偏置电压Vbias，NMOS管N09的源极接地，NMOS管N07的栅极连接第二级前置预放大级中NMOS管N05的漏极，NMOS管N08的栅极连接第二级前置预放大级中NMOS管N04的漏极；
推挽输出级包括PMOS管P08和NMOS管N010，PMOS管P08的源极连接VDD，PMOS管P08的栅极连接锁存级中NMOS管N08的漏极，PMOS管P08的漏极连接NMOS管N010的漏极，NMOS管N010的栅极连接偏置电压Vbias，NMOS管N010的源极接地；
输出缓冲级包括PMOS管P09、PMOS管P010、NMOS管N011和NMOS管N012，PMOS管P09的源极和PMOS管P010的源极均连接VDD，PMOS管P09的漏极连接NMOS管N011的漏极并与PMOS管P010的栅极和NMOS管N012的栅极连接在一起，PMOS管P09的栅极与NMOS管N011的栅极互连并连接推挽输出级中PMOS管P08的漏极，NMOS管N011的源极和NMOS管N012的源极均接地，PMOS管P010的漏极与NMOS管N012的漏极互连作为输出缓冲级的输出端同时也是高精度电压比较器的输出端，输出逻辑控制信号V_IN；
输出驱动器包括前置驱动级和功率管驱动级，前置驱动级的输入端接受高精度电压比较器输出的逻辑控制信号V_IN，前置驱动级的输出连接功率管驱动级，功率管驱动级的输出OUT驱动片外负载；从前置驱动级的输入端V_IN到功率管驱动级的输出端OUT之间，输出驱动器电路采用了信号路径的多样化技术与分布式和加权开关驱动技术，前置驱动级包括两部分电路，一部分电路的输出用于驱动功率管驱动级中的PMOS输出晶体管，另一部分电路的输出用于驱动功率管驱动级中的NMOS输出晶体管，其中：
用于驱动功率管驱动级中PMOS输出晶体管的前置驱动级包括PMOS管P004、PMOS管P005、PMOS管P006、NMOS管N004、NMOS管N005、NMOS管N006，由PMOS管P007、NMOS管N007、NMOS管N008和NMOS管N009构成的第一个大尺寸缓冲器以及由PMOS管P008和NMOS管N010构成的第一个小尺寸缓冲器；PMOS管P004的源极和PMOS管P005的源极均连接VDD，PMOS管P004的栅极与NMOS管N004的栅极互连并作为输入端，连接高精度电压比较器输出的逻辑控制信号V_IN，PMOS管P004的漏极与NMOS管N004的漏极互连并连接PMOS管P005的栅极和NMOS管N005的栅极，PMOS管P005的漏极连接PMOS管P006的源极，PMOS管P006的漏极连接NMOS管N005的漏极和NMOS管N006的漏极，NMOS管N006的栅极与PMOS管P006的栅极互连，NMOS管N004的源极、NMOS管N005的源极和NMOS管N006的源极均接地，PMOS管P007的栅极与NMOS管N007的栅极、NMOS管N008的栅极以及NMOS管N009的栅极连接在一起并连接PMOS管P008的栅极、NMOS管N010的栅极、NMOS管N005的漏极和NMOS管N006的漏极，PMOS管P007的源极和PMOS管P008的源极均连接VDD，PMOS管P007的漏极连接NMOS管N007的漏极并作为第一大尺寸缓冲器的输出端，NMOS管N007的源极连接NMOS管N008的漏极，NMOS管N008的源极连接NMOS管N009的漏极，NMOS管N009的源极接地，PMOS管P008的漏极连接NMOS管N010的漏极并作为第一小尺寸缓冲器的输出端，NMOS管N010的源极接地；
用于驱动功率管驱动级中NMOS输出晶体管的前置驱动级包括电阻R001、PMOS管P009、PMOS管P010、PMOS管P011、NMOS管N011、NMOS管N012、NMOS管N013，由PMOS管P012、PMOS管P013、PMOS管P014和NMOS管N014构成的第二个大尺寸缓冲器以及由PMOS管P0015和NMOS管N015构成的第二个小尺寸缓冲器；PMOS管P009的源极、PMOS管P010的源极和PMOS管P011的源极均连接VDD，PMOS管P009的栅极与NMOS管N011的栅极互连并连接电阻R001的一端和用于驱动功率管驱动级中PMOS输出晶体管的前置驱动级中NMOS管N006的栅极与PMOS管P006的栅极的互连端，电阻R001的另一端接地，PMOS管P009的漏极与NMOS管N011的漏极以及PMOS管P011的栅极和NMOS管N012的栅极连接在一起，PMOS管P011的漏极连接PMOS管P010的漏极和NMOS管N012的漏极，NMOS管N012的源极连接NMOS管N013的漏极，NMOS管N013的栅极连接PMOS管P010的栅极和用于驱动功率管驱动级中PMOS输出晶体管的前置驱动级中PMOS管P004的漏极与NMOS管N004的漏极的互连端，NMOS管N011的源极和NMOS管N013的源极均接地，PMOS管P012的栅极与PMOS管P013的栅极、PMOS管P014的栅极以及NMOS管N014的栅极连接在一起并连接PMOS管P015的栅极、NMOS管N015的栅极、PMOS管P010的漏极和PMOS管P011的漏极，PMOS管P012的源极和PMOS管P015的源极均连接VDD，PMOS管P012的漏极连接PMOS管P013的源极，PMOS管P013的漏极连接PMOS管P014的源极，PMOS管P014的漏极连接NMOS管N014的漏极，NMOS管N014的源极接地，PMOS管P015的漏极连接NMOS管N015的漏极，NMOS管N015的源极接地；
功率管驱动级包括一对大尺寸输出晶体管和一对小尺寸输出晶体管，小尺寸输出晶体管包括PMOS管P001和NMOS管N001，PMOS管P001的源极连接VDD，PMOS管P001的漏极连接NMOS管N001的漏极并作为该对小尺寸输出晶体管的输出端，NMOS管N001的源极接地，PMOS管P001的栅极连接前置驱动级中第一个小尺寸缓冲器的输出端，NMOS管N001的栅极连接前置驱动级中第二个小尺寸缓冲器的输出端；大尺寸输出晶体管包括PMOS管P002和NMOS管N002，PMOS管P002的源极连接VDD，PMOS管P002的漏极连接NMOS管N002的漏极并作为该对大尺寸输出晶体管的输出端，NMOS管N002的源极接地，PMOS管P002的栅极连接前置驱动级中第一个大尺寸缓冲器的输出端，NMOS管N002的栅极连接前置驱动级中第二个大尺寸缓冲器的输出端，小尺寸输出晶体管的输出端与大尺寸输出晶体管的输出端连接在一起共同作为功率管驱动级的输出端，也是输出驱动器的输出端OUT。
所述高精度电压比较器的第一级前置预放大级中，电阻R11和电阻R22的阻值相同，以匹配高精度电压比较器正向输入端和负向输入端的阻抗。
所述输出驱动器的功率管驱动级中，在功率管驱动级的输出端OUT与地端之间设有电阻R002，将不确定的信号通过电阻R002嵌位在低电平。
所述输出驱动器的功率管驱动级中，为防止静电对芯片内部电路造成的影响，设有ESD静电保护电路，包括PMOS管P003和NMOS管N003，PMOS管P003的栅极与源极互连并连接VDD，NMOS管N003的栅极与源极互连并接地，PMOS管P003的漏极与NMOS管N003的漏极互连并连接功率管驱动级的输出端OUT。
本发明的优点及显著效果：本发明中采用了采样电压生成电路以实现在不引入负基准电压的情况下完成正电压供电下负压的检测，该采样电压生成电路由低压线性稳压器LDO和电阻分压网络组成，LDO稳定输出固定2.5V电压与输入的负电压信号通过电阻网络分压得到正采样电压，该采样电压与正基准电压进行比较，有效避免了负基准电压的引入。同时，为了实现负压检测电路的高精度检测，本发明提出了一种精准带隙基准电压源电路和高精度电压比较器电路。其中，精准带隙基准电压源采用对温度及电源电压，甚至对工艺条件影响都不敏感的带隙结构，并在设计中采用共源共栅(Cascode)电路结构来增大电源抑制比，并引入RC滤波电路来滤除噪声，改善高频电源抑制比，使得带隙基准电压源受温度及电源电压波动的影响明显减小，稳定输出固定电压，降低由于基准电压波动而导致的检测精度下降。高精度电压比较器采用两级前置预放大级加一级锁存级的电路结构，并在前置预放大级中引入共模反馈电路实现高增益放大器，提高比较器精度，而且，设计中折中考虑增益和带宽对精度和速度的要求，关键是针对锁存级负向输入端的负载管采用PMOS P06管作为负电阻同二极管连接的PMOS P05管并联，保证比较器具有最佳的增益和带宽，使得比较器具有较高检测精度的同时实现快速比较，最终比较结果经过推挽输出级并经过两级输出缓冲级将模拟信号转换为数字信号，明显提高负压检测电路的检测精度。本发明有效避免了正电压供电下负压检测电路中负基准电压的引入，并使得负压检测电路的精度明显提高。
附图说明
图1本发明负压检测电路结构图；
图2本发明中的带隙基准电压源电路结构图；
图3本发明中的高精度电压比较器电路结构图；
图4本发明中的输出驱动器电路结构图。
具体实施方式
参看图1，电压检测电路的基本原理是当被检测的输入信号在一定范围内变化时，输出信号不变；而当被检测的输入信号变化到某一个或某几个特定值时，输出信号发生改变。这可以通过将被检测的输入信号电压与固定的参考电压比较实现，如果在正电压供电下检测输入正电压信号可以很容易的将两个电压信号进行比较输出对应的逻辑控制信号，但是在正电压供电下检测输入负电压信号时，在不引入负基准电压的情况下，则需要将输入负电压信号抬高到正电压与正基准电压比较输出对应的逻辑控制信号。根据电压检测电路的原理分析，本发明负压检测电路是实现正电压供电下负压的检测，为不引入负基准电压，需要将输入的负电压信号抬高到正电压。
图1中，本发明包括采样电压生成电路，带隙基准电压源、高精度电压比较器和输出驱动器，供电电压VDD为+5V。采样电压生成电路用于将输入的负电压信号IN抬高得到正采样电压Vn，包括低压线性稳压管LDO和电阻分压网络两部分，低压线性稳压管LDO稳定输出固定2.5V电压Vo与输入的负电压信号IN通过电阻R01、R02构成的分压网络得到正采样电压Vn，该正采样电压Vn与带隙基准电压源产生的正基准电压Vref通过高精度电压比较器进行比较，正采样电压Vn连接高精度电压比较器的负向输入端，正基准电压Vref连接高精度电压比较器的正向输入端，比较结果通过输出驱动器输出对应的逻辑控制信号OUT，当IN输入端的输入信号为要检测的负电压信号时，比较器负向输入端电压Vn小于正向端基准电压Vref，比较器结果经过输出驱动器输出逻辑高电平“1”；反之，当IN输入端的输入信号电压为0V(即没有输入要检测的负电压信号)时，此时比较器负向输入端电压Vn大于正向端基准电压Vref，比较结果经过输出驱动器输出逻辑低电平“0”，由此实现了正电压供电下输入负电压信号的检测。
图2为本发明带隙基准电压源电路结构图。采用对温度、电源电压，工艺条件影响都不敏感的带隙结构，同时为满足高精度检测的要求，采用共源共栅电路结构来增大电源抑制比，并引入RC滤波电路来滤除噪声，改善高频电源抑制比。包括偏置电路、上电启动电路、运算放大器、基本带隙基准电路和RC滤波电路。根据负压检测电路的设计要求，实现高精度检测，比较器精度就要高，同时要有一个精准的基准电压源，以满足高精度检测的要求；高精度检测对于带隙基准电压源的温度特性、噪声及纹波特性要求比较严格，如果只用一个典型的带隙基准电压源结构很难满足电路高电源抑制比和低噪声的特性，因此，设计中采用共源共栅(Cascode)电路结构来增大电源抑制比，并引入RC滤波电路来滤除噪声，改善高频电源抑制比，同时双极型晶体管Q1、Q2为核心的基本带隙基准电路具有较高的温度稳定性，温度特性良好。本发明中由PMOS管P8～P13构成的共源共栅(Cascode)结构，增大了输出电阻，减小了由于沟道调制效应而导致的电流不匹配，减小了镜像电流之间的误差。同时，高的输出阻抗提供了一个接近理想的电流源，减小了输入电压变化对基准输出电压的影响，有效增大了电源抑制比。同时，为了滤除带隙基准电压源的输出噪声，抑制电源纹波，在带隙基准电压源输出端添加一个一阶RC低通滤波器，RC滤波器引入的这个从电源电压到基准输出之间的极点，对于电源抑制比(即输入电压的变化与带隙基准输出电压的变化之比)来说，就等同于在相同频率处引入了一个零点，从而对高频处电源抑制比也起到了积极影响。
图3为本发明高精度电压比较器电路结构图，包括第一、第二两级前置预放大级、锁存级、推挽输出级和输出缓冲级。在高精度负压检测电路设计中，高精度电压比较器是必不可少的。作为检测电路的核心模块，它将正采样电压与正基准电压进行比较输出对应的逻辑控制信号，为实现高精度检测，比较器的精度必须足够大。同时，为减小传输延时，比较器的响应速度也要着重考虑。为此，本发明中高精度电压比较器采用两级前置预放大级加一级锁存级的电路结构，并在前置预放大级中引入共模反馈电路实现高增益放大器，提高比较器精度，同时，设计中折中考虑增益和带宽对精度和速度的要求，关键是针对锁存级负向输入端的负载管采用PMOS管P06作为负电阻同二极管连接的PMOS P05管并联，增大电平翻转时流过该支路的电流，保证比较器具有最佳的增益和带宽，使得比较器具有较高检测精度的同时实现快速比较，比较结果经过推挽输出级并经过两级输出缓冲级将模拟信号转换为数字信号。当输入要检测的负电压信号时，采样电压将大于基准电压，此时输出逻辑高电平；反之，采样电压将小于基准电压，输出逻辑低电平。
如图3所示，高精度电压比较器第一级前置预放大级采用全差分电路结构，相比单端类似电路，全差分电路具有更大的输出摆幅而且避免了镜像极点，闭环速度相对较高。在高增益全差分电路中，输出共模电平对于器件特性及失配相当敏感，无法确定，而且难以通过差动反馈达到稳定。因此，设计中通过增加共模反馈网络(Common Mode FeedbackNetwork，CMFB)，检测两个输出端的共模电平，并有根据地调节放大器中一个偏差电流。
共模检测反馈网络如图3中所示：该共模反馈网络通过两个相等的电阻RF来抵消差分信号，由此得到一个用于PMOS管P01、P02栅极的共模偏置。因此，没有产生偏置问题，电流源I0决定了所有电流。此时，对于Vout1和Vout2的差动变化，P点是虚地的，故对于差动信号，PMOS是作为电流源工作的，明显提高了增益，此时增益表达式为：
AV1＝gmN01,02·(roN01,02||roP01,02||RF) (3-1)
其中，gmN1,2是NMOS管N1/N2的跨导，roN1,2、roP1,2分别是NMOS管N1/N2及PMOS管P1/P2的导通电阻，RF是共模反馈电阻。
由(3-1)式可看出，该电路存在的一个主要缺点：是电阻RF必须足够大，以确保有足够大的增益。比较器第二级前置预放大级采用有源负载的的差分电路结构，进一步提高电路增益。
锁存级设计中折中考虑精度和速度对增益和带宽的要求，关键是针对锁存比较级负向输入端的负载管P06采用PMOS管P06作为负电阻同二极管连接的PMOS管P05并联，增大电平翻转时流过该支路的电流；通过调节PMOS管P05、P06与P07的尺寸，可以保证比较器具有最佳的增益和带宽，保证比较器具有较高检测精度的同时实现快速比较。
同时，设计中在比较器的正向输入端和负向输入端接入了相同阻值的电阻R11及R22，以匹配两个输入端的阻抗，使内部的差分放大器尽量处于平衡状态，减小由于输入电阻的不平衡而造成的附加差模输入电流，提高共模抑制比。最终的比较结果经过推挽输出级并经过两级输出缓冲级输出，将模拟信号转化为数字信号。
图4为本发明输出驱动器电路结构图。输出驱动器包括前置驱动级和功率管驱动级，前置驱动级的输入端V_IN接受上级比较器输出的逻辑控制信号，前置驱动级的输出连接功率管驱动级，功率管驱动级的输出OUT驱动片外负载。从前置驱动级的输入端V_IN到功率管驱动级的输出端OUT之间，驱动器电路采用了信号路径的多样化技术与分布式和加权开关驱动技术。前置驱动级包括两部分电路，一部分电路的输出用于驱动功率管驱动级中的PMOS输出晶体管，另一部分电路的输出用于驱动功率管驱动级中的NMOS输出晶体管。其中：
本发明中实质是用反相器链作为输出驱动器的前置驱动级。用于驱动功率管驱动级中PMOS输出晶体管的前置驱动级中，PMOS管P004和NMOS管N004构成第一反相器，PMOS管P005、P006以及NMOS管N005、N006构成两输入或非门，PMOS管P007和NMOS管N007、N008、N009构成第一个大尺寸缓冲器，其中NMOS管N007、N008为死区时间控制电路，PMOS管P008和NMOS管N010构成第一个小尺寸缓冲器。用于驱动功率管驱动级中NMOS输出晶体管的前置驱动级中，PMOS管P009和NMOS管N011构成第二反相器，PMOS管P010、P011以及NMOS管N012、N013构成两输入与非门，PMOS管P012、P013、P014和NMOS管N014构成第二个大尺寸缓冲器，其中PMOS管P013、P014为另一个死区时间控制电路，PMOS管P015和NMOS管N016构成第二个小尺寸缓冲器。
功率管驱动级包括一组大尺寸输出晶体管和一组小尺寸输出晶体管，小尺寸输出晶体管包括PMOS管P001和NMOS管N001，PMOS管P001的栅极连接第一个小尺寸缓冲器的输出端，NMOS管N001的栅极连接第二个小尺寸缓冲器的输出端。大尺寸输出晶体管包括管包括PMOS管P002和NMOS管N002，PMOS管P002的栅极连接第一个大尺寸缓冲器的输出端，NMOS管N002的栅极连接第二个大尺寸缓冲器的输出端，小尺寸输出晶体管的输出端与大尺寸输出晶体管的输出端连接在一起共同作为功率管驱动级的输出端OUT。为了防止静电对芯片内部电路可能造成的影响，设置了ESD静电保护电路(P003、N003)，在功率管驱动级的输出端OUT与地端之间可设有电阻R002，将不确定的信号通过电阻R002嵌位在低电平。
为了驱动很大的负载电容，由于本发明中实质是用反相器链作为输出驱动器的前置驱动级，为此，或非门(P005、P006、N005、N006)中P006、N006栅端输入始终为“0”，与非门(P010、P011、N012、N013)中P011、N012栅端输入始终为“1”，实现反相器驱动功能；同时，两组大尺寸缓冲器(P007、N007、N008、N009及P012、P013、P014、N014)及两组小尺寸缓冲器(P008、N010及P015、N015)也实现反相驱动功能。前置驱动级采用信号路径的多样化技术，由于不同尺寸的信号缓冲器被使用，信号从输入节点V_IN到输出节点OUT通过两条不同传输延时的路径传输。其中，两组大尺寸缓冲器(P007、N007、N008、N009及P012、P013、P014、N014)中N007、N008及P013、P014分别用于死区时间的控制。功率管驱动级采用分布式和加权开关驱动技术，输出晶体管由两组大小不同晶体管(P001、N001及P002、N002)组成，P001<P002，N001<N002，两组晶体管输出端并行连接。为了实现输出信号的平稳过渡。前置驱动级中大尺寸信号缓冲器与小尺寸信号缓冲器有一定的延迟时间，因此，首先打开功率管驱动级的小尺寸晶体管(P001、N001)，经过一定的延迟时间打开大尺寸晶体管(P002、N002)，直到最后所有晶体管都打开。采用以上信号路径的多样化技术可以使输出驱动器满足最大电流驱动能力要求的同时减小传输延时。这样基于分布式和加权技术的高速输出驱动器，减小了输出信号从一个逻辑状态转换为另一个时输出电流的di/dt部分，减小了开关电流的变化率di/dt，大大降低了地线反弹的幅度，有效避免了系统故障。另在本发明中，为了防止上侧MOSFET和下侧MOSFET同时导通，即击穿问题的产生，在大尺寸的栅极驱动信号之间插入了死区时间间隔。在死区间隔期间，上侧MOSFET和下侧MOSFET同时关断，电流通过MOSFET的体二极管流动。死区时间生成模块在上侧导通和下侧导通之间提供了一个空白时间，避免了上侧和下侧MOSFET同时导通而引起击穿问题。
本专利的特点及内容已揭示如上，然而本领域的技术人员可能基于本发明的说明而做种种不背离发明精神的替换和修改。因此，本发明的保护范围应包含所有采用基于本发明的采样电压生成电路以及为实现高精度检测的本发明中精准带隙基准电压源和高精度电压比较器电路结构。

Claims (5)

1.一种正电压供电下的高精度负压检测电路，供电电压VDD为正电压，其特征在于：包括采样电压生成电路、带隙基准电压源、高精度电压比较器和输出驱动器，采样电压生成电路用于将输入的负电压信号IN抬高得到正采样电压Vn，包括低压线性稳压管LDO和电阻分压网络两部分，低压线性稳压管LDO稳定输出固定2.5V电压Vo与输入的负电压信号IN通过电阻网络分压得到正采样电压Vn，该正采样电压Vn与带隙基准电压源产生的正基准电压Vref通过高精度电压比较器进行比较，正采样电压Vn连接高精度电压比较器的负向输入端，正基准电压Vref连接高精度电压比较器的正向输入端，比较结果通过输出驱动器输出对应的逻辑控制信号OUT，当输入信号IN为要检测的负电压信号时，输出驱动器输出逻辑高电平“1”，否则输出逻辑低电平“0”，实现了正电压供电下输入负电压信号的检测。
2.根据权利要求1所述的正电压供电下的高精度负压检测电路，其特征在于：
采样电压生成电路包括低压线性稳压管LDO以及电阻R01、R02构成的分压网络，低压线性稳压管LDO输出的2.5V电压Vo连接电阻R01的一端，电阻R02的一端连接被检测的输入负电压信号IN，电阻R02的另一端连接电阻R01的另一端并作为采样电压生成电路的输出端，输出将负电压信号IN抬高后得到的正采样电压Vn；
带隙基准电压源包括偏置电路、上电启动电路、运算放大器、基本带隙基准电路和RC滤波电路；其中：
偏置电路包括PMOS管P1、PMOS管P2、NMOS管N1、电阻R0、电阻R4及电阻R5；PMOS管P1的源极连接VDD，PMOS管P1的漏极与PMOS管P2的源极连接，PMOS管P2的漏极通过电阻R4与R5串联后连接NMOS管N1的漏极，NMOS管N1的源极接地，NMOS管N1的栅极连接PMOS管P2的漏极，PMOS管P1的栅极与PMOS管P2的栅极互连并通过电阻R0接地；
上电启动电路包括PMOS管P3、PMOS管P4、PMOS管P5、PMOS管P6、NMOS管N2，NMOS管N4及NMOS管N5；PMOS管P3的源极、PMOS管P4的源极及PMOS管P5的源极均连接VDD，PMOS管P3的栅极与PMOS管P4的栅极以及PMOS管P5的栅极互连并连接PMOS管P3的漏极和NMOS管N2的漏极，NMOS管N2的源极接地，NMOS管N2的栅极连接偏置电路中NMOS管N1的漏极，PMOS管P4的漏极连接PMOS管P6的源极，PMOS管P6的漏极与NMOS管N4的漏极互连并连接NMOS管N5的栅极，NMOS管N4的源极接地，PMOS管P6的栅极和NMOS管N4的栅极互连并连接带隙基准电压源输出的正基准电压Vref，PMOS管P5的漏极连接NMOS管N5的漏极；
运算放大器包括PMOS管P7～PMOS管P9，PMOS管P11～PMOS管P15，NMOS管N6～NMOS管N9以及电容Co，PMOS管P7～PMOS管P9的源极均连接VDD，PMOS管P8的栅极与PMOS管P9的栅极互连并连接PMOS管P11的漏极和NMOS管N7的漏极，PMOS管P8的漏极连接PMOS管P11的源极，PMOS管P9的漏极连接PMOS管P12的源极，PMOS管P11的栅极与PMOS管P12的栅极及PMOS管P7的栅极连接在一起并连接PMOS管P7的漏极和NMOS管N6的漏极，NMOS管N6的源极及NMOS管N7的源极均接地，NMOS管N6的栅极与NMOS管N7的栅极互连并与电容Co的一端、PMOS管P14的漏极、NMOS管N8的漏极以及上电启动电路中NMOS管N5的源极连接在一起，电容Co的另一端接地，PMOS管P12的漏极连接PMOS管P14的源极和PMOS管P15的源极，PMOS管P15的漏极与NMOS管N9的漏极和栅极以及NMOS管N8的栅极连接在一起，NMOS管N8的源极及NMOS管N9的源极均接地；
基本带隙基准电路包括PMOS管P10、PMOS管P13、PNP双极型晶体管Q1、PNP双极型晶体管Q2以及电阻R1～电阻R3，PNP双极型晶体管Q1和Q2以及电阻R1、R2、R3构成带隙电压产生器；PMOS管P10的源极连接VDD，PMOS管P10的栅极连接运算放大器中PMOS管P9的栅极，PMOS管P10的漏极连接PMOS管P13的源极，PMOS管P13的栅极连接运算放大器中PMOS管P12的栅极，PMOS管P13的漏极分别连接电阻R1的一端和电阻R2的一端，电阻R1的另一端连接PNP双极型晶体管Q1的发射极和运算放大器中PMOS管P15的栅极，电阻R2的另一端连接电阻R3的一端和运算放大器中PMOS管P14的栅极，电阻R3的另一端连接PNP双极型晶体管Q2的发射极，PNP双极型晶体管Q1的集电极和基极以及PNP双极型晶体管Q2的集电极和基极均接地；
RC滤波电路包括电阻R和电容C，电阻R与电容C串联，电容C的非串联端接地，电阻R的非串联端连接基本带隙基准电路中PMOS管P13的漏极并作为带隙基准电压源的输出端，输出正基准电压Vref；
高精度电压比较器包括第一、第二两级前置预放大级、锁存级、推挽输出级和输出缓冲级；
第一级前置预放大级包括PMOS管P01、PMOS管P02、NMOS管N01、NMOS管N02、NMOS管N03以及电阻RF1、电阻RF2、电阻R11和电阻R22；PMOS管P01和PMOS管P02的源极均连接VDD，PMOS管P01的栅极与PMOS管P02的栅极互连并连接电阻RF1与电阻RF2的串联端，PMOS管P01的漏极连接电阻RF1的另一端和NMOS管N01的漏极，PMOS管P02的漏极连接电阻RF2的另一端和NMOS管N02的漏极，NMOS管N01的源极与NMOS管N02的源极互连并连接NMOS管N03的漏极，NMOS管N03的源极接地，NMOS管N03的栅极连接偏置电压Vbias，NMOS管N01的栅极连接电阻R11的一端，电阻R11的另一端作为高精度电压比较器的负向输入端连接正采样电压Vn，NMOS管N02的栅极连接电阻R22的一端，电阻R22的另一端作为高精度电压比较器的正向输入端连接带隙基准电压源产生的正基准电压Vref；
第二级前置预放大级包括PMOS管P03、PMOS管P04、NMOS管N04、NMOS管N05和NMOS管N06；PMOS管P03的源极和PMOS管P04的源极均连接VDD，PMOS管P03的栅极与PMOS管P04的栅极互连并连接PMOS管P03的漏极和NMOS管N04的漏极，PMOS管P04的漏极连接NMOS管N05的漏极，NMOS管N05的栅极连接第一级前置预放大级中NMOS管N01的漏极，NMOS管N04的栅极连接第一级前置预放大级中NMOS管N02的漏极，NMOS管N04的源极及NMOS管N05的源极互连并连接NMOS管N06的漏极，NMOS管N06的栅极连接偏置电压Vbias，NMOS管N06的源极接地；
锁存级包括PMOS管P05、PMOS管P06、PMOS管P07、NMOS管N07、NMOS管N08和NMOS管N09；PMOS管P05的源极、PMOS管P06的源极和PMOS管P07的源极均连接VDD，PMOS管P05的栅极和漏极与NMOS管N07的漏极、PMOS管P06的漏极以及PMOS管P07的栅极连接在一起，PMOS管P06的栅极连接PMOS管P07的漏极和NMOS管N08的漏极，NMOS管N07的源极与NMOS管N08的源极互连并连接NMOS管N09的漏极，NMOS管N09的栅极连接偏置电压Vbias，NMOS管N09的源极接地，NMOS管N07的栅极连接第二级前置预放大级中NMOS管N05的漏极，NMOS管N08的栅极连接第二级前置预放大级中NMOS管N04的漏极；
推挽输出级包括PMOS管P08和NMOS管N010，PMOS管P08的源极连接VDD，PMOS管P08的栅极连接锁存级中NMOS管N08的漏极，PMOS管P08的漏极连接NMOS管N010的漏极，NMOS管N010的栅极连接偏置电压Vbias，NMOS管N010的源极接地；
输出缓冲级包括PMOS管P09、PMOS管P010、NMOS管N011和NMOS管N012，PMOS管P09的源极和PMOS管P010的源极均连接VDD，PMOS管P09的漏极连接NMOS管N011的漏极并与PMOS管P010的栅极和NMOS管N012的栅极连接在一起，PMOS管P09的栅极与NMOS管N011的栅极互连并连接推挽输出级中PMOS管P08的漏极，NMOS管N011的源极和NMOS管N012的源极均接地，PMOS管P010的漏极与NMOS管N012的漏极互连作为输出缓冲级的输出端同时也是高精度电压比较器的输出端，输出逻辑控制信号V_IN；
输出驱动器包括前置驱动级和功率管驱动级，前置驱动级的输入端接受高精度电压比较器输出的逻辑控制信号V_IN，前置驱动级的输出连接功率管驱动级，功率管驱动级的输出OUT驱动片外负载；从前置驱动级的输入端V_IN到功率管驱动级的输出端OUT之间，输出驱动器电路采用了信号路径的多样化技术与分布式和加权开关驱动技术，前置驱动级包括两部分电路，一部分电路的输出用于驱动功率管驱动级中的PMOS输出晶体管，另一部分电路的输出用于驱动功率管驱动级中的NMOS输出晶体管，其中：
用于驱动功率管驱动级中PMOS输出晶体管的前置驱动级包括PMOS管P004、PMOS管P005、PMOS管P006、NMOS管N004、NMOS管N005、NMOS管N006，由PMOS管P007、NMOS管N007、NMOS管N008和NMOS管N009构成的第一个大尺寸缓冲器以及由PMOS管P008和NMOS管N010构成的第一个小尺寸缓冲器；PMOS管P004的源极和PMOS管P005的源极均连接VDD，PMOS管P004的栅极与NMOS管N004的栅极互连并作为输入端，连接高精度电压比较器输出的逻辑控制信号V_IN，PMOS管P004的漏极与NMOS管N004的漏极互连并连接PMOS管P005的栅极和NMOS管N005的栅极，PMOS管P005的漏极连接PMOS管P006的源极，PMOS管P006的漏极连接NMOS管N005的漏极和NMOS管N006的漏极，NMOS管N006的栅极与PMOS管P006的栅极互连，NMOS管N004的源极、NMOS管N005的源极和NMOS管N006的源极均接地，PMOS管P007的栅极与NMOS管N007的栅极、NMOS管N008的栅极以及NMOS管N009的栅极连接在一起并连接PMOS管P008的栅极、NMOS管N010的栅极、NMOS管N005的漏极和NMOS管N006的漏极，PMOS管P007的源极和PMOS管P008的源极均连接VDD，PMOS管P007的漏极连接NMOS管N007的漏极并作为第一大尺寸缓冲器的输出端，NMOS管N007的源极连接NMOS管N008的漏极，NMOS管N008的源极连接NMOS管N009的漏极，NMOS管N009的源极接地，PMOS管P008的漏极连接NMOS管N010的漏极并作为第一小尺寸缓冲器的输出端，NMOS管N010的源极接地；
用于驱动功率管驱动级中NMOS输出晶体管的前置驱动级包括电阻R001、PMOS管P009、PMOS管P010、PMOS管P011、NMOS管N011、NMOS管N012、NMOS管N013，由PMOS管P012、PMOS管P013、PMOS管P014和NMOS管N014构成的第二个大尺寸缓冲器以及由PMOS管P0015和NMOS管N015构成的第二个小尺寸缓冲器；PMOS管P009的源极、PMOS管P010的源极和PMOS管P011的源极均连接VDD，PMOS管P009的栅极与NMOS管N011的栅极互连并连接电阻R001的一端和用于驱动功率管驱动级中PMOS输出晶体管的前置驱动级中NMOS管N006的栅极与PMOS管P006的栅极的互连端，电阻R001的另一端接地，PMOS管P009的漏极与NMOS管N011的漏极以及PMOS管P011的栅极和NMOS管N012的栅极连接在一起，PMOS管P011的漏极连接PMOS管P010的漏极和NMOS管N012的漏极，NMOS管N012的源极连接NMOS管N013的漏极，NMOS管N013的栅极连接PMOS管P010的栅极和用于驱动功率管驱动级中PMOS输出晶体管的前置驱动级中PMOS管P004的漏极与NMOS管N004的漏极的互连端，NMOS管N011的源极和NMOS管N013的源极均接地，PMOS管P012的栅极与PMOS管P013的栅极、PMOS管P014的栅极以及NMOS管N014的栅极连接在一起并连接PMOS管P015的栅极、NMOS管N015的栅极、PMOS管P010的漏极和PMOS管P011的漏极，PMOS管P012的源极和PMOS管P015的源极均连接VDD，PMOS管P012的漏极连接PMOS管P013的源极，PMOS管P013的漏极连接PMOS管P014的源极，PMOS管P014的漏极连接NMOS管N014的漏极，NMOS管N014的源极接地，PMOS管P015的漏极连接NMOS管N015的漏极，NMOS管N015的源极接地；
功率管驱动级包括一对大尺寸输出晶体管和一对小尺寸输出晶体管，小尺寸输出晶体管包括PMOS管P001和NMOS管N001，PMOS管P001的源极连接VDD，PMOS管P001的漏极连接NMOS管N001的漏极并作为该对小尺寸输出晶体管的输出端，NMOS管N001的源极接地，PMOS管P001的栅极连接前置驱动级中第一个小尺寸缓冲器的输出端，NMOS管N001的栅极连接前置驱动级中第二个小尺寸缓冲器的输出端；大尺寸输出晶体管包括PMOS管P002和NMOS管N002，PMOS管P002的源极连接VDD，PMOS管P002的漏极连接NMOS管N002的漏极并作为该对大尺寸输出晶体管的输出端，NMOS管N002的源极接地，PMOS管P002的栅极连接前置驱动级中第一个大尺寸缓冲器的输出端，NMOS管N002的栅极连接前置驱动级中第二个大尺寸缓冲器的输出端，小尺寸输出晶体管的输出端与大尺寸输出晶体管的输出端连接在一起共同作为功率管驱动级的输出端，也是输出驱动器的输出端OUT。
3.根据权利要求2所述的正电压供电下的高精度负压检测电路，其特征在于：高精度电压比较器的第一级前置预放大级中，电阻R11和电阻R22的阻值相同，以匹配高精度电压比较器正向输入端和负向输入端的阻抗。
4.根据权利要求2所述的正电压供电下的高精度负压检测电路，其特征在于：输出驱动器的功率管驱动级中，在功率管驱动级的输出端OUT与地端之间设有电阻R002，将不确定的信号通过电阻R002嵌位在低电平。
5.根据权利要求2或4所述的正电压供电下的高精度负压检测电路，其特征在于：输出驱动器的功率管驱动级中，为防止静电对芯片内部电路造成的影响，设有ESD静电保护电路，包括PMOS管P003和NMOS管N003，PMOS管P003的栅极与源极互连并连接VDD，NMOS管N003的栅极与源极互连并接地，PMOS管P003的漏极与NMOS管N003的漏极互连并连接功率管驱动级的输出端OUT。
CN201710351208.1A 2017-05-18 2017-05-18 一种正电压供电下的高精度负压检测电路 Active CN107085132B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710351208.1A CN107085132B (zh) 2017-05-18 2017-05-18 一种正电压供电下的高精度负压检测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710351208.1A CN107085132B (zh) 2017-05-18 2017-05-18 一种正电压供电下的高精度负压检测电路

Publications (2)

Publication Number Publication Date
CN107085132A true CN107085132A (zh) 2017-08-22
CN107085132B CN107085132B (zh) 2019-09-17

Family

ID=59609114

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710351208.1A Active CN107085132B (zh) 2017-05-18 2017-05-18 一种正电压供电下的高精度负压检测电路

Country Status (1)

Country Link
CN (1) CN107085132B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107894530A (zh) * 2017-12-25 2018-04-10 峰岹科技（深圳）有限公司 负电压检测电路及电机驱动装置
CN108023464A (zh) * 2017-12-26 2018-05-11 上海数明半导体有限公司 一种用于电机驱动芯片的超低待机功耗电路
CN108270402A (zh) * 2018-03-12 2018-07-10 电子科技大学 电压检测及控制电路
CN110095646A (zh) * 2019-04-24 2019-08-06 南京中感微电子有限公司 负压检测电路及电池保护电路
CN111096603A (zh) * 2019-12-12 2020-05-05 广东科优韵智能家居有限公司 助眠床垫及用于助眠床垫的助眠管控方法
CN113285673A (zh) * 2021-02-03 2021-08-20 深圳市中科蓝讯科技股份有限公司 射频放大电路、射频前端接收电路及无线通信设备
CN114221626A (zh) * 2021-12-17 2022-03-22 厦门亿芯源半导体科技有限公司 具有全温范围内带宽扩展特性的高速跨阻放大器及带宽扩展方法
CN115469242A (zh) * 2022-09-13 2022-12-13 江苏万邦微电子有限公司 负电源监控系统及方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101153880A (zh) * 2006-09-30 2008-04-02 台湾类比科技股份有限公司 负电压检测器
JP2009016929A (ja) * 2007-06-29 2009-01-22 Toshiba Corp 負電圧検知回路及びこの負電圧検知回路を用いた半導体集積回路装置
US20090080281A1 (en) * 2007-09-21 2009-03-26 Kabushiki Kaisha Toshiba Negative voltage detection circuit and semiconductor integrated circuit
CN101825652A (zh) * 2009-03-05 2010-09-08 鸿富锦精密工业（深圳）有限公司 测量设备的自动量程选择器
CN104034956A (zh) * 2014-05-30 2014-09-10 杭州电子科技大学 一种正负电压测量电路
CN104076858A (zh) * 2014-07-18 2014-10-01 周国文 改良型数模混合芯片
CN104076860A (zh) * 2014-07-18 2014-10-01 周国文 数模混合电路的带隙基准源
CN104237614A (zh) * 2014-10-16 2014-12-24 常州品博驱动科技有限公司 一种多种电压故障模式的检测电路及其检测方法
CN104483529A (zh) * 2014-12-26 2015-04-01 青岛歌尔声学科技有限公司 一种负电压检测装置及检测方法
CN105978553A (zh) * 2016-06-06 2016-09-28 东南大学 一种高速输出驱动器电路
CN205608074U (zh) * 2016-05-23 2016-09-28 重庆灿源电子有限公司 一种比较电路的测试工装

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101153880A (zh) * 2006-09-30 2008-04-02 台湾类比科技股份有限公司 负电压检测器
JP2009016929A (ja) * 2007-06-29 2009-01-22 Toshiba Corp 負電圧検知回路及びこの負電圧検知回路を用いた半導体集積回路装置
US20090080281A1 (en) * 2007-09-21 2009-03-26 Kabushiki Kaisha Toshiba Negative voltage detection circuit and semiconductor integrated circuit
CN101825652A (zh) * 2009-03-05 2010-09-08 鸿富锦精密工业（深圳）有限公司 测量设备的自动量程选择器
CN104034956A (zh) * 2014-05-30 2014-09-10 杭州电子科技大学 一种正负电压测量电路
CN104076858A (zh) * 2014-07-18 2014-10-01 周国文 改良型数模混合芯片
CN104076860A (zh) * 2014-07-18 2014-10-01 周国文 数模混合电路的带隙基准源
CN104237614A (zh) * 2014-10-16 2014-12-24 常州品博驱动科技有限公司 一种多种电压故障模式的检测电路及其检测方法
CN104483529A (zh) * 2014-12-26 2015-04-01 青岛歌尔声学科技有限公司 一种负电压检测装置及检测方法
CN205608074U (zh) * 2016-05-23 2016-09-28 重庆灿源电子有限公司 一种比较电路的测试工装
CN105978553A (zh) * 2016-06-06 2016-09-28 东南大学 一种高速输出驱动器电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
程剑平 等: "锂离子保护电路中的负电压检测", 《电子器件》 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107894530A (zh) * 2017-12-25 2018-04-10 峰岹科技（深圳）有限公司 负电压检测电路及电机驱动装置
CN108023464A (zh) * 2017-12-26 2018-05-11 上海数明半导体有限公司 一种用于电机驱动芯片的超低待机功耗电路
CN108023464B (zh) * 2017-12-26 2023-12-19 上海数明半导体有限公司 一种用于电机驱动芯片的超低待机功耗电路
CN108270402B (zh) * 2018-03-12 2021-02-12 电子科技大学 电压检测及控制电路
CN108270402A (zh) * 2018-03-12 2018-07-10 电子科技大学 电压检测及控制电路
CN110095646B (zh) * 2019-04-24 2021-07-09 南京中感微电子有限公司 负压检测电路及电池保护电路
CN110095646A (zh) * 2019-04-24 2019-08-06 南京中感微电子有限公司 负压检测电路及电池保护电路
CN111096603A (zh) * 2019-12-12 2020-05-05 广东科优韵智能家居有限公司 助眠床垫及用于助眠床垫的助眠管控方法
CN113285673A (zh) * 2021-02-03 2021-08-20 深圳市中科蓝讯科技股份有限公司 射频放大电路、射频前端接收电路及无线通信设备
CN113285673B (zh) * 2021-02-03 2024-01-23 深圳市中科蓝讯科技股份有限公司 射频放大电路、射频前端接收电路及无线通信设备
CN114221626A (zh) * 2021-12-17 2022-03-22 厦门亿芯源半导体科技有限公司 具有全温范围内带宽扩展特性的高速跨阻放大器及带宽扩展方法
CN114221626B (zh) * 2021-12-17 2022-10-28 厦门亿芯源半导体科技有限公司 具有全温范围内带宽扩展特性的高速跨阻放大器及带宽扩展方法
WO2023108793A1 (zh) * 2021-12-17 2023-06-22 厦门亿芯源半导体科技有限公司 具有全温范围内带宽扩展特性的高速跨阻放大器及带宽扩展方法
CN115469242A (zh) * 2022-09-13 2022-12-13 江苏万邦微电子有限公司 负电源监控系统及方法
CN115469242B (zh) * 2022-09-13 2024-01-12 江苏万邦微电子有限公司 负电源监控系统及方法

Also Published As

Publication number Publication date
CN107085132B (zh) 2019-09-17

Similar Documents

Publication Publication Date Title
CN107085132B (zh) 一种正电压供电下的高精度负压检测电路
US8497711B2 (en) Envelope detector and associated method
US7030686B2 (en) Constant voltage circuit with phase compensation
CN201191822Y (zh) 适用于模数转换器的差分参考电压源电路
CN103941792B (zh) 带隙电压基准电路
US20110163808A1 (en) Amplifier with improved input resistance and controlled common mode
US7545137B1 (en) Current detecting circuit
Răducan et al. LDO with improved common gate class-AB OTA handles any load capacitors and provides fast response to load transients
US11621683B2 (en) Current sensing circuitry
CN106067822A (zh) 一种高速高精度的cmos锁存比较器
CN107666264B (zh) 音圈电机的驱动电路
US6285231B1 (en) Reference buffer technique for high speed switched capacitor circuits
CN111431377B (zh) 电压差分采样电路及开关变换器的控制电路
CN102832956B (zh) 包络检测器与相关方法
US6300804B1 (en) Differential comparator with dispersion reduction circuitry
CN110460338B (zh) 一种采样保持电路
US7348910B2 (en) Reference module apparatus and method therefor
US20070164888A1 (en) Robust reference generation circuit for A/D converter
JP4839572B2 (ja) 入力回路
CN115145343B (zh) 变压稳压电路、方法、数据信号处理模块芯片及数据线
US20220173744A1 (en) Low noise hybrid comparator
Hou A wide bandwidth isolation amplifier design using current conveyors
US20240146267A1 (en) Auto zero techniques for high voltage analog front-end with robust ac common-mode rejection
Chi et al. Analog Front-end Circuit Design for Wireless Sensor System-on-Chip
CN110880914B (zh) 起振电路及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20170822

Assignee: SUZHOU POWERON IC DESIGN Co.,Ltd.

Assignor: SOUTHEAST University

Contract record no.: X2022320000130

Denomination of invention: A high-precision negative pressure detection circuit with positive voltage supply

Granted publication date: 20190917

License type: Common License

Record date: 20220707

EE01 Entry into force of recordation of patent licensing contract