发明内容
根据本发明的一项实施例,提供了一种近场通信(near field communication,NFC)接收器。所述NFC接收器包括:
模数转换器(analog-to-digital converter,ADC),用于以高于接收到的NFC信号载波频率的采样率将所述接收到的NFC信号数字化;
载波频率偏移(carrier frequency offset,CFO)模块,用于在所述NFC接收器作为标签阅读器时估计所述NFC接收器与传播所述接收到的NFC信号的NFC发射器之间的CFO;
数字下变频器,用于在所述NFC接收器作为NFC标签时,通过基于所述估计的CFO进行的CFO校正,将所述数字化信号下变频为以零频率为中心的基带复信号;
包络检波器或检相器,分别用于确定所述下变频信号的振幅或相位,以及生成预解调信号;
以及
解调器,用于从所述预解调信号生成解码比特流。
在所述NFC接收器中的一些实施例中,所述解调器包括在所述NFC接收器作为NFC标签时生效的第一模块,其中,所述第一模块包括:
硬判决模块,用于基于预定阈值将所述预解调信号转换为二进制比特流;
异或和模块,用于对所述二进制比特流的每个本地存储样本和本地存储参考进行异或运算,然后对所述异或运算产生的多个结果进行求和运算;
同步比特判决模块,用于基于异或和模块输出进行帧同步和比特判决。
在所述NFC接收器中的一些实施例中,所述数字下变频器还用于,在所述NFC接收器作为NFC阅读器时,在零频率偏移的情况下将所述数字化信号下变频为以零频率为中心的基带复信号。
在所述NFC接收器中的一些实施例中,所述解调器包括在所述NFC接收器作为NFC接收器时生效的第二模块,所述第二模块包括:
相干器,用于对所述预解调信号和多个相干器系数进行乘法运算;
同步比特判决模块,用于基于相干器输出进行帧同步和比特判决。
在所述NFC接收器中的一些实施例中,所述多个相干器系数是基于数据速率和所述采样率预定的。
在所述NFC接收器中的一些实施例中,所述数字下变频器还用于确定所述NFC接收器是作为NFC标签还是NFC阅读器。
在所述NFC接收器中的一些实施例中,所述采样率为所述接收到的NFC信号的载波频率的4倍。
在所述NFC接收器中的一些实施例中,所述NFC接收器还包括DC消除模块,所述DC消除模块用于在所述解调器使用所述预解调信号之前移除所述预解调信号中的DC偏移分量。
根据本发明的一项实施例,提供了一种在近场通信(near field communication,NFC)接收器处进行采样的方法。所述方法包括:
检测支持NFC的设备处的射频(radio frequency,RF)场,包括接收NFC信号;
将所述接收到的NFC信号数字化;
若所述NFC接收器作为NFC标签,则估计所述数字化信号和所述支持NFC的设备的时钟频率之间的载波频率偏移(carrier frequency offset,CFO),并且通过基于所述估计的CFO进行的CFO校正来下变频所述数字化信号;
若所述NFC接收器作为NFC阅读器,则基于零频率偏移进行下变频。
若确定所述NFC接收器作为NFC标签,则上述方法还包括:
对所述下变频信号进行低通滤波;
下采样所述低通滤波后的信号;
估计所述下采样的信号的幅度或相位以生成预解调信号;
解调所述预解调信号,包括:将所述预解调信号转换为二进制比特流,对所述二进制比特流进行异或和运算以生成异或和输出,以及从所述异或和输出中生成解码比特流。
若确定所述NFC接收器作为NFC阅读器,则上述方法还包括:
对所述下变频信号进行低通滤波;
下采样所述低通滤波后的信号;
估计所述下采样的信号的幅度或相位以生成预解调信号;
解调所述预解调信号,包括:关联所述预解调信号,以及从关联输出中生成解码比特流。
在本发明的一些实施例中,所述估计所述下采样的信号的幅度或相位以生成预解调信号的步骤还包括消除DC偏移分量以生成所述预解调信号。
根据本发明的一项实施例,提供了一种非瞬时计算机可读介质,包括用于近场通信(near field communication,NFC)接收器处的直接射频(radio frequency,RF)采样的计算机程序代码,其中所述计算机程序代码在执行时用于使支持近场通信(near fieldcommunication,NFC)的设备中的处理器执行任何一种上述方法。
具体实施方式
下文描述中陈述许多具体细节,以对本发明各实施例进行通彻理解。然而,本领域熟练技术人员将理解,可以在不具有这些具体细节中的一些或全部的情况下实践本发明的实施例。应理解,本文中所用的术语仅仅是出于描述特定实施例的目的,并且并不打算限制本发明的范围。
在附图中,相同参考标号在若干视图中始终指代相同或相似功能性或特征。将认识到,不同附图中所示的功能模块并不一定表示NFC接收器架构的物理实现的组件,而是表示NFC接收器架构执行的功能。实际上,每个功能块均可由一个或多个分离组件或元件或者它们的组合来实施。
本发明实施例提供了高分辨率、高ADC采样频率的RF采样技术。由于使用了先进的CMOS技术,能够实现一种功率低、体积小、分辨率高的ADC。通过采用更复杂的数字处理降低模拟前端要求。在模拟前端资源可能有限,而移动设备或平板电脑可随时提供基带强处理的情况下,这对组合芯片组的发展尤其有用。
图2A示出了根据本发明的直接RF采样架构,其中,前端模拟模块50的要求降低,转移至数字模块100上。
图2B为图2A的直接RF采样架构的更详细表示。
在模拟模块50的输入处,以高于载波频率的速率对RF模拟信号进行采样。在本发明的一项实施例中,采用的采样率为54.24MHz,是载波频率13.56MHz的4倍。将RF模拟信号或NFC信号输入到放大器52。将放大器输出53输入到模数转换器(analog-to-digitalconverter,ADC)54。将ADC输出101输入到数字模块100,特别地,输入到自动增益控制(automatic gain control,AGC)102。AGC 102返回具有合适的模拟增益取值的反馈信号102b给模拟模块50处的放大器52,以将RF模拟信号控制或校准在针对ADC输入的合理信号范围内。将AGC输出102a同时输入到数字前端(digital front end,DFE)模块105以及载波偏移(carrier frequency offset,CFO)估计和校正模块104。将DFE模块输出105a输入到解调器106,其中解调器106用于从DFE输出105a中提取解码比特流108。
图3A为DFE模块105的更详细表示,DFE模块105包括:数字下变频器(digitaldownconverter,DDC)110、低通滤波器(low-pass filter,LPF)112、抽取器114、包络检波器116、可选的DC消除模块118。图3B为替代性DFE模块105的更详细表示,DFE模块105包括:数字下变频器(digital downconverter,DDC)110、低通滤波器(low-pass filter,LPF)112、抽取器114、检相器120、可选的DC消除模块118。在图3A和图3B中,将DDC输出110a输入到LPF112。将LPF输出112a输入到抽取器114。抽取器114用于将LPF输出112a下采样为低采样频率输出。在图3A中,将抽取器输出114a输入到包络检波器116,将包络检波器116的输出116a输入到DC消除模块118。在图3B中,将抽取器输出114a输入到检相器120,将检相器120的输出120a输入到DC消除模块118。
在图3A和图3B中,DDC 110用于基于零频率偏移进行下变频。在DDC 110处,将本地生成的通过和表示的下变频样本与AGC输出102a相乘,其中,fC表示载波变频,fS表示ADC采样频率,n表示样本数量。由于fS=4*fC,和可以分别用序列(1,0,-1,0)和(0,1,0,-1)来替换,因此下变频操作变得非常简单。
图4为CFO估计与校正模块104的更详细表示,CFO估计与校正模块104包括:坐标旋转数字计算机(coordinate rotation digital computer,CORDIC)模块121、CFO平均模块122、以及相位生成器124。CORDIC模块121用于基于LPF输出112a计算用于进行CFO估计的相位差。CFO平均模块122用于计算在时间t和时间t+1计算出的相位差的平均值。CFO平均模块122输出频率偏移值122a。基于该频率偏移值122a,相位生成器124计算相位输入124a,即,相位_输入[n+1]=相位_输入[n]+2п(fc+Δf)/fs,其中,Δf表示载波频率偏移。
CORDIC模块121还用于基于相位生成器输出124a,即计算出的相位输入,旋转AGC输出102a。该旋转等于AGC输出102a乘以本地生成的下变频样本和
虽然在上文的描述中由CORDIC模块121进行相位计算和旋转,但是本领域普通技术人员将理解,可以使用替代性相位计算和旋转来替代。
上述模块可在作为NFC阅读器或NFC标签的NFC接收器处的下变频过程中使用,如图5A所示。
在方框501中,无线通信设备或支持NFC的设备处的NFC接收器检测RF场并接收NFC信号。
在方框502中,确定NFC接收器是否作为NFC标签。若确定该NFC作为NFC标签,则步骤转到方框503。若否,即NFC作为NFC阅读器,则步骤转到方框511。
当NFC接收器作为NFC标签时,NFC标签与阅读器设备之间的时钟频率可能不处于同步状态。因此,在方框503中,通过进行CFO估计来处理数字域中的时钟频率偏移。在接收阅读器数据期间,然后基于方框503中确定的估计频率偏移执行方框504中的通过CFO校正进行的下变频。图6A示出了图示NFC标签RX的下变频的时序图。图6B示出了CFO估计,其中,将AGC输出102a输入到DDC 110以基于零频率偏移进行下变频;将DDC输出110a输入到LPF112;将LPF输出112a输入到CORDIC模块121以进行相位计算;将CORDIC模块输出121a输入到CFO平均模块122;CFO平均模块输出122a为计算出的频率偏移值。图6C示出了CFO校正,其中,将计算出的频率偏移值122a输入到相位生成器124;将相位生成器输出124a输入到CORDIC模块121以进行相位旋转;将CORDIC输出121b输入到LPF 112;将LPF输出112a中输入到抽取器114;将抽取器输出114a输入到包络检波器116或检相器120。
当NFC接收器作为NFC阅读器时,NFC信号是处于同步状态的。因此,无需进行CFO估计,并且可以基于零频率偏移设置CFO校正。在方框511中,基于零频率偏移进行下变频。图7示出了NFC阅读器中的下变频,其中,将AGC输出102a输入到DDC 110以基于零频率偏移进行下变频;将DDC输出110a输入到LPF 112;将LPF输出112a输入到抽取器114;将抽取器输出114a输入到包络检波器116或检相器120。
参考图3A,包络检波器116用于估计基带复信号的幅度,基带复信号由同相(I)信号和正交相(Q)信号组成。包络检测可以通过使用平方根函数的近似值来实现,例如,幅度=(I2+Q2)的平方根≈Alpha*最大(|I|,|Q|)+Beta*最小(|I|,|Q|),其中Alpha和Beta均为常数。
参考图3B,检相器120用于估计抽取器输出114a的相位,其中,转换器输出114a为基带复信号。检相器120可以通过计算(Q/I)的反正切函数或者通过使用CORDIC来实现。
参考图3A和图3B,DC消除模块118用于从包络检波器输出116a或检相器输出120a中移除DC偏移分量。DC消除模块118可包括以下功能:采用低通滤波器对高频率分量进行滤波,移动平均滤波以平滑低通滤波输出,以及通过移动平均滤波输出来补偿包络检波器/检相器输出的延迟版本。
参考图2B中的解调器106,图8A至图8C是解调器106的更详细表示。解调器106包括标签RX解调器126和阅读器RX解调器128(参见图8A)。解调器106是作为标签RX解调器126还是作为阅读器RX解调器128取决于NFC接收器是作为NFC标签还是NFC接收器。如图8B所示,标签RX解调器126包括:硬判决模块130、异或和模块132、SYNC比特判决模块134。如图8C所示,阅读器RX解调器128包括:相干器136和SYNC比特判决模块138。将认识到,图8B和图8C中的RX解调器可以可交换地作为标签RX解调器或阅读器RX解调器。解调器106适用所有NFC规范,例如ISO14443A、ISO14443B、Felica、ISO15693等。
硬判决模块130用于将DC消除模块输出105a转换为“0”和“1”。若DC消除模块输出105a大于或等于预定阈值,则硬判决输出130a将为“1”。否则,硬判决模块输出130a将为“0”。将硬判决模块输出130a输入到异或和模块132并且作为二进制数据流提供。然而,由于天线耦合等RF影响,可能会导致二进制数据流波形的脉冲宽度发生变化。
为了说明异或和模块132,结合图9A描述采用ISO14443A(NFC-A)106kbps的一个示例。在采用率为13.56Msps的情况下,正常脉冲宽度时长为一个曼彻斯特编码比特时长有64个样本。数值64是根据13.56Msps/106Kbps/2得到的。根据标准规范,允许传输脉冲宽度T(或者t1)在28/fc至40.5/fc内,即采样率为13.56Msps时,有28至41个样本。然而,由于RF失真,脉冲宽度可增加50%,即,最大脉冲宽度从41个样本增加到61个样本。脉冲宽度也可减少50%,即,最小脉冲宽度从28个样本减少到14个样本。表1示出了NFC-A 106/212/424/848kbps下的完整脉冲宽度范围。
表1:NFC-A标签RX序列的参数
为了适应变化的脉冲宽度,可采用异或和模块132。图9B示出了本地参考长度为N的异或和模块132。输入缓冲器140从输入样本中收集样本。采用本地参考142的对应系数对输入缓冲器140的每个样本进行异或运算。然后,总和模块144将每个异或结果相加,得到异或和输出。在进行帧同步(synchronization,SYNC)之前,对每个输入样本都执行异或和运算。进行SYNC之后,在同步期间仅对每个比特执行一次异或和运算,以大幅减少标签RX计算功耗。
针对NFC-A,长度和本地参考将如表2所示进行设置。例如,106kbps模式下,本地参考有64个样本,设为“0 0 0……0 0 1 1……1 1”,其中,有N1个比特“0”样本和(64-N1)个比特“1”样本。N1的值可以基于修改后的密勒编码为“0”的脉冲宽度来进行调整。N1设置为34,即传输的最小脉冲宽度28和最大脉冲宽度40的平均值。同理,在表2中,N2、N3和N4分别设置为18、9和8。图9C示出了异或和输出的示例,其中点P为与本地参考匹配的最小峰值。
表2:NFC-A标签RX异或运算长度和系数
在图8C中,相干器136用于累积比特时长中的信号功率以获取更好的比特检测和性能。图10示出了最大相干器长度为M的相干器实现的一个示例。方框“D”表示具有1个样本的时延的寄存器。所有方框“S1”、“S2”……“SM”表示基于输入系数长度的标记切换。若系数为“1”,则输出等于输入。若系数为“-1”,则输出等于输入的相反数。对各方框“S1”......“SM”的输出求和,并基于数据速率进行选择。例如,在图10中,选择方框“S4”、“S8”、“S16”以及“SM”的输出,并将这些输出发送到SYNC比特判决模块138。
相干器长度基于比特时长和输入数据采样率确定。例如,在NFC-A 106kbps、输入采样率为3.39Msps的情况下,一个比特时长中包括32个样本。对于106kbps,可以在每个曼彻斯特比特(1/2比特时长)进行解码,因此,相干器长度为32/2=16。对于NFC-A,相干器长度和系数可以根据表3来设置。
表3:NFC-A相干器长度和系数
在表3中,106kbps模式下的系数模式与其它三种速率不同。这是因为只有106kbps模式采用曼彻斯特编码,而其它三种采用BPSK编码的NRZ-L。
参考图8B中的SYNC比特判决模块134或图8C中的SYNC比特判决模块138,SYNC比特判决模块134或138用于根据各自的NFC规范进行帧同步(synchronization,SYNC),还用于进行比特判决以确定最终的解码比特流108。
现参考图5A至图5C,图5A至图5C示出了NFC接收器中的直接RF采样的方法,包括NFC接收器作为NFC标签时的直接RF采样方法(参见图5A和图5B)以及NFC接收器作为NFC阅读器时的直接RF采样方法(参见图5A和图5C)。
在方框501中,NFC接收器检测无线通信设备或支持NFC的设备处的RF场,包括接收NFC信号。ADC 54将接收到的NFC信号数字化,输出数字化信号101,数字化信号101可输入到AGC模块102。
在方框502中,确定支持NFC的设备是否作为NFC标签。若确定该NFC作为NFC标签,则NFC接收器的数字基带不需要模拟时钟恢复,该方法前进到方框503。
在方框503中,确定数字化信号101与设备时钟频率之间的CFO的估计。CFO估计由CFO估计与校正模块104执行。
在方框504中,基于估计的CFO,通过基于估计的CFO进行的CFO校正来下变频数字化信号101。DDC模块110执行下变频并输出下变频信号110a,下变频信号110a为以零频率为中心的基带复信号。
在方框505中,LPF 112对下变频信号110a进行低通滤波并输出低通滤波信号112a。抽取器114将低通滤波信号112a下采样至较低的采样频率并输出下采样信号114a。
在方框506中,包络检波器116估计下采样信号114a的幅度以生成包络检波器输出116a,或者,检相器120估计下采样信号114a的相位以生成检相器输出120a。
(可选)在方框507中,DC消除模块118消除或移除方框506中产生的输出,即包络检波器输出116a或者检相器输出120a,中的DC偏移分量。DC消除模块118输出DC消除输出105a。
在方框508至510中,解调DC消除输出105a、包络检波器输出116a和检相器输出120a中的一个,其中,这三者统称为预解调信号105a/116a/120a。
在方框508中,硬判决模块130将预解调信号105a/116a/120a转换为二进制状态并输出硬判决输出130a,其中硬判决输出130a为二进制比特流。
在方框509中,异或和模块132累积硬判决输出130a并生成异或和输出132a。异或和运算用来适应硬判决输出130a中的任意脉冲宽度变化。
在方框510中,从异或和输出132a生成解码比特流108。
若确定该NFC作为NFC阅读器,则方框502中的方法前进到方框511。
在方框511中,基于零频率偏移下变频数字化信号101。DDC模块110执行下变频并输出下变频信号110a,其中下变频信号110a为以零频率为中心的基带复信号。
在方框512中,LPF 112对下变频信号110a进行低通滤波并输出低通滤波信号112a。抽取器114将低通滤波信号112a下采样至较低的采样频率并输出下采样信号114a。
在方框513中,包络检波器116估计下采样信号114a的幅度以生成包络检波器输出116a,或者,检相器120估计下采样信号114a的相位以生成检相器输出120a。
(可选)在方框514中,DC消除模块118消除或移除方框513中产生的输出,即包络检波器输出116a或者检相器输出120a,中的DC偏移分量。DC消除模块118输出DC消除输出105a。
在方框515和516中,解调DC消除输出105a、包络检波器输出116a和检相器输出120a中的一个,其中,这三者统称为预解调信号105a/116a/120a。
在方框515中,相干器136关联预解调信号105a/116a/120a以改善比特检测和性能。关联器136生成关联输出136a。
在方框516中,从关联输出136a生成解码比特流108。
本发明实施例提供了直接RF采样接收器架构和方法,它们至少具有以下所述的优点:
·直接RF采样架构通过移动对数字模块的混频002和滤波004(参见图1A)简化了RF模拟前端的要求。这使得RF/模拟模块的整体IC硅面积小于图1A所示的现有架构,从而产生一种低成本的NFC硅方案。在本发明的一项实施例中,通过直接RF采样产生了RF/模拟硅面积小于0.1mm2的接收器,虽然该面积仅为现有产品的二分之一,但仍然能够实现如图1A所示的现有架构中的可观的灵敏度性能。另外,直接RF采样架构在集成和技术迁移方面更胜一筹,因为直接RF采样架构使RF/模拟前端电路系统的设计复杂度降到最低。
·本发明中的数字模块100具有高分辨率的ADC,在调制指数低于如图1B所示的现有架构的情况下能够实现更好的解调。而且,数字解调将不仅限于幅度解调一种。也可以采用相位解调来解决NFC通信漏洞问题。
·本发明中的NFC接收器架构可以用于同时支持NFC阅读器和标签接收器模式。
·在NFC标签接收器模式下,模拟时钟恢复无需从阅读器的载波信号中恢复,CFO估计和校正可实现异步接收。异或和模块还针对可能因RF失真而导致的脉冲宽度变化提高稳健性。
·在NFC阅读器接收器模式下,基于零频率偏移进行下变频,并采用相干器来改善比特判决检测和性能。
通过考虑本发明的说明书和实践,对于本领域技术人员来说,其它实施例将是显而易见的。此外,出于描述明确性的目的使用了某些术语且这些术语不会限制本发明的所揭示实施例。上述实施例和特征应均理解为示例性。