CN107066403B - 半导体设备和存储器系统的操作方法及存储系统通信方法 - Google Patents

半导体设备和存储器系统的操作方法及存储系统通信方法 Download PDF

Info

Publication number
CN107066403B
CN107066403B CN201710022736.2A CN201710022736A CN107066403B CN 107066403 B CN107066403 B CN 107066403B CN 201710022736 A CN201710022736 A CN 201710022736A CN 107066403 B CN107066403 B CN 107066403B
Authority
CN
China
Prior art keywords
memory
information
host
ufs
memory system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710022736.2A
Other languages
English (en)
Other versions
CN107066403A (zh
Inventor
朴炫泰
吴和锡
崔珍赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107066403A publication Critical patent/CN107066403A/zh
Application granted granted Critical
Publication of CN107066403B publication Critical patent/CN107066403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

一种各自包括多连接端口的半导体设备和存储器系统的操作方法，该方法包括：当与第一设备连接时接收第一设备的连接信息；通过使用连接信息更新管理表的信息；以及生成包括第一设备的连接信息的第一封包并且将该第一封包发送到预先连接到存储器系统的第二设备。

Description

半导体设备和存储器系统的操作方法及存储系统通信方法
相关申请的交叉引用
本申请要求2016年1月12日在韩国知识产权局递交的韩国专利申请10-2016-0003671号的权益，在此通过引用将该申请的公开内容全部并入。
技术领域
本发明构思涉及存储系统(storage system)的通信方法，并且更具体地，涉及各自包括多连接端口的半导体设备和存储器系统(memory system)的操作方法，以及存储系统的通信方法。
背景技术
非易失性存储器系统包括即使当电源被切断时也保持数据被存储在其中的半导体设备。用于非易失性存储器系统的非易失性存储器设备的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、快闪存储器、相变随机访问存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)或铁电RAM(FRAM)。非易失性存储器系统可以包括通过与移动设备组合而使用的嵌入式存储器，或可拆地附接到通用计算机或移动设备的可拆式存储器卡。
同时，作为半导体设备的示例，应用处理器(AP)可以被连接到嵌入式存储器和存储器卡，并且与AP连接的嵌入式存储器和/或存储器卡需要被有效地管理。同时，AP和存储器系统可以形成存储系统。
发明内容
本发明构思可以支持移动平台中的应用处理器、嵌入式存储器和存储器卡的多连接，并且有效地管理移动平台中的设备。
根据本发明构思的方面，提供了存储器系统的操作方法，所述操作方法包括：当存储器系统与第一设备相连时，接收第一设备的连接信息；通过使用连接信息更新存储器系统的管理表的信息；以及，生成包括第一设备的连接信息的第一封包并且将该第一封包发送到预先连接到存储器系统的第二设备。
根据本发明构思的另一方面，提供了包含主机的半导体设备的操作方法，所述操作方法包括：当经主机的第一端口检测到与嵌入式存储器的物理连接时，接收嵌入式存储器的连接信息；向嵌入式存储器发送主机的连接信息；以及，当外部存储器系统物理地连接到嵌入式存储器时，接收由嵌入式存储器生成的外部存储器系统的连接信息。
根据本发明构思的另一方面，提供了存储系统的通信方法。所述通信方法包括：当第一设备连接到第二设备时，由第一设备接收包含第二设备的身份(ID)信息的封包；更新第一设备中所包括的第一管理表中的第二设备的ID信息；以及，由第一设备接收包含预先连接到第二设备的至少一个第三设备的ID信息的封包。
根据本发明构思的另一方面，提供了存储器系统，所述存储器系统包括：包含设备接口的存储器控制器，其中所述设备接口包括：管理表，其存储一个或多个外部设备的连接信息；存储器设备，其包括多个存储器单元，其中存储器系统经设备接口的第一端口与主机连接并且经设备接口的第二端口与外部存储器可拆地连接，并且当检测到与外部存储器的连接时，存储器控制器更新管理表中的外部存储器的身份(ID)信息并且向主机发送外部存储器的ID信息。
附图说明
结合附图，从以下详细描述中，本发明构思的实施例将更清楚地被理解，其中：
图1是存储系统的实施例的框图。
图2是示出了存储系统的实施例中的设备之间的连接关系的框图。
图3A、3B、4A、4B、5A和5B是示出了可应用于存储系统的各种网络拓扑的实施例的框图。
图6是一个或多个设备中的接口的实施例的框图。
图7是示出了包括在图6的多链路管理器中的管理表的示例的示意图。
图8是一个或多个设备中的接口的另一实施例的框图。
图9是存储器系统的操作方法的实施例的流程图。
图10是存储系统的操作方法的实施例的流程图。
图11是更新存储系统中的设备的连接信息的操作的实施例的流程图。
图12A和图12B是示出了在设备连接期间提供连接信息的封包的各种示例的示意图。
图13A、13B和13C是用于描述存储系统中管理表的更新操作的实施例的框图。
图14A和图14B是示出了更新连接了多个设备的结构中的连接信息的示例的框图。
图15A和图15B是用于描述设备的管理表的更新操作的实施例的框图。
图16是半导体设备之间的通信方法的实施例的流程图。
图17A和图17B是其中多链路管理器(MLM)的实施例被应用到各种主机装置的示例的框图。
图18A和图18B是存储器系统的实施例的框图。
图19是图18A和18B的存储器单元阵列的单元块的实施例的透视图。
具体实施方式
图1是存储系统10的实施例的框图。
存储系统10可以包括用于交换数据的各种设备，其中每个设备可以被实现为半导体设备。例如，存储系统10可以包括作为半导体设备的主机100和一个或多个存储器系统。根据一个或多个实施例的存储器系统可以与嵌入式存储器210和存储器系统220对应，如图1所示。
主机100和至少一个存储器系统可以构成一个系统。例如，在主机100被包括在数据处理系统101(诸如移动终端)中的同时，嵌入式存储器210也可以被安装在数据处理系统101中。图1的存储器系统220是可拆地可连接到数据处理系统101的设备，诸如存储器卡，并且当存储器系统220被使用时，主机100、嵌入式存储器210和存储器系统220可以构成数据处理系统101。
嵌入式存储器210和存储器系统220各自可以包括各种类型的存储器设备，例如，闪速存储器设备和非易失性存储器设备，诸如电阻式随机访问存储器(ReRAM)、磁性RAM(MRAM)和可编程RAM(PRAM)。例如，嵌入式存储器210可以包括存储器控制器221和存储器设备222。主机100可以提供与到嵌入式存储器210和存储器系统220的数据访问有关的各种请求信号Req，并且所访问的数据DATA可以在主机100和嵌入式存储器210、与存储器系统220之间被交换。
主机100可以包括能够处理数据的各种类型的装置，例如，主机装置110。主机装置110可以表示主机100内实现的硬件或电路，并且可以根据所实现的硬件来执行固有的功能。主机装置110可以控制与数据处理有关的各种操作，并且例如，可以控制与存储器访问有关的操作。
并且，主机100可以被实现为中央处理单元(CPU)、处理器、微处理器或应用处理器AP。替换地，主机100可以被实现为片上系统(SoC)。此后，主机100与嵌入式存储器210和存储器系统220通信也可以被理解为主机装置110经设备接口111与嵌入式存储器210和存储器系统220通信。
主机100可以经各种标准接口与嵌入式存储器210和存储器系统220通信。例如，主机100可以包括设备接口111，并且嵌入式存储器210和存储器系统220可以分别包括设备接口211_1和221_1。主机100可以经设备接口111与外部设备通信。同样地，嵌入式存储器210和存储器系统220可以分别经设备接口211_1和221_1与外部设备通信。
设备接口111、211_1和221_1各自支持各种标准接口的其中一个。标准接口的示例包括高级技术附接(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机小接口(SCSI)、串行附接的SCSI(SAS)、外围组件互连(PCI)、PCI快速(PCI-E)、IEEE 1394、通用串行总线(USB)、安全数字(SD)卡、多媒体卡(MMC)、嵌入式多媒体卡(eMMC)、通用闪存(UFS)和致密快闪(CF)卡接口。
图1中，主机100、嵌入式存储器210和存储器系统220各自可以与移动平台上执行网络通信的设备对应。主机100的设备接口111可以被称为存储器接口，因为接口是与外部存储器执行的。同样地，嵌入式存储器210和存储器系统220的设备接口211_1和221_1各自可以被称为主机接口，因为存储操作是根据来自主机的请求而被执行的。
根据实施例，主机100可以经设备接口111连接到各种类型的存储器系统以管理该存储器系统。主机100和存储器系统可以根据各种形式的网络拓扑而彼此连接。例如，主机100和存储器系统可以根据链式(或菊花链(daisy-chain))拓扑而彼此连接，其中主机100物理地连接到嵌入式存储器210并且嵌入式存储器210物理地连接到存储器系统220。
根据链式拓扑，移动平台上的每个设备可以多连接到其它设备。例如，主机100可以经任意端口连接到嵌入式存储器210和存储器系统220，其中主机100物理地连接到嵌入式存储器210并且间接地连接到存储器系统220。同样地，嵌入式存储器210可以经两个不同端口物理地连接到主机100和存储器系统220。同时，存储器系统220是移动平台上可拆卸的设备，并且可以物理地连接到嵌入式存储器210以及间接地连接到主机100。
根据实施例，存储器系统220可以被实现为可拆式卡存储设备。例如，存储器系统220可以被实现为个人计算机(PC)卡(个人计算机存储器卡国际协会(PCMCIA))、致密快闪(CF)卡、智能媒体卡(SM/SMC)、存储棒、多媒体卡(MMC)、缩小尺寸的MMC(RS-MMC)、微型MMC(MMC)、安全数字(SD)卡、迷你SD卡、微型SD卡或通用快闪存储(UFS)卡。作为另一示例，存储器系统220可以被实现为可拆式固态盘/驱动器(SSD)。存储器系统220可以支持热插拔，并且相应地，在存储系统10通电时，存储器系统220可以物理地连接到主机100或嵌入式存储器210。
当存储器系统220的端口和嵌入式存储器210的端口彼此物理地连接时存储器系统220检测到与外部设备的连接，针对嵌入式存储器210和存储器系统220之间的链路连接(link-connection)的链接(link)启动过程被执行。并且，在链接启动过程期间，针对嵌入式存储器210和存储器系统220之间的链路连接的连接信息Info_connection可以被交换，并且根据实施例，包括设备信息的连接信息Info_connection可以被包括在封包内并且在嵌入式存储器210和存储器系统220之间交换。
根据实施例，当存储器系统220新连接到嵌入式存储器210时，与存储器系统220有关的连接信息Info_connection可以被提供给主机100。例如，连接信息Info_connection可以从嵌入式存储器210被提供到主机100。并且，主机100和嵌入式存储器210各自可以包括管理移动平台上各种设备的连接信息的多链路(multi-link)管理器(未示出)，并且主机100和嵌入式存储器210各自可以通过使用连接信息Info_connection来更新多链路管理器中的管理表。
并且，根据实施例，嵌入式存储器210可以向新连接的存储器系统220提供包括在移动平台上的现有设备的连接信息。例如，嵌入式存储器210可以向存储器系统220提供与主机100有关的连接信息Info_connection，其中主机100是预先连接的设备。存储器系统220可以包括多链路管理器(未示出)，并且可以通过使用连接信息Info_connection来更新多链路管理器中的管理表。
根据实施例的存储系统10可以在移动平台上的主机100、嵌入式存储器210和存储器系统220之间实时地提供多连接，并且此外，可以实时地管理设备的连接信息，从而存储系统10可以有效地使用各种存储设备。并且，就主机100而言，由于主机100不必针对多连接的设备中的每个设备包括单独的接口，所以主机100可以经一个接口(或一个端口)使用各种设备，从而尺寸和功率上的负担可以被减小。
图2是示出了存储系统300的实施例中设备之间的连接关系的框图。
参考图2，存储系统300可以包括主机310和多个存储器系统。作为存储器系统的示例，嵌入式存储器320和存储器卡330可以被包括在存储系统330中。图2中，主机310与应用处理器AP对应。
嵌入式存储器320和存储器卡330可以包括各种类型的存储器设备，并且嵌入式存储器320和存储器卡330可以各自是根据各种接口进行通信的存储器系统。例如，嵌入式存储器320和存储器卡330各自可以根据诸如上述PCI和SATA的各种接口执行通信，并且当嵌入式存储器320和存储器卡330根据UFS协议通信时，嵌入式存储器320可以被称为UFS嵌入式存储器并且存储器卡330可以被称为UFS存储器卡。UFS存储设备是为要求高性能和低功耗的移动应用和计算系统而设计的存储设备，并且可以根据UFS协议与外部设备通信。
为与外部设备通信，每个设备可以包括支持各种协议的接口。例如，主机310可以包括设备接口311，并且嵌入式存储器320和存储器卡330可以分别包括设备接口321和331。当设备接口311到331与UFS接口对应时，设备接口311到331可以根据JEDEC标准的UFS规范中描述的规范而执行通信。
包括在主机310内的设备接口311可以被称为存储器接口，因为接口是与存储器系统执行的。并且，分别包括在嵌入式存储器320和存储器卡330内的设备接口321和331可以被称为主机接口，因为接口是与主机执行的。并且，设备接口311到331中的每一个可以包括多连路管理器。
当存储系统300根据所应用的接口而通信时，设备接口311到331中的每一个可以包括链路层(未示出)和物理层(未示出)。链路层可以根据某一规则(例如，通信协议)生成发送信号，并且根据该规则接收接收信号。链路层可以包括开放系统互连(OSI)层之中的物理适配器层(L1.5)、数据链路层(L2)、网络层(L3)和传输层(L4)。链路层可以包括由移动工业处理器接口(MIPI)联盟定义的UniPro。
同时，物理层可以根据某一规则发送发送信号，并且物理层可以根据某一规则接收接收信号。物理层可以与OSI层中的物理层(L1)对应。物理层可以包括MIPI联盟定义的M-PHY。
除上述UFS接口之外，根据实施例的存储系统300还可以使用各种接口。例如，使用UniPro和MIPI定义的M-PHY的所有接口可以被应用于存储系统300。相应地，包括在存储系统300中的设备可以是相同或不同类型的各种设备(或使用不同接口的各种设备)。
根据图2的存储系统300，提供了能够多连接的基于移动平台的存储系统，并且可以同时使用嵌入式存储器320和存储器卡330。并且，考虑到存储器卡330的拆卸特性，当检测到存储器卡330与嵌入式存储器320连接时，多连接的设备的连接信息可以由链路层(UniPro)中的多链路管理器来管理。例如，包括新连接的存储器卡330的标识(ID)信息(或设备ID)的连接信息当被发送到主机310时，可以由主机310的多链路管理器来管理，并且包括预先连接的主机310的ID信息的连接信息当被发送到存储器卡330时，可以由存储器卡330的多链路管理器来管理。
图3A到图5B是示出了可应用于存储系统的各种网络拓扑的实施例的框图。尽管描述了图3A到图5B，但是关于包括在每个设备中的组件的描述为了方便描述而未提供。
参考图3A，存储系统400A可以包括主机410A、嵌入式存储器420A、和第1到第M个存储器卡430A_1到430A_M。例如，主机410A和嵌入式存储器420A可以彼此物理地连接，并且第1到第M存储器卡430A_1到430A_M可以是可拆卸的设备。作为连接示例，第一存储器卡430A_1可以物理地连接到嵌入式存储器420A，第二存储器卡430A_2可以物理地连接到第一存储器卡430A_1，并且第三到第M存储器卡430A_3到430A_M可以根据串行连接方式按顺序连接。
例如，当第一存储器卡430A_1可以物理地连接到嵌入式存储器420A时，包括设备ID的连接信息可以经链路启动过程在第一存储器卡430A_1和嵌入式存储器420A之间交换。并且，新连接的第一存储器卡430A_1的连接信息可以被发送到主机410A，并且预先连接的主机410A的连接信息可以被提供给第一存储器卡430A_1。
替换地，当第M存储器卡430A_M新连接到第M-1存储器卡430A_(M-1)时，第M存储器卡430A_M的连接信息可以被提供给预先连接的主机410A、嵌入式存储器420A和第1到第M-2存储器卡430A_1到430A_(M-2)中的每个，并且，主机410A、嵌入式存储器420A和第1到第M-2存储器卡430A_1到430A_(M-2)的连接信息可以被提供给第M存储器卡430A_M。
同时，参考图3B，存储系统400B可以包括主机410B、第1到第M嵌入式存储器420B_1到420B_M和存储器卡430B。例如，主机B和第1到第M嵌入式存储器420B_1到420B_M可以彼此物理地连接，并且存储器卡430B可以是可拆卸设备。
例如，当存储器卡430B物理地连接到第1到第M嵌入式存储器420B_1到420B_M中的一个(例如，第M嵌入式存储器420B_M)时，包括设备ID的连接信息可以经链路启动过程在存储器卡430B和第M嵌入式存储器420B_M之间交换。并且，新连接的存储器卡430B的连接信息可以被发送到主机410B，并且预先连接的主机410B的连接信息可以被提供给存储器卡430B。
替换地，当存储器卡430B新近物理地连接到第M嵌入式存储器420B_M时，存储器卡430B的连接信息可以被提供到预先连接的主机410B和第1到第M-1嵌入式存储器420B_1到420B_(M-1)中的每个，并且，主机410B和第1到第M-1嵌入式存储器420B_1到420B_(M-1)的连接信息可以被提供给存储器卡430B。
同时，参考图4A的存储系统400C，主机410C可以经至少两个端口物理地连接到至少两个存储器系统。例如，主机410C可以经一个端口物理地连接到第一嵌入式存储器421C并且经另一端口物理地连接到第二嵌入式存储器422C。并且多个可拆式存储器卡可以各自经第一嵌入式存储器421C和第二嵌入式存储器422C与主机410C通信。作为连接示例，第1到第M存储器卡430C_1到430C_M可以按顺序连接到第一嵌入式存储器421C，并且第1到第N存储器卡440C_1到440C_N可以按顺序连接到第二嵌入式存储器422C。
同时，参考图4B的存储系统400D，主机410D可以物理地连接到嵌入式存储器420D，并且嵌入式存储器420D可以经至少两个端口物理地连接到至少两个存储器系统。例如，第1到第M存储器卡430D_1到430D_M可以按顺序连接到嵌入式存储器420D的一个端口，并且第1到第N存储器卡440D_1到440D_N可以按顺序连接到嵌入式存储器420D的另一端口。
根据图4A和图4B所示的实施例，连接信息可以在新连接存储器卡时经各种方法被传递。例如，在图4A的存储系统400C中，当第M存储器卡430C_M连接到存储系统400C时，第M存储器卡430C_M的连接信息可以被提供给存储系统400C中的所有设备(例如，预先连接的设备)。替换地，该连接信息可以只被提供给包括第M存储器卡430C_M的链式拓扑的设备(例如，主机410C、第一嵌入式存储器421C和第1到第M-1存储器卡430C_1到430C_(M-1))。在图4B的存储系统400D中，连接信息可以经上述相似或相同的各种方法被传递。
同时，图5A和图5B中，根据各种协议接口或通信的存储器系统被应用于存储系统400E和400F。
参考图5A，主机410E可以经至少两个端口物理地连接到至少两个存储器系统。例如，主机410E经一个端口物理地连接到第一嵌入式存储器421E，并且经另一端口物理地连接到第二嵌入式存储器422E。根据当前的实施例，第一和第二嵌入式存储器421E和422E可以根据彼此不同的协议执行通信，并且例如，诸如上述ATA、SATA、e-SATA、SCSI、SAS、PCI、PCI-E、IEEE1394、USB、SD卡、MMC、eMMC、UFS和CF卡接口的各种协议可以被应用于第一和第二嵌入式存储器421E和422E中的每一个。在图5A的示例中，第一嵌入式存储器421E根据UFS协议通信，并且第二嵌入式存储器422E根据诸如SATA或eMMC的另一协议通信。然而，这只是一个示例，并且在其它实施例中各种其它协议可以被使用。
根据UFS协议通信的第1到第M存储器卡430E_1到430E_M可以顺序地连接到第一嵌入式存储器421E，并且根据另一协议通信的第1到第N存储器卡440E_1到440E_N可以顺序地连接到第二嵌入式存储器422E。主机410E可以根据至少两个不同协议与存储器系统通信，并且例如，主机410E可以包括用于支持至少两个不同协议的第一和第二接口411E和421E。
同时，参考图5B的存储系统400F，主机410F可以物理地连接到嵌入式存储器420F，并且嵌入式存储器420F可以经至少两个端口物理地连接到至少两个存储器系统。例如，根据UFS协议通信的第1到第M存储器卡430F_1到430F_M可以顺序地连接到嵌入式存储器420F的一个端口，并且根据另一协议通信的第1到第N存储器卡440F_1到440F_N可以顺序地连接到嵌入式存储器420F的另一端口。
根据实施例，嵌入式存储器420F根据至少两个不同协议与不同存储器系统通信，并且根据所述至少两个协议的其中一个与主机410F通信。嵌入式存储器420F可以包括执行不同协议之间的切换操作的协议转换器420F_1。
根据图5A和图5B所示的实施例，尽管根据实施例整体地管理连接到存储系统的各种存储器系统，但是连接信息甚至可以在使用彼此不同的协议的存储器系统之间被管理。在此情况下，由于可以在考虑了每个协议的特性的同时使用配置存储系统的存储器系统，因而有效的存储器管理可以被执行。
同时，在图3A到图5B所示的实施例中，嵌入式存储器被包括在存储系统中，但是实施例不限于此。例如，存储系统可以只包括主机和存储器卡，并且当新的存储器卡被连接时，连接信息可以以上述方式被提供给预先连接的设备。
图6是一个或多个设备中的接口的实施例的框图。图6所示的设备可以是上述主机或嵌入式存储器。替换地，图6所示的设备可以是上述存储器卡。此后，假定图6所示的设备是UFS嵌入式存储器。
参考图6，UFS嵌入式存储器500(或UFS嵌入式存储器500的接口)可以包括应用层510、链路层520和物理层530。并且，链路层520可以包括传输层521(L4)、网络层522(L3)、数据链路层523(L2)和物理适配器层524(L1.5)。根据实施例，链路层520中包括的每一层可以根据UniPro定义的标准执行功能。然而，实施例不限于此，并且除UniPro之外的任何其它协议也可以被使用，并且例如，链路层520可以被MIPI低延时接口(LLI)代替。
当设备具有图6所示的层结构时，该设备可以执行对等的通信，其中同一层级中的层以1:1的方式连接。例如，应用层510，作为较高层级中的层，可以提供用户程序的网络服务。传输层521可以提供与错误检测和恢复有关的功能以便数据的稳定发送和接收，并且网络层522可以提供选择设备之间通信的最优路径的功能。同时，数据链路层523和物理适配器层524支持设备之间的物理数据传送功能，并且例如，可以提供将物理地址添加到封包的功能。同时，物理层530可以在设备之间根据某一标准使用电压、电流等来负责电传输。
UFS嵌入式存储器500可以支持多连接端口，并且根据实施例，物理层530、物理适配器层524和数据链路层523可以根据多连接端口独立地存在。例如，第一物理层PHY#0、第一物理适配器层PA#0和第一数据链路层DL#0可以相应于第一端口Port#0存在，并且类似地，第n物理层PHY#n-1、第n物理适配器层PA#n-1和第n数据链路层DL#n-1可以相应于第n端口Port#n-1存在。
根据上述实施例，UFS嵌入式存储器500可以包括多链路管理器522_1，并且根据实施例，多链路管理器522_1可以被包括在网络层522中。多链路管理器522_1可以包括用于管理包括在存储系统中多个设备的连接信息的管理表(未示出)。多链路管理器522_1可以存储经第1到第n端口Port#0到Port#n-1物理地或间接地相连的多个设备的连接信息，并且当设备被新连接到该存储系统时，多链路管理器522_1可以接收新连接的设备的连接信息并且基于该连接信息更新管理表。
现在将描述包括在图6的多链路管理器522_1中的管理表的示例。
图7是示出包括在图6的多链路管理器522_1中的管理表的示例的示意图。图7中，多个设备(例如，设备A到H)执行网络通信，并且每个设备的ID信息被存储在管理表中。并且，在图7的管理表的情况中，图6中相应的设备(例如，UFS嵌入式存储器500)与设备A对应，并且UFS嵌入式存储器500可以物理地或间接地连接到其它设备(例如，设备B到H)。
参考图6和图7，UFS嵌入式存储器500包括第1到第n端口Port#0到Port#n-1，并且多链路管理器522_1可以包括存储与第1到第n端口Port#0到Port#n-1有关的表信息的管理表。例如，管理表可以包括指示每个端口是否被连接且有效的有效字段和指示连接的设备的ID信息的ID字段。并且，ID字段还可以包括指示与每个端口相连的设备的连接顺序(例如，物理连接顺序)的顺序信息。存储在管理表中的各种类型的信息可以具有各种结构的任意一种，诸如链表结构或树结构。
UFS嵌入式存储器500可以通过包括多个端口而被多连接到多个设备。并且，UFS嵌入式存储器500可以经一个端口多连接到多个设备。例如，UFS嵌入式存储器500可以处于经第一端口Port#0与外部设备的有效连接状态，并且例如，可以经第一端口Port#0顺序地连接到设备B和C。换言之，UFS嵌入式存储器500可以经第一端口Port#0物理地连接到设备B，并且设备B可以物理地连接到设备C。
并且，UFS嵌入式存储器500可以经第二端口Port#1物理地连接到设备D，设备D可以物理地连接到设备E，并且设备E可以物理地连接到设备F。并且，UFS嵌入式存储器500可以经第n端口Port#n-1物理地连接到设备G。
当与UFS嵌入式存储器500有关的设备的连接状态被改变时，多链路管理器522_1可以基于所交换的连接信息更新管理表。例如，当连接到UFS嵌入式存储器500的第n端口Port#n-1的设备G和设备H新物理地相连，连接信息可以经链路启动过程在设备G和设备H之间交换。并且，在链路启动过程期间或在其之后，设备G可以向UFS嵌入式存储器500发送包括设备H的ID信息的连接信息。UFS嵌入式存储器500的多链路管理器522_1基于接收到的连接信息更新管理表，并且相应地，设备H的ID信息可以被添加到与第n端口Port#n-1对应的ID字段。
如以上参考图6和图7所述，根据一个或多个实施例的设备的接口可以包括UniPro和M-PHY的组合。相应地，除上述UFS接口之外，一个或多个实施例还可被应用于任意类型的主机装置和设备之间的通信。例如，一个或多个实施例可被应用于使用UniPro和M-PHY的组合的显示器串行接口(DSI)或相机串行接口(CSI)。
图8是一个或多个设备中的接口的另一实施例的框图。图8所示的设备可以是上述主机、嵌入式存储器或存储器卡。此后，假定图8所示的设备是UFS嵌入式存储器。
参考图8，嵌入式存储器600(或UFS嵌入式存储器600的接口)可以包括应用层610、多链路管理器620、链路层630和物理层640。并且，链路层630可以包括传输层631(L4)、网络层632(L3)、数据链路层633(L2)和物理适配器层634(L1.5)。并且，当实现多连接端口时，物理层640、物理适配器层634和数据链路层633可以根据多连接端口独立地存在。例如，第一物理层PHY#0、第一物理适配器层PA#0和第一数据链路层DL#0可以相应于第一端口Port#0存在，并且类似地，第n物理层PHY#n-1、第n物理适配器层PA#n-1和第n数据链路层DL#n-1可以相应于第n端口Port#n-1存在。
根据图8所示的实施例，多链路管理器620可以被实现为与链路层630分开的层，并且相应地，设备的多连接管理可以在链路层630之外执行。例如，多链路管理器620可以位于应用层610和链路层630之间，从而当新的设备被连接时，连接信息从应用层630被提供到多链路管理器620，并且预先连接的设备的连接信息从多链路管理器620被提供到链路层630。
尽管上述实施例未描述，但是应用到一个或多个实施例的多链路管理器可以以其它各种方式中的任意一种来实现。例如，多链路管理器可被实现为应用层或链路层之外的单独的功能块。换言之，多链路管理器可以被实现为与层不相关的单独的功能模块，并且可以从链路层接收与设备ID有关的信息或者向链路层提供与设备ID有关的信息。
图9是存储器系统的操作方法的实施例的流程图。图9中，示出了主机(或应用处理器AP)的操作方法，并且具体地，示出了主机(或主机装置)和存储器卡之间连接的嵌入式存储器的操作方法。
参考图9，嵌入式存储器可以物理地预先连接到诸如应用处理器AP的主机，并且可以包括可拆地连接到诸如存储器卡的外部存储器系统的至少一个端口。当存储器卡新连接到嵌入式存储器时，在嵌入式存储器和存储器卡之间执行链路连接，并且相应地，在操作S11中嵌入式存储器可以接收存储器卡的连接信息。如上所述，连接信息可以以上述方式包括存储器卡的ID信息。
嵌入式存储器包括包含管理表的多链路管理器，并且在操作S12中管理表的信息根据连接信息被更新。例如，当存储器卡连接到嵌入式存储器的一个端口(第一端口)时，与第一端口对应的各种字段的值可以在管理表中更新，并且存储器卡的ID信息可以在一个字段中更新。
并且，为了整体地管理与嵌入式存储器有关的多个设备，在操作S13中，嵌入式存储器可以生成包括存储器卡的连接信息的封包并且将该封包发送到预先连接的主机。并且，在操作S14中，嵌入式存储器可以生成包括预先连接的主机的连接信息的封包并且将该封包发送到存储器卡。预先连接的主机和存储器卡可以各自包括用于管理连接信息的管理表，并且基于接收到的信息更新它们的管理表。
图10是存储系统的操作方法的实施例的流程图。图10中，示出了包括主机和嵌入式存储器的存储系统的操作方法。
主机可以包括用于与设备(例如，存储器系统)连接的存储器接口，并且可以经存储器接口顺序地连接到至少两个存储器系统。换言之，一个存储器系统可以物理地连接到主机，并且至少另一存储器系统可以间接地连接到该主机。
存储器系统(例如，存储器卡)经与嵌入式存储器的物理连接而连接到主机，并且操作S21中，嵌入式存储器接收存储器系统的连接信息。操作S22中，存储器系统的连接信息在嵌入式存储器所包括的管理表中被更新。
并且，操作S23中，嵌入式存储器发送包括存储器系统的连接信息的封包，并且操作S24中，存储器系统的连接信息在主机所包括的管理表中被更新。包括在主机中的管理表可以存储存储器系统的ID信息和指示嵌入式存储器和存储器系统的物理连接顺序的信息。并且操作S25中，主机的连接信息可以经嵌入式存储器发送到外部存储器系统。
图11是更新存储系统中的设备的连接信息的操作的实施例的流程图。图11中，主机HOST和UFS嵌入式存储器eUFS彼此预先连接，并且UFS存储器卡UFS Card新连接到UFS嵌入式存储器eUFS。
当UFS存储器卡UFS Card物理地连接到UFS嵌入式存储器eUFS时，UFS存储器卡UFSCard和UFS嵌入式存储器eUFS各自检测物理连接，并且针对UFS存储器卡UFS Card和UFS嵌入式存储器eUFS之间的链路连接的链路启动过程可以被执行。例如，链路启动过程可以包括诸如通道(lane)发现、通道重排(realignment)和通道终止的与通道形成有关的操作，并且各种类型的信息可以在链路启动过程期间在UFS存储器卡UFS Card和UFS嵌入式存储器eUFS之间交换。
例如，操作S31_1中，UFS嵌入式存储器eUFS可以生成包括其设备ID的封包，并且例如，在物理适配器层(L1.5)中，设备ID可以被添加到该封包并且被提供给UFS存储器卡UFSCard。类似地，操作S31_2中，在物理适配器层中，UFS存储器卡UFS Card可以将设备ID添加到封包，并且将包括该设备ID的封包提供给UFS嵌入式存储器eUFS。
如上生成的封包可以经物理层交换，并且UFS存储器卡UFS Card和UFS嵌入式存储器eUFS可以处理接收到的封包以提取包括在其中的设备ID。并且，多链路管理器的管理表可以通过使用所提取的设备ID而被更新，例如，操作S32_1中，当UFS嵌入式存储器eUFS更新多链路管理器的管理表时，UFS存储器卡UFS Card的ID信息可以被添加到表信息。类似地，操作S32_2中，当UFS存储器卡UFS Card更新多链路管理器的管理表时，UFS嵌入式存储器eUFS的ID信息可以被添加到表信息。
操作S33_1中，UFS嵌入式存储器eUFS可以生成包括多连接信息的封包，并且例如，多连接信息可以在物理适配器层中被添加到该封包。例如，指示UFS存储器卡UFS Card新连接到UFS嵌入式存储器eUFS的多连接信息可以被添加到该封包并且经物理层提供给主机HOST。多连接信息可以包括关于物理地或间接地连接到主机HOST的设备的连接顺序的信息。操作S34_1中，主机HOST基于接收到的多连接信息更新多链路管理器的管理表，并且相应地，连接到主机HOST的任意一个端口的多个设备的连接信息可以被存储在主机HOST的多链路管理器中。
类似地，指示UFS嵌入式存储器eUFS预先连接到主机HOST的多连接信息可以被添加到封包并且经物理层提供给UFS存储器卡UFS Card。操作S34_2中，UFS存储器卡UFS Card可以基于接收到的多连接信息更新多链路管理器的管理表，并且相应地，连接到UFS存储器卡UFS Card的任意一个端口的多个设备的连接信息可被存储在多链路管理器中。并且，根据多连接信息，指示物理地或间接地连接到UFS存储器卡UFS Card的设备的连接顺序的信息可以被存储在UFS存储器卡UFS Card的管理表中。
图12A和图12B是示出了在设备连接期间提供连接信息的封包的各种示例的示意图。
参考图12A，新设备的连接信息可在链路启动过程期间在彼此物理地连接的设备之间被交换。新设备的连接信息可在新设备的接口中生成，并且例如，连接信息可被添加到物理适配器层(L1.5)中的封包。图12A和图12B所示的封包PACP_CAP_ind是新设备中生成的封包的示例，并且例如，封包PACP_CAP_ind可以具有和UniPro规范定义的封包PACP_CAP_ind的格式相同的格式。封包PACP_CAP_ind可以包括至少一个保留区，其中新设备的ID信息可被添加到一个保留区。
同时，如图12B所示，连接信息包括除设备ID之外的各种类型的信息。
各种类型的信息可以作为指示存储器系统的特性的信息而存在，诸如存储器系统的属性信息、状态信息、容量信息、产品代码信息和厂商版本信息，以及设备ID。根据实施例，在存储系统的设备之间交换的连接信息可以包括这样的各种类型的信息，并且例如，图12B所示，厂商版本信息、属性信息和容量信息被添加到封包。此外，连接信息还可以包括以MIPI UniPro为特征的其它各种参数。
例如，存储系统中的每个设备可以将厂商版本信息、属性信息和容量信息存储在管理表中，因而存储系统可以被管理。例如，存储器系统的各种特性——诸如，性能、存储空间和物理层的容量——可以基于这些信息而确定，并且存储器系统可以在考虑了所述特性的同时被管理。并且，例如，当存储器系统的容量信息被提供给主机时，该容量信息经主机中的操作系统(OS)核被提供，因此多个存储器系统可以被作为具有大容量的一个存储器系统来管理。
根据一个或多个实施例，这样的各种类型的信息可以被添加到具有一个层(例如，物理适配器层)的格式的封包，或者可以经至少两个层而被添加到单独的封包。例如，根据上述实施例，各种类型的信息中的一些可被添加到物理适配器层(L1.5)中的封包，并且各种类型的信息中其余的信息可被添加到链路层中的另一层所支持的封包或该链路层的外部的层(例如，应用层)所支持的封包。
此后，现将被描述，当连接了新设备时更新多链路管理器中的管理表的过程。并且，假定多个设备根据UFS协议执行通信。
图13A到13C是用于描述存储系统中管理表的更新操作的实施例的框图。图13A到图13C中，作为主机HOST的应用处理器AP连接到多个设备，其中主机HOST物理地连接到第一设备(例如，UFS嵌入式存储器eUFS)，并且UFS嵌入式存储器eUFS新近物理地连接到第二设备(例如，UFS存储器卡UFS Card)。这里，由于一个设备经一个端口连接到另一设备，因而所述设备具有点对点形式的连接结构。
应用处理器AP的第一端口#0物理地连接到UFS嵌入式存储器eUFS的第一端口#0，并且当存储系统通电时，检测应用处理器AP和UFS嵌入式存储器eUFS之间的连接。包括设备ID的封包如上所述在针对应用处理器AP和UFS嵌入式存储器eUFS之间的链路连接的链路启动过程期间被交换，并且应用处理器AP和UFS嵌入式存储器eUFS的管理表根据交换的封包被更新。
例如，参考图13A，主机HOST根据包括在从UFS嵌入式存储器eUFS接收的封包中的信息来将与第一端口#0对应的有效信息从第一值(例如，0)更新到第二值(例如，1)，并且将与第一端口#0对应的ID字段(Peer devID)的值更新为指示UFS嵌入式存储器eUFS的设备ID的值(例如，B)。类似地，UFS嵌入式存储器eUFS根据包括在从主机HOST接收的封包中的信息来将与第一端口#0对应的有效信息从第一值更新到第二值，并且将与第一端口#0对应的ID字段的值更新为指示主机HOST的设备ID的值(例如，A)。
然后，如图13B所示，当UFS存储器卡UFS Card物理地连接到UFS嵌入式存储器eUFS的第二端口#1时，执行针对UFS存储器卡UFS Card和UFS嵌入式存储器eUFS之间的链路连接的链路启动过程，并且此时，包括上述设备ID的封包被交换。UFS嵌入式存储器eUFS将与第二端口#1对应的有效信息从第一值更新到第二值，并且还将与第二端口#1对应的ID字段的值更新为指示UFS存储器卡UFS Card的设备ID的值(例如，C)。并且，UFS存储器卡UFS Card将与第一端口#0对应的有效信息从第一值更新到第二值，并且还将与第一端口#0对应的ID字段的值更新为指示UFS嵌入式存储器eUFS的设备ID的值(例如，B)。
然后，如图13C所示，UFS嵌入式存储器eUFS可以进一步向预先连接的设备或新连接的设备提供包括设备ID的连接信息。例如，连接信息可以被封包，并且连接信息可以被添加到各种类型的封包中的任意一个，诸如具有UniPro的规范所定义的PACP格式的封包。根据实施例，提供给预先连接的设备或新连接的设备的封包的名字可以被以各种方式定义，并且在图13C中，封包的名字是PACP_devID_inf。
UFS嵌入式存储器eUFS可以生成封包PACP_devID_inf并且将其提供给预先连接的设备，例如，主机HOST。封包PACP_devID_inf可以在某一层中生成，例如，在上述物理适配器层(L1.5)中生成。封包PACP_devID_inf可以根据各种协议的任意一个而被发送，并且例如，根据UniPro的规范在PACP交换期间使用的请求/确认协议，可以被使用。封包PACP_devID_inf可以包括新连接的UFS存储器卡UFS Card的设备ID，并且主机HOST可以通过封包PACP_devID_inf检查新的连接信息。
当经主机HOST的第一端口#0提供新连接的UFS存储器卡UFS Card的信息时，主机HOST可以更新与第一端口#0对应的连接信息。例如，指示UFS嵌入式存储器eUFS和UFS存储器卡UFS Card经第一端口#0顺序地连接的信息(B-C)，可以在与第一端口#0对应的ID字段中更新。换言之，可以关于一个端口存储至少两个设备的连接信息。
并且，UFS嵌入式存储器eUFS可以生成包括预先连接的主机HOST的信息的封包PACP_devID_inf，并且将封包PACP_devID_inf提供给新连接的UFS存储器卡UFS Card。UFS存储器卡UFS Card可以通过使用封包PACP_devID_inf来更新与第一端口#0对应的连接信息。例如，指示UFS嵌入式存储器eUFS和主机HOST经第一端口#0顺序地连接的信息(B-A)可以在与第一端口#0对应的ID字段中更新。
图14A和图14B是示出了在连接多个设备的结构中更新连接信息的示例的框图。图14A和图14B中，示出了主机HOST、UFS嵌入式存储器eUFS和第一到第三UFS存储器卡UFSCard#1到#3，其中具有设备ID为E的第三UFS存储器卡UFS Card#3是新连接的。
参考图14A，第三UFS存储器卡UFS Card#3的第一端口#0物理地连接到第二UFS存储器卡UFS Card#2的第二端口#1，并且包括设备ID的封包PACP#1在第三和第二UFS存储器卡UFS Card#3和#2之间交换。第二UFS存储器卡UFS Card#2的设备ID，即D，在第三UFS存储器卡UFS Card#3的管理表中关于第一端口#0被更新，并且，第三UFS存储器卡UFS Card#3的设备ID，即E，在第二UFS存储器卡UFS Card#2的管理表中关于第二端口#1被更新。
第二UFS存储器卡UFS Card#2向预先连接的设备提供第三UFS存储器卡UFS Card#3的信息，并且例如，封包PACP#2在第二UFS存储器卡UFS Card#2的第一端口#0和第一UFS存储器卡UFS Card#1的第二端口#1之间交换。并且，第三UFS存储器卡UFS Card#3的设备ID，即E，在第一UFS存储器卡UFS Card#1的管理表中关于第二端口#1被更新。
类似地，封包PACP#3在第一UFS存储器卡UFS Card#1的第一端口#0和UFS嵌入式存储器eUFS的第二端口#1之间交换，并且第三UFS存储器卡UFS Card#3的设备ID的信息(即E)在UFS嵌入式存储器eUFS的管理表中关于第二端口#1被更新。并且，封包PACP#4在UFS嵌入式存储器eUFS的第一端口#0和主机HOST的第一端口#0之间交换，并且第三UFS存储器卡UFSCard#3的设备ID的信息(即E)在主机HOST的管理表中关于第一端口#0被更新。
并且，封包PACP#5在第二UFS存储器卡UFS Card#2的第二端口#1和第三UFS存储器卡UFS Card#3的第一端口#0之间交换，并且第三UFS存储器卡UFS Card#3接收预先连接到第二UFS存储器卡UFS Card#2的多个设备的设备ID的信息，所述多个设备诸如主机HOST、UFS嵌入式存储器eUFS和第一UFS存储器卡UFS Card#1。多个设备的设备ID的信息(即C、B和A)在第三UFS存储器卡UFS Card#3的管理表中关于第一端口#0被更新。
根据这些更新，如图14A和图14B所示，可以改变存储在每个设备的管理表中的信息。参考主机HOST的管理表，ID信息(B-C-D-E)可以根据经主机HOST的第一端口#0顺序地连接的设备的顺序被存储。并且，参考第三UFS存储器卡UFS Card#3的管理表，ID信息(D-C-B-A)可以根据经第三UFS存储器卡UFS Card#3的第一端口#0顺序地连接的设备的顺序被存储。
图15A和图15B是根据实施例的用于描述设备的管理表的更新操作的框图。图15A和图15B中，当一个设备经多个端口连接到至少两个设备时更新管理表。并且，在图15A和图15B中，主机HOST、UFS嵌入式存储器eUFS和第一UFS存储器卡UFS Card#1是预先连接的，并且第二UFS存储器卡UFS Card#2新连接到UFS嵌入式存储器eUFS。换言之，第一和第二UFS存储器卡UFS Card#1和#2经单独的信道并行地连接到UFS嵌入式存储器eUFS。
参考图15A，当连接第二UFS存储器卡UFS Card#2时，包括设备ID的封包PACP#1在第二UFS存储器卡UFS Card#2和UFS嵌入式存储器eUFS之间交换。相应地，第二UFS存储器卡UFS Card#2的设备ID的信息，即D，在UFS嵌入式存储器eUFS的管理表中关于第二端口#1被更新，并且，UFS嵌入式存储器eUFS的设备ID的信息，即B，在第二UFS存储器卡UFS Card#2的管理表中关于第一端口#0被更新。
UFS嵌入式存储器eUFS提供新连接到预先连接的设备的第二UFS存储器卡UFSCard#2的信息，并且例如，包括新的连接信息的封包PACP#2在UFS嵌入式存储器eUFS和主机HOST之间交换，并且，包括新的连接信息的封包PACP#3在UFS嵌入式存储器eUFS和第一UFS存储器卡UFS Card#1之间交换。并且，包括关于现有设备的连接信息的封包PACP#4在UFS嵌入式存储器eUFS和第二UFS存储器卡UFS Card#2之间交换。
根据这些操作，可以如图15A和图15B所示更新每个设备的管理表。参考主机HOST的管理表，主机HOST可以经第一端口#0连接到两个通信路径，并且例如，UFS嵌入式存储器eUFS和第一UFS存储器卡UFS Card#1的ID信息(B-C)可以关于第一端口#0被存储，并且同时，UFS嵌入式存储器eUFS和第二UFS存储器卡UFS Card#2的ID信息(B-D)可以关于第一端口#0被存储。
同时，参考第一UFS存储器卡UFS Card#1的管理表，第一UFS存储器卡UFS Card#1可以经第一端口#0连接到两个通信路径，并且例如，UFS嵌入式存储器eUFS和主机HOST的ID信息(B-A)可以关于第一端口#0被存储，并且同时，UFS嵌入式存储器eUFS和第二UFS存储器卡UFS Card#2的ID信息(B-D)可以关于第一端口#0被存储。类似地，参考第二UFS存储器卡UFS Card#2的管理表，UFS嵌入式存储器eUFS和主机HOST的ID信息(B-A)可以关于第一端口#0被存储，并且同时，UFS嵌入式存储器eUFS和第一UFS存储器卡UFS Card#1的ID信息(B-C)可以关于第一端口#0被存储。
除了参考图13A到13B所描述的存储系统的结构之外，一个或多个实施例还可以应用于具有各种类型的网络拓扑的存储系统。换言之，一个或多个实施例可以变化，并且更新管理表的过程可以被修改。
图16是存储系统中的通信方法的实施例的流程图。图16中，移动平台上包括的存储系统包括多个设备，并且在多个设备之间执行该通信方法。
首先，当第一设备(例如，存储器卡)和第二设备(例如，嵌入式存储器)彼此物理地连接时，针对链路连接的链路启动过程在第一和第二设备之间执行，并且操作S41中，包括第二设备的ID信息的封包在链路启动过程期间被生成并且发送到第一设备。相应地，第一设备接收包括第二设备的ID信息的封包。第一设备包括第一管理表，并且操作S42中，根据包括在封包中的信息在第一管理表中更新第二设备的ID信息。
并且，在链路启动过程期间，操作S43中，包括第一设备的ID信息的封包被生成并且发送到第二设备。相应地，第二设备接收包括第一设备的ID信息的封包。第二设备包括第二管理表，并且操作S44中，根据包括在封包中的信息在第二管理表中更新第一设备的ID信息。
第二设备物理地预先连接到第三设备(例如，主机)，并且包括第三设备的ID信息的封包可以由第二设备生成并且在操作S45中该封包从第二设备被发送到第一设备。相应地，第一设备包括包含第三设备的ID信息的封包。操作S46中，根据封包中包括的信息在第一管理表中更新第三设备的ID信息。
并且，包括第一设备的ID信息的封包由第二设备生成，并且在操作S47中，该封包从第一设备被发送到第三设备。相应地，第三设备接收包括第一设备的ID信息的封包。操作S48中，根据封包中包括的信息在第三管理表中更新第一设备的ID信息。
图17A和图17B是多链路管理器(MLM)被应用于各种主机装置的示例的框图。
以上实施例中，已描述了包括存储器系统作为组件的存储系统中的通信示例，但是实施例不限于此。例如，实施例可以被应用于使用MIPI的接口当中的使用UniPro和M-PHY的组合的各种接口。
例如，参考图17A，数据处理系统700A可以包括主机710A、第一设备720A和第二设备730A。主机710A可以包括各种类型的主机装置，并且例如，主机710A可以包括显示器串行接口(DSI)主机装置711A。并且，主机710A可以包括用于DSI主机装置711A的接口操作的设备接口712A。根据实施例，设备接口712A可以包括链路层LINK和网络层M-PHY。并且，设备接口712A可以进一步包括多链路管理器MLM。
DSI主机装置711A可以经设备接口712A控制显示操作。第一设备720A可以包括DSI设备或装置721A和设备接口722A，并且第二设备730A可以包括DSI设备或装置731A和设备接口732A。每个设备接口722A和732A可以包括链路层LINK和物理层M-PHY，并且可以进一步包括多链路管理器MLM。并且，第一和第二设备720A和730A各自可以包括显示装置。
主机710A、第一设备720A和第二设备730A可以根据DSI协议互相通信。第一和第二设备720A和730A中的至少一个可以被可拆地连接。当连接了新设备时，包括在数据处理系统700A中的多链路管理器MLM所存储的信息可以根据上述实施例被更新。
同时，图17B示出了根据另一实施例的数据处理系统700B。参考图17B，数据处理系统700B可以包括主机710B、第一设备720B和第二设备730B。主机710B可以包括相机串行接口(CSI)主机装置711B作为各种类型的主机装置中的一个。并且，主机710B可以包括用于CSI主机装置711B的接口操作的设备接口712B。根据实施例，设备接口712B可以包括链路层LINK和物理层M-PHY。并且，设备接口712B可以进一步包括多链路管理器MLM。
图17B的数据处理系统700B可以以与图17A的数据处理系统700A相同或相似的方式操作。CSI主机装置711B可以控制与图像传感器有关的操作，并且第一和第二设备720B和730B中的每个可以分别包括图像传感器721B和731B。并且，第一和第二设备720B和730B中的每个可以包括链路层LINK、物理层M-PHY和多链路管理器MLM，并且当新连接了新设备时，包括在数据处理系统700B中的多媒体管理器MLM所存储的信息可以被更新。
图18A和图18B是存储器系统800A和800B的实施例的框图。存储器系统800A和800B的每个可以是上述嵌入式存储器或存储器卡。
参考图18A，存储器系统800A可以包括存储器控制器810A和存储器设备820A。响应于来自主机HOST的写/读请求，存储器控制器810A可以读取存储在存储器设备820A中的数据或者控制存储器设备820将数据写入存储器设备820A。例如，存储器控制器810A向存储器设备820A提供命令CMD、地址ADD和控制信号CTRL以控制关于存储器设备820A的编程(或写)、读和擦除操作。并且，要被写入或要被读取的数据DATA可以在存储器控制器810A和存储器设备820A之间交换。
存储器控制器810A包括用于与主机HOST通信的主机接口811A，并且主机接口811A可以包括根据上述实施例操作的链路层811A_1和物理层811A_2。并且，链路层811A_1可以包括管理设备的连接信息的多链路管理器MLM。存储器系统800A可以包括多个端口(未示出)，其中可以经一个端口多连接至少两个设备。多链路管理器MLM可以存储物理地或间接地连接到多个端口中的每个端口的设备的ID信息。
同时，存储器设备820A可以包括存储器单元(memory cell)阵列821A和控制关于存储器单元阵列821A的数据DATA的读和写的控制逻辑822A。存储器单元阵列821A可以包括多个区域，并且例如，可以包括多个单元块作为数据被擦除的单元。
同时，根据另一实施例的图18B的存储器系统800B可以包括存储器控制器810B和存储器设备820B。存储器控制器810B可以包括多链路管理器811B和主机接口812B，其中主机接口812B可以包括链路层和物理层。并且，存储器设备820B可以包括存储器单元阵列和控制逻辑822B。
图18B中，多链路管理器811B被包括在主机接口812B之外，其中多链路管理器811B被实现为硬件并且存储器控制器810B可以由CPU(未示出)经硬件或软件控制。
同时，存储器单元阵列821A和821B每个可以是三维(3D)存储器单元阵列。3D存储器单元阵列可以单片地(monolithically)形成于存储器单元阵列的至少一个物理层级(level)上，其包括提供在硅基底之上的有源区域和形成于硅基底之上或之中的电路，该电路作为与存储器单元的操作有关的电路。术语“单片的(monolithic)”意思是形成阵列的每个层级的层直接堆叠在该阵列的每个较低层级的层之上。
根据实施例，3D存储器单元阵列包括垂直方向上提供的NAND串，从而至少一个存储器单元被提供在另一存储器单元上。所述至少一个存储器单元可以包括电荷捕获层。美国专利7,679,133、美国专利8,553,466、美国专利8,654,587、美国专利8,559,235和美国专利申请公布2011-0233648公开了具有多个层级的3D存储器单元阵列的适合的结构，其中该结构的层级之间共享字线和/或位线，并且通过引用将所公开的内容合并于此。并且，通过引用将美国专利申请公布2012-0051138和美国专利申请公布2011-0204420合并于此。
图19是图18A和图18B的存储器单元阵列821A和821B中的一个的单元块BLK的实施例的透视图。
参考图19，单元块BLK形成在关于基底SUB的垂直方向上。图19中，单元块BLK包括两个选择线GSL和SSL、8个字线WL1到WL8、以及3个位线BL1到BL3，但线的数目不限于此。
基底SUB具有第一导电类型，例如p-type，并且沿着第一方向(例如，Y-方向)延伸的公共源极线CSL被提供在基底SUB之上并且掺杂了第二导电类型(例如，n-type)杂质。沿着第一方向延伸的多个绝缘层IL被沿着第三方向(例如，z-方向)上顺序地提供在两个相邻公共源极线CSL之间的基底SUB的区域上方，其中多个绝缘层IL沿着第三方向彼此间隔一定距离。多个绝缘层IL可以包括绝缘材料，诸如硅氧化物。
顺序地沿着第一方向放置并且沿着第三方向穿过多个绝缘层IL的多个柱子P被提供在两个相邻公共源极线CSL之间的基底SUB的区域上方。例如，多个柱子P可以通过多个绝缘层IL接触基底SUB。例如，柱子P的表层S可以包括第一类型硅材料并且可以起到沟道区的作用。同时，柱子P的内层I可以包括绝缘材料，诸如硅氧化物或气隙。
电荷存储层CS被沿着两个相邻公共源极线CSL之间的区域中的绝缘层IL、柱子P和基底SUB的暴露的表面提供。电荷存储层CS可以包括栅绝缘层(也被称为隧穿绝缘层)、电荷捕获层和阻挡绝缘层。例如，电荷存储层CS可以具有氧化物-氮化物-氧化物(ONO)结构。并且，栅电极GE，比如选择线GSL和SSL以及字线WL1到WL8，被提供在两个相邻公共源极线CSL之间的区域中的电荷存储层CS的暴露的表面上。
漏极DR或漏极触点被提供在每个柱子P之上。例如，漏极DR或漏极触点可以包括具有第二导电类型的掺杂硅材料。沿着第二方向(例如，X-方向)延伸并且沿着第一方向彼此间隔一定距离的位线BL1到BL3被提供在漏极DR上。
根据半导体设备和存储器系统的操作方法以及存储系统的通信方法的一个或多个实施例，由于新连接的设备的ID信息被提供到移动平台中预先连接的多个设备并且被管理，所以存储系统可以被高效地使用。
并且，根据半导体设备和存储器系统的操作方法以及存储系统的通信方法的一个或多个实施例，由于指示多连接的设备的物理连接顺序的信息被管理，所以数据传送可以在移动平台中被有效地管理。
尽管已参考实施例具体地示出并描述了发明构思，但将理解，在不脱离权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种变化。

Claims (31)

1.一种存储器系统的操作方法，所述操作方法包含：
当将所述存储器系统连接到第一设备时，接收所述第一设备的连接信息；
通过使用所述连接信息更新所述存储器系统的管理表的信息；
生成包含包括所述第一设备的ID信息的连接信息的第一封包并且将所述第一封包发送到预先连接到所述存储器系统的第二设备；以及
生成包含包括所述第二设备的ID信息的连接信息的第二封包并且将所述第二封包发送到所述第一设备,
其中，第一设备是存储器卡，第二设备是主机，
其中，存储器系统、第一设备和第二设备是相互独立的。
2.如权利要求1所述的操作方法，其中所述存储器系统包含包括物理层和链路层的接口，其中所述链路层包含物理适配器层、数据链路层和网络层，并且
所述第一和第二设备的连接信息中的每一个在物理适配器层、数据链路层和网络层中的任意一者中被添加到所述第一封包或第二封包。
3.如权利要求2所述的操作方法，其中所述管理表被包括在网络层中。
4.如权利要求2所述的操作方法，其中所述管理表被包括在所述链路层之外的单独的层。
5.如权利要求1所述的操作方法，进一步包含：
接收新连接到所述第一设备的第三设备的连接信息；以及
通过使用所述第三设备的连接信息更新所述管理表的信息，
其中第三设备是不同于第一设备的存储器卡。
6.如权利要求5所述的操作方法，其中与所述第一设备和所述第三设备关于所述存储器系统的物理连接顺序有关的信息被存储在所述管理表中。
7.如权利要求1所述的操作方法，所述存储器系统是物理地连接到所述主机的嵌入式存储器。
8.如权利要求1所述的操作方法，其中所述存储器系统是根据通用快闪存储UFS接口与所述第一和第二设备通信的UFS存储器系统。
9.如权利要求1所述的操作方法，其中所述存储器系统包含具有物理层和链路层的接口，
其中所述链路层是移动工业处理器接口MIPIUniPro和MIPI低延时接口LLI中的一个，并且所述物理层是MIPI M-PHY。
10.一种包含主机的半导体设备的操作方法，所述操作方法包含：
当经所述主机的第一端口检测到与嵌入式存储器的物理连接时，接收所述嵌入式存储器的连接信息；
将包括所述主机的身份ID信息的连接信息发送到所述嵌入式存储器；以及
当外部存储器系统物理地连接到所述嵌入式存储器时，接收由所述嵌入式存储器生成的包括所述外部存储器系统的ID信息的连接信息，其中接收包括外部存储器系统的ID信息的连接信息包含接收包含包括所述外部存储器系统的ID信息的连接信息的封包，
其中，嵌入式存储器生成包含包括所述主机的ID信息的连接信息的封包并且将其发送到所述外部存储器系统，
其中，主机、嵌入式存储器和外部存储器系统相互独立的。
11.如权利要求10所述的操作方法，其中在所述主机的初始操作期间检测与所述嵌入式存储器的物理连接。
12.如权利要求10所述的操作方法，其中所述外部存储器系统和嵌入式存储器的ID信息被在主机的第一管理表中相应于所述第一端口存储。
13.如权利要求12所述的操作方法，其中与所述外部存储器系统和嵌入式存储器的物理连接顺序有关的信息进一步被存储在所述第一管理表中。
14.如权利要求12所述的操作方法，其中从所述外部存储器系统和嵌入式存储器的容量信息、属性信息、状态信息、产品代码和厂商版本信息中选择的至少一条信息被进一步存储在所述第一管理表。
15.如权利要求10所述的操作方法，其中所述主机包含存储器接口，
其中所述存储器接口包含物理层和链路层，并且所述链路层包含物理适配器层、数据链路层和网络层。
16.如权利要求15所述的操作方法，
从所述存储器接口的物理适配器层提取所述外部存储器系统的ID信息。
17.一种存储系统的通信方法，所述通信方法包含：
当第一设备连接到第二设备时，由所述第一设备接收包含所述第二设备的身份ID信息的封包；
更新包括在所述第一设备的第一管理表中的所述第二设备的ID信息；
由所述第一设备接收包含预先连接到所述第二设备的至少一个第三设备的ID信息的封包；
更新所述第一管理表中的至少一个第三设备的ID信息；
由所述第二设备接收包含所述第一设备的ID信息的封包；以及
更新包括在所述第二设备的第二管理表中的所述第一设备的ID信息，
其中，第二设备生成包含第一设备的ID信息的封包并且将其发送到所述至少一个第三设备，
其中，第一设备是存储器卡，第二设备是嵌入式存储器，并且至少一个第三设备是主机装置，
其中，第一设备、第二设备和至少一个第三设备是相互独立的。
18.如权利要求17所述的通信方法，其中与所述第二设备和至少一个第三设备关于存储器系统的物理连接顺序有关的信息被存储在所述第一管理表中。
19.如权利要求17所述的通信方法，其中与所述第二设备和所述第一设备关于存储器系统的物理连接顺序有关的信息被存储在所述至少一个第三设备所包括的第三管理表中。
20.如权利要求17所述的通信方法，其中所述第一设备是通用快闪存储UFS存储器卡，所述第二设备是UFS嵌入式存储器，并且所述至少一个第三设备是应用处理器中的主机装置。
21.如权利要求17所述的通信方法，其中所述第一设备、第二设备和至少一个第三设备各自包含包括物理层和链路层的接口，其中所述链路层具有包含物理适配器层、数据链路层和网络层的层级结构，
其中所述第二设备的ID信息和所述至少一个第三设备的ID信息各自被在所述物理适配器层中添加到所述封包中。
22.一种存储器系统，包含：
包含设备接口的存储器控制器，其中所述设备接口包含存储一个或多个外部设备的连接信息的管理表；以及
包含多个存储器单元的存储器设备，
其中所述存储器系统经所述设备接口的第一端口连接到主机并且经所述设备接口的第二端口可拆地连接到外部存储器，以及
当检测到与所述外部存储器连接时，所述存储器控制器更新管理表中的外部存储器的身份ID信息并且将所述外部存储器的ID信息发送到主机，以及
其中，当检测到与所述外部存储器连接时，所述存储器控制器向所述外部存储器发送所述主机的ID信息，
其中，存储器系统、主机和外部存储器是相互独立的。
23.如权利要求22所述的存储器系统，其中所述设备接口物理层和链路层，
其中所述链路层是移动工业处理器接口MIPIUniPro和MIPI低延时接口LLI中的一个，并且所述物理层是MIPI M-PHY。
24.如权利要求22所述的存储器系统，其中所述管理表对于所述第一端口和第二端口中的每一个包括指示每个端口是否被连接并且有效的有效字段、以及指示每个端口所连接的每个设备的ID信息的ID字段。
25.一种方法，包含：
在第一设备处，维护包含标识与所述第一设备直接地或间接地连接的其它设备的第一信息的管理表，第一信息包括与所述第一设备连接的至少第二设备的身份ID信息，其中第一设备包括至少具有第一通信端口和第二通信端口的设备接口，其中第二设备经由第一通信端口连接到第一设备；
在所述第一设备处经由第一通信端口接收来自所述第二设备的一个或多个数据封包，所述一个或多个数据封包包括标识与所述第二设备连接的至少第三设备的第二信息；
所述第一设备更新管理表以包括标识与所述第二设备连接的所述第三设备的第二信息；以及
所述第一设备生成并且经由第二通信端口向经由第二通信端口连接到第一设备的第四设备发送一个或多个额外数据封包，所述一个或多个额外数据封包标识连接到第二设备的第三设备，
其中，第一设备是主机并且第二设备是存储器系统，或者第一设备是存储器系统并且第二设备是主机，
其中，第三设备和第四设备是存储器卡，
其中，第一设备、第二设备、第三设备和第四设备是相互独立的。
26.如权利要求25所述的方法，其中所述第二信息进一步包括标识经所述第三设备与所述第二设备连接的第五设备的信息，
其中，第五设备是不同于第三设备和第四设备的存储器卡。
27.如权利要求26所述的方法，所述方法进一步包含生成一个或多个额外的数据封包并且将所述一个或多个额外的数据封包发送给经第三设备与第二设备连接的第五设备。
28.如权利要求25所述的方法，其中所述第一设备是包括至少一个存储器单元阵列的存储器系统，并且其中所述第二设备是主机。
29.如权利要求25所述的方法，其中所述第一设备是主机，并且所述第二设备是包括至少一个存储器单元阵列的存储器系统。
30.如权利要求25所述的方法，其中所述第一设备是数据处理装置的主机，并且所述第二设备是所述数据处理装置的嵌入式存储器系统，并且所述第三设备是可拆地连接到所述数据处理装置的存储器卡。
31.如权利要求25所述的方法，其中所述第一设备是存储系统的嵌入式存储器系统，所述第二设备是数据处理装置的主机，并且所述第四设备是存储系统的存储器卡。
CN201710022736.2A 2016-01-12 2017-01-12 半导体设备和存储器系统的操作方法及存储系统通信方法 Active CN107066403B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0003671 2016-01-12
KR1020160003671A KR102528557B1 (ko) 2016-01-12 2016-01-12 다중 연결 포트를 갖는 반도체 장치, 메모리 시스템의 동작 방법 및 스토리지 시스템의 통신 방법

Publications (2)

Publication Number Publication Date
CN107066403A CN107066403A (zh) 2017-08-18
CN107066403B true CN107066403B (zh) 2022-05-06

Family

ID=59275726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710022736.2A Active CN107066403B (zh) 2016-01-12 2017-01-12 半导体设备和存储器系统的操作方法及存储系统通信方法

Country Status (3)

Country Link
US (1) US10635313B2 (zh)
KR (1) KR102528557B1 (zh)
CN (1) CN107066403B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019094986A1 (en) * 2017-11-13 2019-05-16 Data I/O Corporation Device programming system with protocol emulation
US20190179540A1 (en) * 2017-12-11 2019-06-13 Qualcomm Incorporated Concurrent access for multiple storage devices
KR102648790B1 (ko) 2018-12-19 2024-03-19 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
WO2020174735A1 (ja) * 2019-02-25 2020-09-03 パナソニックＩｐマネジメント株式会社 データ転送システムにおけるメモリカード、データ記録装置、システムホスト、及びメモリカード判別方法
US11416422B2 (en) * 2019-09-17 2022-08-16 Micron Technology, Inc. Memory chip having an integrated data mover
CN111930395B (zh) * 2020-08-20 2023-03-07 展讯通信（上海）有限公司 智能终端的程序下载方法和智能终端
KR20230009196A (ko) * 2021-07-08 2023-01-17 삼성전자주식회사 스토리지 장치, 및 이의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983217A (zh) * 2005-12-14 2007-06-20 株式会社日立制作所 存储装置及其控制方法以及程序
CN103365802A (zh) * 2008-01-16 2013-10-23 S.阿夸半导体有限公司 级联存储器装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6012103A (en) 1997-07-02 2000-01-04 Cypress Semiconductor Corp. Bus interface system and method
US6820148B1 (en) 2000-08-17 2004-11-16 Sandisk Corporation Multiple removable non-volatile memory cards serially communicating with a host
US7685126B2 (en) 2001-08-03 2010-03-23 Isilon Systems, Inc. System and methods for providing a distributed file system utilizing metadata to track information about data stored throughout the system
US7707339B2 (en) 2007-12-18 2010-04-27 Freescale Semiconductor, Inc. Data arbitration on a bus to determine an extreme value
KR101412524B1 (ko) * 2008-01-31 2014-06-25 삼성전자주식회사 메모리 장치, 메모리 카드 시스템 및 그것의 카드 인식방법
JP5210959B2 (ja) * 2009-04-27 2013-06-12 株式会社日立製作所 光受動網システム、および、その運用方法
US8312088B2 (en) * 2009-07-27 2012-11-13 Sandisk Il Ltd. Device identifier selection
US8238244B2 (en) 2009-08-10 2012-08-07 Micron Technology, Inc. Packet deconstruction/reconstruction and link-control
US8301822B2 (en) * 2009-09-23 2012-10-30 Sandisk Il Ltd. Multi-protocol storage device bridge
US9063655B2 (en) * 2010-05-12 2015-06-23 Silicon Image, Inc. Multi-level port expansion for port multipliers
US10031737B2 (en) 2012-02-16 2018-07-24 Microsoft Technology Licensing, Llc Downloading and distribution of applications and updates to multiple devices
US9710410B2 (en) 2013-10-31 2017-07-18 Qualcomm Incorporated Camera control slave devices with multiple slave device identifiers
KR102194301B1 (ko) * 2013-11-14 2020-12-22 삼성전자주식회사 전자 장치들의 통신 연결 방법 및 장치
US9641014B2 (en) 2014-02-12 2017-05-02 Qualcomm Incorporated Circuits and methods for controlling skin temperature of an electronic device
FR3020543A1 (fr) * 2014-04-28 2015-10-30 St Microelectronics Grenoble 2 Procede de gestion de la communication entre deux dispositifs mutuellement connectes par un lien serie, par exemple un protocole d'interface serie point a point
KR102371557B1 (ko) 2015-03-20 2022-03-07 삼성전자주식회사 호스트 장치, 그것과 복수의 장치들을 갖는 호스트 시스템 및 그것의 인터페이스 링크 레이어 구성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983217A (zh) * 2005-12-14 2007-06-20 株式会社日立制作所 存储装置及其控制方法以及程序
CN103365802A (zh) * 2008-01-16 2013-10-23 S.阿夸半导体有限公司 级联存储器装置

Also Published As

Publication number Publication date
KR20170084537A (ko) 2017-07-20
US10635313B2 (en) 2020-04-28
CN107066403A (zh) 2017-08-18
KR102528557B1 (ko) 2023-05-04
US20170199673A1 (en) 2017-07-13

Similar Documents

Publication Publication Date Title
CN107066403B (zh) 半导体设备和存储器系统的操作方法及存储系统通信方法
US9904651B2 (en) Operating method of controller for setting link between interfaces of electronic devices, and storage device including controller
CN106663073B (zh) 用于适应性突发模式的储存设备和方法
US20180088854A1 (en) Electronic device configured to reset storage device non-directly connected to application processor among storage devices serially connected to one another and method of operating the same
US10534738B2 (en) Host bus adaptor with configurable interface
CN107870742B (zh) 向存储装置提供旁路的电子装置、存储装置和计算系统
US10579458B2 (en) Data logger
US10078614B2 (en) Systems and methods of data transfer
CN102782660A (zh) 芯片使能的虚拟化
CN107632951A (zh) 控制非直接串行连接存储设备的设备及其应用和操作方法
CN113641601A (zh) 存储设备的链路启动方法、存储设备、主机及其实现系统
KR102274028B1 (ko) 전자 장치의 인터페이스 사이의 링크를 설정하기 위한 컨트롤러의 작동 방법 및 컨트롤러를 포함하는 저장 장치
KR101664409B1 (ko) 장치 조건에 근거한 신호 구성
EP4064022A1 (en) Cooperative storage architecture
JP2005174337A (ja) メモリシステムおよびホストとメモリカードとの間のデータ伝送速度設定方法
US11169584B2 (en) Dual-connector storage system and method for simultaneously providing power and memory access to a computing device
US20220179581A1 (en) Memory system and controller of memory system
CN114115713A (zh) 用于执行高速链路启动的存储设备和包括其的存储系统
KR20230009196A (ko) 스토리지 장치, 및 이의 동작 방법
CN111488296B (zh) 存储器系统
US20080250177A1 (en) Memory device including connector for independently interfacing host and memory devices
EP4053705B1 (en) Operating method of storage device
EP3958134B1 (en) Storage device for high speed link startup and storage system including the same
KR20180012191A (ko) 멀티-모드 장치 및 그것의 동작 방법
US20150160873A1 (en) Filesystem tuned firmware for storage modules

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant