CN107066201A - 数据存储装置及其方法 - Google Patents

数据存储装置及其方法 Download PDF

Info

Publication number
CN107066201A
CN107066201A CN201610467179.0A CN201610467179A CN107066201A CN 107066201 A CN107066201 A CN 107066201A CN 201610467179 A CN201610467179 A CN 201610467179A CN 107066201 A CN107066201 A CN 107066201A
Authority
CN
China
Prior art keywords
data
dma
volatile memory
memory device
buffer storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610467179.0A
Other languages
English (en)
Other versions
CN107066201B (zh
Inventor
朴振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107066201A publication Critical patent/CN107066201A/zh
Application granted granted Critical
Publication of CN107066201B publication Critical patent/CN107066201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种数据存储装置，包括：非易失性存储器装置；缓冲存储器，其用于暂时地存储待从所述非易失性存储器装置传输至主机装置的数据或待从所述主机装置传输至所述非易失性存储器装置的数据；存储器控制单元，其用于执行控制所述非易失性存储器装置的控制操作；以及直接存储器存取(DMA)单元，其用于根据存储器控制单元的控制与缓冲存储器一起执行数据传输操作，其中，DMA块从非易失性存储器装置向缓冲存储器传输第一数据，并且其中，在存储在缓冲存储器中的第一数据从缓冲存储器传输至主机装置的同时，DMA单元从非易失性存储器装置向缓冲存储器传输第二数据。

Description

数据存储装置及其方法
相关申请的交叉引用
本申请要求于2016年2月11日向韩国知识产权局提交的申请号为10-2016-0015740的韩国专利申请的优先权，其全部公开通过引用并入本文。
技术领域
本发明的各种实施例涉及一种使用非易失性存储器装置作为存储介质的数据存储装置。
背景技术
近来，计算机环境范例转变为普遍存在的计算系统，使得能够随时随地使用计算机系统。由此，便携电子设备，诸如移动电话、数码相机以及笔记本电脑的使用已经快速地增加。一般地，这样的便携电子设备使用存储器装置的数据存储装置。数据存储装置存储将在便携电子设备中使用的数据。
使用存储器装置的数据存储装置不包括任何机械驱动部件。因此，其提供一般的优秀稳定性和持久性、高信息存取速度和低功耗。具有这样的优点的数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪速存储器(UFS)设备以及固态驱动器(SSD)。
发明内容
本发明的各种实施例涉及一种数据存储装置，其在向主机装置传输预先读取的数据的同时，从非易失性存储器装置读取下一个待传输的数据。
在一个实施例中，一种数据存储装置可以包括：非易失性存储器装置；缓冲存储器，其用于暂时地存储待从所述非易失性存储器装置传输至主机装置的数据或待从所述主机装置传输至所述非易失性存储器装置的数据；存储器控制单元，其用于执行控制所述非易失性存储器装置的控制操作；以及直接存储器存取(DMA)单元，其用于根据存储器控制单元的控制与缓冲存储器一起执行数据传输操作，其中，DMA块从非易失性存储器装置向缓冲存储器传输第一数据，并且其中，在存储在缓冲存储器中的第一数据从缓冲存储器传输至主机装置的同时，DMA单元从非易失性存储器装置向缓冲存储器传输第二数据。
在一个实施例中，一种数据存储装置的操作方法，该数据存储装置包括非易失性存储器装置、缓冲存储器和存储器控制单元，所述操作方法可以包括：通过直接存储器存取(DMA)单元，从所述非易失性存储器装置向所述缓冲存储器传输第一数据；通过所述DMA单元将所述第一数据存储在所述缓冲存储器中；在从所述非易失性存储器装置向所述缓冲存储器传输所述第二数据的同时，通过所述DMA单元，将存储在所述缓冲存储器中的第一数据从所述缓冲存储器传输至所述主机装置。
根据该实施例，数据存储装置的数据处理速度可以提高。
附图说明
图1是示出根据本发明的一个实施例的数据存储装置的框图。
图2是图1所示的存储器控制单元、缓冲存储器和DMA单元的框图。
图3是示出根据本发明的一个实施例的用于从非易失性存储器装置读取连续数据的控制器的操作的时序简图。
图4是示出根据图3的时序简图操作的控制器的内部块的操作的简图。
图5是示出根据本发明的一个实施例的包括数据存储器装置的数据处理系统的框图。
图6是示出根据本发明的一个实施例的包括固态驱动器(SSD)的数据处理系统的框图。
图7是示出图6所示的SSD控制器的框图。
图8是示出根据本发明的一个实施例的包括数据存储装置的计算机系统的框图。
图9是示出根据本发明的一个实施例的包括在数据存储装置中的非易失性存储器装置的框图。
具体实施方式
在本发明中，在结合附图阅读下列示例性实施例后，实现本发明的优点、特征、方法将变得更清楚。然而，本发明可以不同的形式呈现且不应被解释为限于在本文中提出的实施例。而是，更详细地提供这些实施例使得本发明所属领域技术人员能够实施本发明。
本文中应理解，本发明的实施例不限于附图所示的细节，附图不一定按比例且在一些情况下，为了更清楚地示出本发明的特征，比例可能已经被扩大。虽然本文使用了特定的术语，但是应理解为本文使用的术语仅用于描述特定的实施例，而不意在限制本发明的范围。
在本文中使用时，术语“和/或”包括一个以上相关列出项目的任何和所有组合。应理解，当一个元件“在(另一个元件)上”、“连接至”或“联接至”另一个元件时，可以是该元件直接在另一个元件上、连接或联接至另一个元件，或者两者间存在中间元件。如在本文中使用的，单数形式意在也包括复数形式，除非上下文有清楚的相反指示。此外，将理解的是，当在本说明书中使用时，术语“包括”是指存在至少一个提及的特征、步骤、操作、和/或元件，但不用于排除一个以上其他的特征、步骤、操作、和/或元件的存在或增加。
以下，将提供实施例的各种实例参考附图在下文中描述数据存储装置。
图1是示出根据本发明的一个实施例的数据存储装置100的框图。
参考图1，数据存储装置100可以存储待被主机装置(未示出)访问的数据，主机装置诸如移动电话、MP3播放器、笔记本电脑、台式电脑、游戏机、电视(TV)、车载信息系统等。数据存储装置100也可以称作存储系统。
数据存储装置100可以制造为与主机装置电联接的接口的协议的各种存储器装置中的任一种。例如，数据存储装置100可以配置为各种存储器装置中的任一种，诸如固态驱动器(SSD)、MMC形式的多媒体卡、eMMC、RS-MMC和微型-MMC、SD形式的安全数字卡、小型-SD和微型-SD、通用串行总线(USB)存储装置、通用闪速存储(UFS)装置、个人计算机存储卡国际联合会(PCMCIA)卡型存储装置、外围组件互连(PCI)卡型存储装置、高速PCI(PCI-E)卡型存储装置、标准闪存(CF)卡、智能媒体卡、记忆棒等。
数据存储装置100可以以各种封装类型中的任一种制造，诸如封装堆叠(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶片级制造封装(WFP)、晶片级堆叠封装(WSP)等。
数据存储器装置100可以包括控制器200和非易失性存储器装置300。
非易失性存储器装置300可以作为数据存储装置100的存储介质操作。非易失性存储器装置300可以配置为各种类型的非易失性存储器装置中的任一种，诸如NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容的铁电随机存取存储器(FRAM)、使用隧道磁电阻(TMR)层的磁随机存取存储器(MRAM)、使用硫化物合金的相变随机存取存储器(PCRAM)、使用过渡金属氧化物的电阻式随机存取存储器(RERAM)等。铁电随机存取存储器(FRAM)、磁随机存取存储器(MRAM)、相变随机存取存储器(PCRAM)和电阻式随机存取存储器(RERAM)是能够任意访问存储器单元的非易失性随机存取存储器装置的一种。非易失性存储器装置300可以配置为NAND闪速存储器装置和上述各种类型的非易失性随机存取存储器装置的组合。
控制器200可以包括主机接口单元210、控制单元220、工作存储器230、存储器控制单元240、缓冲存储器250、以及直接存储器存取(DMA)单元260。
主机接口单元210可以连接主机装置和数据存储装置100。例如，主机接口单元210以通过通用串行总线(USB)、通用闪速存储器(UFS)、多媒体卡(MMC)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连PCI和高速PCI(PCI-E)等中的一个与主机装置通信。
控制单元220可以控制控制器200的一般操作。控制单元220可以驱动载入工作存储器230的代码类型的指令或者算法，即软件，并且可以分析并处理从主机装置输入的请求。控制单元220可以根据软件控制控制器200内部的功能块的操作。
工作存储器230可以存储由控制单元220驱动的软件。工作存储器230可以存储驱动软件所必要的数据。工作存储器230可以配置为随机存取存储器，诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等。
存储器控制单元240可以根据控制单元220的控制来控制非易失性存储器装置300。为了控制非易失性存储器装置300的操作并将生成的控制信号提供至非易失性存储器装置300，存储器控制单元240可以生成控制信号(例如，指令、地址、时钟信号等)。存储器控制单元240也可以称作存储器接口单元。
缓冲存储器250可以暂时地存储将从主机装置传输至非易失性存储器装置300的数据，或者将从非易失性存储器装置300传输至主机装置的数据。缓冲存储器250可以配置为随机存取存储器，诸如动态随机存取存储器(DRAM)、或者静态随机存取存储器(SRAM)。
DMA单元260可以根据存储器控制单元240的控制与缓冲存储器250一起执行数据传输操作。DMA单元260可以将从非易失性存储器装置300读取的数据传输至缓冲存储器250。DMA单元260可以将存储在缓冲存储器250中的数据传输至主机装置。DMA单元260可以将从主机装置传输的数据传输至缓冲存储器250。DMA单元260可以将存储在缓冲存储器250中的数据传输至非易失性存储器装置300。
图2是图1所示的存储器控制单元240、缓冲存储器250和DMA单元260的框图。DMA单元260可以包括第一DMA块260-1和第二DMA块260-2。
参照图2，存储器控制单元240可以根据由控制单元220提供的描述符DSC操作。描述符DSC可以表示工作指令，该工作指令中写入待被存储器控制单元240处理以控制非易失性存储器装置300的工作。存储器控制单元240可以根据描述符DSC控制非易失性存储器装置300的操作(例如，读取操作、写入操作、擦除操作等)。
在需要与缓冲存储器250一起进行数据传输操作的情况下，存储器控制单元240可以生成数据传输操作必要的信息作为任务TSK，并且将生成的任务TSK提供至执行数据传输操作的第一DMA块260-1或者第二DMA块260-2。
第一DMA块260-1可以处理存储在队列Q-1中的任务TSK-1。第一DMA块260-1可以根据任务TSK-1执行非易失性存储器装置300和缓冲存储器250之间的数据传输操作。第二DMA块260-2可以处理存储在队列Q-2中的任务TSK-2。第二DMA块260-2可以根据任务TSK-2执行主机装置和缓冲存储器250之间的数据传输操作。
图3是示出用于从非易失性存储器装置300读取连续数据的控制器200的操作的时序简图。图4是示出根据图3的时序简图操作的控制器200的内部块的操作的简图。
在图3和图4中，读取控制操作RDC可以定义为向非易失性存储器装置300提供用于控制读取操作的命令、地址和控制信号的操作，以读取存储在非易失性存储器装置300的特定存储器单元(或者多个特定存储器单元)中的数据。根据读取控制操作RDC控制的非易失性存储器装置300可以定义为处于存储在存储器单元(或者多个存储器单元)中的数据的感测完成并且感测数据能够输出到外部的状态。
存储器控制单元240可以由控制单元220提供第一描述符DSC1和第二描述符DSC2(步骤①)。存储器控制单元240可以根据第一描述符DSC1和第二描述符DSC2分别地执行第一数据DT(n)和第二数据DT(n+1)的读取和传输操作。
已经基于应该执行连续数据的读取的第一描述符DSC1和第二描述符DSC2确定的存储器控制单元240可以执行读取第一数据DT(n)的第一读取控制操作RDC(n)(步骤②)。
在第一读取控制操作RDC(n)完成之后，存储器控制单元240可以向第一DMA块260-1提供第一任务TSK1(步骤③)。第一任务TSK1可以包括第一数据DT(n)的数据传输操作必要的信息。
第一DMA块260-1可以根据第一任务TSK1执行从非易失性存储器装置300向缓冲存储器250传输完成感测第一数据DT(n)的操作(步骤④)。
当第一数据DT(n)完全地存储在缓冲存储器250时，第一DMA块260-1可以将第一任务TSK1传送至第二DMA块260-2(步骤⑤)。
第二DMA块260-2可以根据第一任务TSK1执行从缓冲存储器250向主机装置传输存储在缓冲存储器250中的第一数据DT(n)的操作(步骤⑥)。在第二DMA块260-2处理第一任务TSK1的同时，存储器控制单元240可以执行读取继第一数据DT(n)之后的第二数据DT(n+1)的第二读取控制操作RDC(n+1)(步骤⑥)。
在第二读取控制操作RDC(n+1)完成之后，存储器控制单元240可以向第一DMA块260-1提供第二任务TSK2(步骤⑦)。第二任务TSK2可以包括第二数据DT(n+1)的数据传输操作必要的信息。
第一DMA块260-1可以根据第二任务TSK2执行从非易失性存储器装置300向缓冲存储器250传输完成感测第二数据DT(n+1)的操作(步骤⑧)。
在预先读取的数据的一部分(即第一数据DT(n))通过第二DMA块260-2传输至主机装置时，可以执行读取下一个待传输的读取数据(即第二数据DT(n+1))的读取控制操作。同样地，在预先读取的数据的一部分(即第一数据DT(n))通过第二DMA块260-2传输至主机装置时，可以通过第一DMA块260-1将下一个待传输的数据的一部分存储在缓冲存储器250中。因为第一DMA块260-1可以在第二DMA块260-2执行缓冲存储器250和主机装置之间的数据传输操作的同时执行非易失性存储器装置300和缓冲存储器250之间的数据传输操作的并行操作，所以可以更快速地处理连续数据。
当第二数据DT(n+1)在缓冲存储器250的存储完成时，第一DMA块260-1可以将第二任务TSK2传送至第二DMA块260-2(步骤⑨)。
第二DMA块260-2可以根据第二任务TSK2执行从缓冲存储器250向主机装置传输存储在缓冲存储器250中的第二数据DT(n+1)的操作(步骤⑩)。
图5是示出根据本发明的一个实施例的包括数据存储器装置1200的数据处理系统1000的框图。
参考图5，数据处理系统1000可以包括主机装置1100和数据存储装置1200。
数据存储装置1200可以包括控制器1210和非易失性存储器装置1220。数据存储装置1200可以通过联接至主机装置1100而使用。主机装置1100可以是，例如，移动电话、MP3播放器、笔记本电脑、台式电脑、游戏机、电视(TV)、车载信息系统等。数据存储装置1200也称作存储系统。
控制器1210可以包括主机接口单元1211、控制单元1212、存储器接口单元1213、随机存取存储器1214、以及错误纠正码(ECC)单元1215。
控制单元1212可以响应于来自主机装置1100的请求控制控制器1210的一般操作。控制单元1212可以驱动用于控制非易失性存储器装置1220的固件或者软件。
随机存取存储器1214可以用作控制单元1212的工作存储器。随机存取存储器1214可以用作暂时地存储从非易失性存储器装置1220读取的数据或者主机装置1100提供的数据的缓冲存储器。
主机接口单元1211可以连接主机装置1100和控制器1210。例如，主机接口单元1211可通过诸如以下各种接口协议中的一个与主机装置1100通信：通用串行总线(USB)协议、通用闪速存储(UFS)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、高速PCI(PCI-E)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议等。
存储器接口单元1213可以连接控制器1210和非易失性存储器装置1220。存储器接口单元1213向非易失性存储器装置1220提供指令和地址。此外，存储器接口单元1213可以与非易失性存储器装置1220交换数据。
存储器接口单元1213可以包括第一DMA块1213-1和第二DMA块1213-2。在预先读取的数据传输至主机装置1100的同时，可以并行操作第一DMA块1213-1和第二DMA块1213-2以读取下一个待传输的数据，如参考图3和图4所述。
错误纠正码(ECC)单元1215可以使用预定的错误纠正码编码待存储在非易失性存储器装置1220中的数据。同样地，ECC单元1215可以使用预定的错误纠正码解码从非易失性存储器装置1220读取的数据。
非易失性存储器装置1220可以用作数据存储装置1200的存储介质。非易失性存储器装置1220可以包括多个非易失性存储芯片(或者管芯)NVM_1至NVM_k。
控制器1210和非易失性存储器装置1220可以制造为各种数据存储装置中的任一种。例如，控制器1210和非易失性存储器装置1220可以集成为一个半导体装置，并且可以制造为MMC形式的多媒体卡、eMMC、RS-MMC和微型-MMC、SD形式的安全数字卡、小型-SD和微型-SD、通用串行总线(USB)存储装置、通用闪速存储(UFS)装置、个人计算机存储卡国际联合会(PCMCIA)卡型存储装置、标准闪存(CF)卡、智能媒体卡、记忆棒等中的任一种。
图6是示出根据本发明的一个实施例的包括固态驱动器(SSD)2200的数据处理系统2000的框图。
参考图6，数据处理系统2000可以包括主机装置2100和SSD2200。
SSD2200可以包括SSD控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250、和电源连接器2260。
SSD控制器2210可以响应于来自主机装置2100的访问非易失性存储器装置2231至223n。
缓冲存储器装置2220可以暂时地存储将存储在非易失性存储器装置2231至223n中的数据。此外，缓冲存储器装置2220可以暂时地存储从非易失性存储器装置2231至223n读取的数据。暂时地存储在缓冲存储器装置2220中的数据可以在SSD控制器2210的控制下传输至主机装置2100或者非易失性存储器装置2231至223n。
非易失性存储器装置2231至223n可以用作SSD 2200的存储介质。非易失性存储器装置2231至223n可以通过多个通道CH1至CHn分别地联接至SSD控制器2210。一个以上非易失性存储器装置可以联接至一个通道。联接至一个通道的非易失性存储器装置可以联接至同一个信号和数据总线。
电源2240可以将通过电源连接器2260输入的电源PWR提供至SSD 2200内部。电源2240可以包括辅助电源2241。当发生突然的断电时，辅助电源2241可以供给电力以使SSD2200正常地停止。辅助电源2241可以包括能够充电电源PWR的大电容量电容器。
SSD控制器2210可以通过信号连接器2250与主机装置2100交换信号SGL。信号SGL可以包括命令、地址、数据等。信号连接器2250可以根据主机装置2100和SSD 2200之间的接口方案，配置为诸如并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连PCI、高速PCI(PCI-E)、通用闪速存储器(UFS)协议等的连接器。
图7是示出图6所示的SSD 2210控制器的框图。
参考图7，SSD控制器2210可以包括存储器接口单元2211、主机接口单元2212、错误纠正码(ECC)单元2213、控制单元2214、以及随机存取存储器2215。
存储器接口单元2211可以向非易失性存储器装置2231至223n提供控制信号，诸如指令和地址。另外存储器接口单元2211可以与非易失性存储器装置2231至223n交换数据。存储器接口单元2211可以在控制单元2214的控制下将从缓冲存储器装置2220传输的数据分布到各个通道CH1至CHn。此外，存储器接口单元2211可以在控制单元2214的控制下，将从非易失性存储器装置2231至223n读取的数据传输至缓冲存储器装置2220。
存储器接口单元2211可以包括第一DMA块2211-1和第二DMA块2211-2。在预先读取的数据传输至主机装置2100的同时，可以并行操作第一DMA块2211-1和第二DMA块2211-2以读取下一个待传输的数据，如参考图3和图4所述。
主机接口单元2212可以提供与主机装置2100的接口。例如，主机接口单元2212可以通过并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连PCI、高速PCI(PCI-E)、和通用闪速存储器(UFS)协议等中的一个与主机装置2100通信。此外，主机接口单元2212可以执行支持主机装置2100将SSD2200识别为硬盘驱动器(HDD)的磁盘仿真功能。
控制单元2214可以分析并处理从主机装置2100输入的信号SGL。控制单元2214可以根据用于驱动SSD 2200的固件或者软件控制缓冲存储器装置2220和非易失性存储器装置2231至223n的操作。随机存取存储器2215可以用作驱动固件或者软件的工作存储器。
ECC单元2213可以在存储在缓冲存储器装置2220中的数据之中生成待传输至非易失性存储器装置2231至223n的校验数据。生成的校验数据可以与数据一起存储在非易失性存储器装置2231至223n中。ECC单元2213可以检测从非易失性存储器装置2231至223n读取的数据的错误。当检测的错误在可纠正范围内时，ECC单元2213可以纠正检测的错误。
图8是示出根据本发明的一个实施例的安装数据存储装置3300的计算机系统3000的框图。
参考图8，计算机系统3000可以包括均可以电联接至系统总线3700的网络适配器3100、中央处理单元(CPU)3200、数据存储装置3300、随机存取存储器(RAM)3400、只读存储器(ROM)3500、和用户界面3600。数据存储装置3300可以配置为图1所示的数据存储装置100、图5所示的数据存储装置1200或者图6所示的SSD 2200。
网络适配器3100可以提供计算机系统3000与外部网络之间的接口。中央处理单元3200可以执行用于驱动寄存在RAM3400或者应用程序中的操作系统的一般操作处理。
数据存储装置3300可以存储计算机系统3000中需要的一般数据。例如，用于驱动计算机系统3000的操作系统、应用程序、各种程序模块、程序数据和用户数据可以存储在数据存储装置3300中。
RAM3400可以用作计算机系统3000的工作存储器。在启动时，从数据存储装置3300读取的操作系统、应用程序、驱动程序必要的各种程序模块和程序数据可以载入RAM3400。可以在操作系统被驱动之前激活的基本输入/输出系统(BIOS)存储在ROM3500中。计算机系统3000和用户之间的信息交换可以通过用户界面3600实现。
图9是示出根据一个实施例的包括在图1的数据存储装置100中的非易失性存储器装置300的配置的框图。
参照图9，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、列解码器330、数据读取/写入块340、电压发生器350和控制逻辑360。
存储器单元阵列310可以包括布置在字线WL1至WLm和位线BL1至BLn互相交错的区域的存储器单元MC。存储器单元可以分组成存取单元，诸如作为擦除单元的存储块以及作为编程和读取单元的页面。
行解码器320可以通过字线WL1至WLm联接至存储器单元阵列310。行解码器320可以根据控制逻辑360的控制操作。行解码器320可以解码外部装置(未示出)提供的地址。行解码器320可以基于解码结果选择和驱动字线WL1至WLm。例如，行解码器320可以将由电压发生器350提供的字线电压提供至字线WL1至WLm。
数据读取/写入块340可以通过位线BL1至BLn联接至存储器单元阵列310。数据读取/写入块340可以包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块340可以根据控制逻辑360的控制而运行。数据读取/写入块340可以根据操作模式作为写入驱动器或者传感放大器而运行。例如，在写入操作中，数据读取/写入块340可以操作为写入驱动器，将外部装置提供的数据存储在存储器单元阵列310中。作为另一个示例，在读取操作中，数据读取/写入块340可以操作为传感放大器，以从存储器单元阵列310读取数据。
列解码器330可以根据控制逻辑360的控制操作。列解码器330可以解码外部装置提供的地址。列解码器330可以基于解码的结果，将分别对应于各个位线BL1至BLn的数据读取/写入块340的读取/写入电路RW1至RWn联接至数据输入/输出线(或者数据输入/输出缓冲器)。
电压发生器350可以生成待在非易失性存储器装置300内部操作中使用的电压。电压发生器350生成的电压可以用于存储器单元阵列310的存储器单元。例如，编程操作中生成的编程电压可以适用于待执行编程操作的存储器单元的字线。作为另一个示例，在擦除操作中生成的擦除电压可以适用于待执行擦除操作的存储器单元的阱区。作为再一个示例，读取操作中生成的读取电压可以适用于待执行读取操作的存储器单元的字线。
控制逻辑360可以基于外部装置提供的控制信号控制非易失性存储器装置300的一般操作。例如，控制逻辑360可以控制非易失性存储器装置300的操作，诸如非易失性存储器装置300的读取、写入和擦除操作。
尽管已经如上描述了各种实施例，但是，本领域技术人员应当理解，这些实施例仅为本发明的示例。因此，本文描述的数据存储装置不应限制为描述的实施例。本发明的许多其他实施例和变型将被本领域技术人员来说是设计，而不背离由后附权利要求限定的本发明的主旨和范围。

Claims (20)

1.一种数据存储装置，包括：
非易失性存储器装置；
缓冲存储器，其适用于暂时地存储待从所述非易失性存储器装置传输至主机装置的数据或待从所述主机装置传输至所述非易失性存储器装置的数据；
存储器控制单元，其适用于控制所述非易失性存储器装置；以及
直接存储器存取单元，即DMA单元，其适用于从所述非易失性存储器装置向所述缓冲存储器传输第一数据和第二数据，
其中，在存储在所述缓冲存储器中的所述第一数据从所述缓冲存储器传输至所述主机装置的同时传输所述第二数据。
2.根据权利要求1所述的数据存储装置，其中所述DMA单元包括：
第一直接存储器存取块，即第一DMA块，其适用于执行所述非易失性存储器装置和所述缓冲存储器之间的数据传输操作；以及
第二直接存储器存取块，即第二DMA块，其适用于执行所述缓冲存储器和所述主机装置之间的数据传输操作。
3.根据权利要求2所述的数据存储装置，
其中，在读取所述第一数据的第一读取控制操作完成之后，所述存储器控制单元向所述第一DMA块提供包括传输所述第一数据必要的信息的第一任务。
4.根据权利要求3所述的数据存储装置，其中所述第一DMA块根据所述第一任务向所述缓冲存储器传输从所述非易失性存储器装置读取的所述第一数据。
5.根据权利要求4所述的数据存储装置，其中在所述第一数据从所述非易失性存储器装置传输至所述缓冲存储器之后，所述第一DMA块向所述第二DMA块传送所述第一任务。
6.根据权利要求5所述的数据存储装置，其中所述第二DMA块根据所述第一任务向所述主机装置传输所述缓冲存储器中存储的所述第一数据。
7.根据权利要求2所述的数据存储装置，
其中，在存储在所述缓冲存储器中的所述第一数据从所述缓冲存储器传输至所述主机装置的同时，所述存储器控制单元完成读取所述第二数据的第二读取控制操作，并且向所述第一DMA块提供包括传输所述第二数据必要的信息的第二任务。
8.根据权利要求7所述的数据存储装置，其中所述第一DMA块根据所述第二任务向所述缓冲存储器传输从所述非易失性存储器装置读取的所述第二数据。
9.根据权利要求8所述的数据存储装置，其中在所述第二数据从所述非易失性存储器装置传输至所述缓冲存储器之后，所述第一DMA块向所述第二DMA块传送所述第二任务。
10.根据权利要求9所述的数据存储装置，其中所述第二DMA块根据所述第二任务从所述缓冲存储器向所述主机装置传输所述第二数据。
11.一种数据存储装置的操作方法，所述数据存储装置包括：非易失性存储器装置；缓冲存储器，其用于暂时地存储待从所述非易失性存储器装置传输至主机装置的数据或待从所述主机装置传输至所述非易失性存储器装置的数据；以及存储器控制单元，其用于执行控制所述非易失性存储器装置的控制操作，所述操作方法包括：
通过直接存储器存取单元，即DMA单元，从所述非易失性存储器装置向所述缓冲存储器传输第一数据；
通过所述DMA单元将所述第一数据存储在所述缓冲存储器中；
在从所述非易失性存储器装置向所述缓冲存储器传输所述第二数据的同时，通过所述DMA单元，将存储在所述缓冲存储器中的第一数据从所述缓冲存储器传输至所述主机装置。
12.根据权利要求11所述的方法，其中所述DMA单元包括：
第一直接存储器存取块，即第一DMA块，其适用于执行所述非易失性存储器装置和所述缓冲存储器之间的数据传输操作；以及
第二直接存储器存取块，即第二DMA块，其适用于执行所述缓冲存储器和所述主机装置之间的数据传输操作。
13.根据权利要求12所述的方法，进一步包括：
在读取所述第一数据的第一读取控制操作完成之后，通过所述存储器控制单元向所述第一DMA块提供包括传输所述第一数据必要的信息的第一任务。
14.根据权利要求13所述的方法，其中通过所述DMA单元的传输包括：
通过所述第一DMA块，根据所述第一任务，将从所述非易失性存储器装置读取的第一数据传输至所述缓冲存储器。
15.根据权利要求14所述的方法，其中通过所述DMA单元的传输包括：
在所述第一数据从所述非易失性存储器装置传输至所述缓冲存储器之后，通过所述第一DMA块向所述第二DMA块传送所述第一任务。
16.根据权利要求15所述的方法，其中通过所述DMA单元的传输包括：
通过所述第二DMA块，根据所述第一任务，向所述主机装置传输所述缓冲存储器中存储的所述第一数据。
17.根据权利要求12所述的方法，进一步包括：
在存储在所述缓冲存储器中的所述第一数据从所述缓冲存储器传输至所述主机装置的同时，通过所述存储器控制单元完成读取所述第二数据的第二读取控制操作，
通过所述存储器控制单元，向所述第一DMA块提供包括传输所述第二数据必要的信息的第二任务。
18.根据权利要求17所述的方法，其中通过所述DMA单元的传输包括：
通过所述第二DMA块，根据所述第二任务，将从所述非易失性存储器装置读取的第二数据传输至所述缓冲存储器。
19.根据权利要求18所述的方法，其中通过所述DMA单元的传输包括：
在所述第二数据从所述非易失性存储器装置传输至所述缓冲存储器之后，通过所述第一DMA块向所述第二DMA块传送所述第二任务。
20.根据权利要求19所述的方法，其中通过所述DMA单元的传输包括：
通过所述第二DMA块，根据所述第二任务，从所述缓冲存储器向所述主机装置传输所述第二数据。
CN201610467179.0A 2016-02-11 2016-06-24 数据存储装置及其方法 Active CN107066201B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0015740 2016-02-11
KR1020160015740A KR20170094674A (ko) 2016-02-11 2016-02-11 데이터 저장 장치

Publications (2)

Publication Number Publication Date
CN107066201A true CN107066201A (zh) 2017-08-18
CN107066201B CN107066201B (zh) 2020-12-11

Family

ID=59561537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610467179.0A Active CN107066201B (zh) 2016-02-11 2016-06-24 数据存储装置及其方法

Country Status (3)

Country Link
US (1) US9785584B2 (zh)
KR (1) KR20170094674A (zh)
CN (1) CN107066201B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107908505A (zh) * 2017-12-04 2018-04-13 郑州云海信息技术有限公司 一种数据存储方法、装置、设备及系统
CN109840224A (zh) * 2017-11-29 2019-06-04 爱思开海力士有限公司 存储器系统及其操作方法
CN110047553A (zh) * 2018-01-11 2019-07-23 爱思开海力士有限公司 数据处理系统及其操作方法
CN110109612A (zh) * 2018-02-01 2019-08-09 三星电子株式会社 存储器模块及其操作方法
CN110399321A (zh) * 2018-04-25 2019-11-01 爱思开海力士有限公司 存储系统及其操作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080162753A1 (en) * 2006-12-31 2008-07-03 Baojing Liu Method for Performing Full Transfer Automation in a USB Controller
CN102419694A (zh) * 2010-09-27 2012-04-18 智微科技股份有限公司 存取储存装置的方法与电子系统
US9075531B2 (en) * 2012-02-28 2015-07-07 Samsung Electronics Co., Ltd. Storage device
CN104981873A (zh) * 2013-03-12 2015-10-14 桑迪士克科技股份有限公司 在发送写入数据到存储器的同时从存储器读取数据的系统和方法
CN105103234A (zh) * 2012-11-20 2015-11-25 查尔斯·I·派德尔 固态驱动器体系结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8341311B1 (en) * 2008-11-18 2012-12-25 Entorian Technologies, Inc System and method for reduced latency data transfers from flash memory to host by utilizing concurrent transfers into RAM buffer memory and FIFO host interface
KR102147993B1 (ko) 2013-11-14 2020-08-25 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080162753A1 (en) * 2006-12-31 2008-07-03 Baojing Liu Method for Performing Full Transfer Automation in a USB Controller
CN102419694A (zh) * 2010-09-27 2012-04-18 智微科技股份有限公司 存取储存装置的方法与电子系统
US9075531B2 (en) * 2012-02-28 2015-07-07 Samsung Electronics Co., Ltd. Storage device
CN105103234A (zh) * 2012-11-20 2015-11-25 查尔斯·I·派德尔 固态驱动器体系结构
CN104981873A (zh) * 2013-03-12 2015-10-14 桑迪士克科技股份有限公司 在发送写入数据到存储器的同时从存储器读取数据的系统和方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109840224A (zh) * 2017-11-29 2019-06-04 爱思开海力士有限公司 存储器系统及其操作方法
CN109840224B (zh) * 2017-11-29 2023-10-20 爱思开海力士有限公司 存储器系统及其操作方法
CN107908505A (zh) * 2017-12-04 2018-04-13 郑州云海信息技术有限公司 一种数据存储方法、装置、设备及系统
CN110047553A (zh) * 2018-01-11 2019-07-23 爱思开海力士有限公司 数据处理系统及其操作方法
CN110047553B (zh) * 2018-01-11 2023-03-21 爱思开海力士有限公司 数据处理系统及其操作方法
CN110109612A (zh) * 2018-02-01 2019-08-09 三星电子株式会社 存储器模块及其操作方法
CN110109612B (zh) * 2018-02-01 2022-07-12 三星电子株式会社 存储器模块及其操作方法
CN110399321A (zh) * 2018-04-25 2019-11-01 爱思开海力士有限公司 存储系统及其操作方法
US11645010B2 (en) 2018-04-25 2023-05-09 SK Hynix Inc. Solid state drive (SSD) memory system improving the speed of a read operation using parallel DMA data transfers

Also Published As

Publication number Publication date
CN107066201B (zh) 2020-12-11
KR20170094674A (ko) 2017-08-21
US9785584B2 (en) 2017-10-10
US20170235687A1 (en) 2017-08-17

Similar Documents

Publication Publication Date Title
TWI711923B (zh) 資料儲存裝置及其操作方法
KR102565918B1 (ko) 데이터 저장 장치 및 그것의 동작방법
CN108694018A (zh) 数据存储装置及其操作方法
CN107799149A (zh) 数据存储装置及其操作方法
KR102395541B1 (ko) 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치
US10403376B2 (en) Data storage device and operating method thereof
US11531494B2 (en) Storage device and method of operating the same
CN107066201A (zh) 数据存储装置及其方法
CN109933280A (zh) 数据存储装置及其操作方法
CN109521947A (zh) 存储器系统以及存储器系统的操作方法
CN103137197A (zh) 半导体存储器件及其读取方法和数据储存器件
US11048625B2 (en) Memory system and operating method thereof
CN107240420A (zh) 数据存储装置及其操作方法
CN108459978A (zh) 包括非易失性存储器装置的数据存储装置及其操作方法
US11056162B2 (en) Memory device and method of operating the same
US20210397364A1 (en) Storage device and operating method thereof
KR20220022407A (ko) 저장 장치 및 그 동작 방법
KR102474937B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US9652403B2 (en) Memory control unit and data storage device including the same
US12061808B2 (en) Storage device for tuning an interface with a host
US10490293B2 (en) Non-volatile memory device, method for operating the same and data storage device including the same
CN106935265A (zh) 非易失性存储器装置以及包括该非易失性存储器装置的数据存储装置
US9778864B2 (en) Data storage device using non-sequential segment access and operating method thereof
CN107301872A (zh) 半导体存储器装置的操作方法
KR102555511B1 (ko) 저장 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant