CN107046423A - 具有动态位试验设置的sar adc性能优化 - Google Patents

具有动态位试验设置的sar adc性能优化 Download PDF

Info

Publication number
CN107046423A
CN107046423A CN201710070065.7A CN201710070065A CN107046423A CN 107046423 A CN107046423 A CN 107046423A CN 201710070065 A CN201710070065 A CN 201710070065A CN 107046423 A CN107046423 A CN 107046423A
Authority
CN
China
Prior art keywords
circuit
adc
bit
value
lsb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710070065.7A
Other languages
English (en)
Other versions
CN107046423B (zh
Inventor
沈军华
E·C·古塞瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN107046423A publication Critical patent/CN107046423A/zh
Application granted granted Critical
Publication of CN107046423B publication Critical patent/CN107046423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0612—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及具有动态位试验设置的SAR ADC性能优化。模数转换器(ADC)电路包括数模转换(DAC)电路，其包括至少N+n个加权电路元件，其中，N和n是大于零的正整数，n是ADC电路的至少显著位(LSB)的重复位数；采样电路，被配置在ADC电路的输入采样输入，和加权电路元件应用采样电压；比较器，被配置为在位试验期间比较DAC的输出电压和指定的阈值电压；和逻辑电路，被配置以执行至少N+n加权电路部件的位试验，并根据n个LSB重复位的值调整一个或多个N位试验的一个或多个参数。

Description

具有动态位试验设置的SAR ADC性能优化
背景
逐次逼近寄存器(SAR)模数转换器(ADC)通常对于每次转换从最高有效位(MSB)到最低有效位(LSB)顺序解析。它对于精确确定较高精度的ADC LSB(例如，诸如当ADC中的位数是12个或以上)和最小化转换错误是一项挑战。本发明人已经认识到SAR ADC需要在SARADC的转换阶段执行的位试验更强大和高效。
概述
本文件涉及模数转换器(ADC)电路，更具体地SAR ADC的电路。示例的ADC电路包括数模转换(DAC)电路，其包括至少N+n个加权电路元件，其中，N和n是大于零的正整数，n是ADC电路的至少显著位(LSB)的重复位数；采样电路，被配置在ADC电路的输入采样输入，和加权电路元件应用采样电压；比较器，被配置为在位试验期间比较DAC的输出电压和指定的阈值电压；和逻辑电路，被配置以执行至少N+n加权电路部件的位试验，并根据n个LSB重复位的值调整一个或多个N位试验的一个或多个参数。
本节旨在提供的本专利申请的主题的概述。它并非意在提供本发明的排他性或穷尽的说明。详细的描述包括提供关于本专利申请进一步的信息。
附图说明
在附图中，附图不一定按比例绘制，相同的标号可以描述在不同的视图类似的组件。就像后缀字母数字可能代表着不同的情况下，类似的是不同的组件。附图通常以举例的方式示出，而不是由限制的方式，各种实施例讨论了本文件。
图1是SAR ADC的示例的功能框图。
图2是ADC电路的示例的部分的电路图。
图3是用于将DAC电路的一位的示意性电路。
图4A-4D示出ADC电路位试验的操作的示例。
图5示出比较器电路的各部分的示例。
图6是操作ADC电路的方法的示例的流程图。
图7是操作ADC电路的方法的另一示例的流程图。
具体实施方式
如本文前面所解释的，SAR ADC的解决通常对于输入电压的每次转换按顺序从MSB位到LSB进行采样。和流水线ADC不同，其中MSB转换要求比较严格，SAR ADC的性能经常由LSB转换限制，SAR ADC的性能较为宽容MSB的错误。为了利用这种特性，SAR ADC可实现低精度的MSB和高精度的LSB。另一种方法是在SAR ADC中包括冗余位，从而使SAR ADC更宽容于转换中较低位(例如，MSB)的决策错误。
图1是SAR ADC 100的示例的功能框图。在示例中，差分模拟输入电压被进行采样，并使用采样电路105持有，以及使用比较器电路115，DAC电路110的差分输出比较于采样和持有的电压。基于所述比较器电路的输出，调整DAC电路110的位值。转换可以开始于DAC设置到中点。比较器115确定该DAC输出是否大于或小于采样的输入电压，其结果对于DAC的该位存储为1或0。所述转换进行到下一位值，直到确定数字值的所有位。改变DAC输出以及比较电压和采样的输入的一次迭代可以简称为位试验。SAR逻辑电路120在位试验期间控制ADC操作。当位试验完成时，采样和保持输出电压的数字值可在Dout获得。
图2是ADC电路200的示例的部分的电路图。ADC电路包括12位DAC电路210，但位N的数量可以在不同的实施方式中变化(例如，16位)。为了简化，在示例中示出单端DAC，但ADC的实际实施方式可是全差分DAC。
DAC的位位置由加权电路组件表示。在示例中，加权电路组件是电容器，电容器的电容值提供组件的权重。在一些示例中，电路组件按照基数2编号系统加权。在一些实施例中，电路组件按照非基2编号系统加权(例如，基数为1.9或1.7)。
DAC电路210包括LSB位b0的多个n重复位，或n个LSB重复，标记b0r1到b0rn，以及重复位的数量n在不同的实现可以不同。LSB重复的的数目可以变化，并且也可以遵循其它位。在一些示例中，DAC电路210包括比DAC电路的LSB较低的位的位重复。例如，所述重复位可以是LSB的权重的加权一半(例如，子LSB bs11...bs1n)，LSB的权重的四分之一(子LSB bs1，bs21...bs2n)，或LSB的权重的八分之一(子LSB bs1，bs2，bs31...bs3n)。
在一些示例中，DAC电路包括r个电路加权组件，其中r是比LSB较高顺序的位的冗余位数量。在图1的示例中，DAC电路210包括位8和位4的冗余位，分别标记b8r和b4r，以表示冗余位和位b8和b4进行相同加权。冗余位和它们位置的数目不一定限制于图中所示的示例。
采样电路(未示出)在ADC电路的输入采样输入电压，并向加权电路组件应用采样的输入电压。该ADC电路215包括比较器电路215，其在位试验期间比较DAC电路210的输出电压和指定阈值电压位。如果电路是差分DAC DAC电路，采样电路采样差分输入电压，并且比较器电路比较DAC电路的差分输出电压到指定的阈值电压。该ADC电路包括逻辑电路(未示出)以控制位试验的操作。所述逻辑电路可以包括状态机，以使ADC电路进行通过位试验，或者可以包括执行该指令以使ADC进行位试验的处理器。位试验对于DAC电路的N位执行，并且可包括LSB重复和r冗余位的一个或多个的位试验。
由于SAR ADC更宽容于MSB试验的错误，重复位和冗余位可用来从先前试验的决策错误中恢复。该决策错误可来自不完全的位试验稳定，试验之间的比较器输入偏移改变，等。由于工艺、温度和电压变化，每个位的位试验参数设置的硬编码优化可是不切实际的。
从重复位决策和冗余位决策中提取的信息可用于最大限度地减少ADC错误和优化SAR ADC性能。根据为n LSB重复位和r冗余位的一个或两个确定的位决策的值，所述逻辑电路可调整一个或多个参数的一个或多个N位试验。可以独立地优化每个位试验或子组N位试验的性能。参数变化可以优化如下的一个或多个：ADC电路的一个或多个位试验的速度、功率和信噪比(SNR)。
将首先描述ADC电路的LSB重复的操作。为了提高性能，LSB重复位决策的位模式或其他统计信息被分析并用于调整位试验的设置。在一些示例中，逻辑电路启动多次转换(例如，P转换以产生P N-位数字值(P>1))。然后对于转化的结果确定统计信息。对于存在噪声的理想SAR ADC电路，在所有的常规位试验之后(b11：b0)，DAC输出(或比较器输入)残基接近于0，这是LSB幅度和噪声电平的函数。如果有从常规位试验的过度决策错误，DAC输出残余将平均大于否则的情况，基本上导致降级的SNR。
为了提高性能，可在多次转换结果中搜索第一k LSB重复的全0或全1的模式(K≤n，其中n是LSB重复位的数量)。由于导致位决策错误的位试验不完全沉降(因为大的时间常数，从毛刺耦合的不完全沉降等)，该模式可以发生。使用所检出的模式，可调整对于位b4r-b0(或位试验的其它子组)的稳定时间，直到与该位模式发生的频率落在预定阈值频率以下。
除了位模式之外，统计信息的另一个示例是LSB重复在多次转换的决策总和的标准偏差。最小均方(LMS)环路可通过逻辑电路确定并用于压低标准偏差，例如通过控制b4r-b0的稳定时间。如前所述，对于转换确定的统计可用于优化一个或多个位试验的位稳定。举例来说，如果LSB重复地统计信息指示稳定时间绰绰有余，位b4r-b0的稳定时间可以降低以提高速度。
图3是DAC电路210中的一个位的电路示意性。电路包括具有可调电容的电容器325，开关电路330，和由开关控制信号控制的稳定时间计时器335。可从图3可见：位试验稳定时间可通过改变一个或多个稳定时间定时器的定时、开关电路330的阻抗和电容器的电容改变。虽然改变电容器的电容量对位权重具有影响，并且因此可不是优选的选择。
现在将描述图2的ADC电路200的冗余位的操作。和LSB重复位一样，多次转换的冗余位试验的决策的统计被进行分析，并用于调整位实验的设置以提高性能。在一些示例中，统计信息是冗余位如何经常实际上用于校正之前位的决策错误。当其对应的位进行错误决策时，使用冗余位。如果不经常使用冗余位，则之前位试验的一个或多个参数可放宽以改进速度、力量、或速度和力量。
图4A-4D示出ADC电路的操作的示例，用于表示确定何时使用冗余位的示例。示例是图2的冗余位b8r，其中假定电容器被二进制加权。图图4A和4B示出在相应DAC位b8稳定之后，并且如果ADC是理想的，转换的残余在输入值Vin的b8权重内有效(或b7：b0的权重的总和之内的)。否则，ADC将不会在没有冗余位的情况下收敛，即使b7：b0都决定相同的极性。
知道了该属性产，我们知道在b8r被试验之后，残留电压会越过对应于Vin的虚线。因此，位B7必须决定位b8r的相反(例如，1对0)，这是同样示于图4A和4B。在另一方面，如果b11-b8r之一进行了错误的决定(例如，B8的位试验进行图4C和4D所示的错误决定)，则位b8r和b7难免会做出同样的决定(例如，两个1或两个0)。因此，如果它与具有下一个较低阶DAC权重的DAC位一致，可以判断是否使用冗余位。因此，在一些示例中，在位试验的调整中所使用的统计信息是冗余位的值匹配比冗余位较低确定的位的值的次数。
在噪声存在以及位电容器不匹配位的实际ADC中，上述模式不会是100％的真。即使没有来自b11-b8r的错误决定，b8r和b7仍可能因为噪音做出同样的决定，虽然因为噪音水平通常相比于位权重可忽略不计而几率非常低。信息可以从匹配或不匹配的这些模式中提取。例如，如果b8r和b7很少做出同样的决策，根本不使用冗余位b8r。在另一个极端，如果b8r和b7大多做出同样的决定，位b8r正在使用，这往往表明，之前位试验的决策错误可能太大而难以容忍。在一些示例中，对B8R和B7如何经常进行同一决定的可编程阈值可被指定，和一个或多个位B11-B8R的位试验参数设置的可以优化(例如，由逻辑电路)，用于速度和力量中一个或两者，直到击中阈值。
位试验的速度和功率可以通过优化位试验稳定时间进行优化。如上述关于图3解释，位稳定时间可以通过改变如下的一个或多个而改变：稳定计时器的定时、开关电路的阻抗，和电容器的电容。可以使用优化速度和功率的其它方法。
图5示出包括前置放大器540和锁存器545的比较器电路515的部分的示例。在一些示例中，比较器偏置电流550可以调整以最小化功耗，同时减少错误的位决策。在一些示例中，比较器515的积分计时器555被调节以提高速度而不损害ADC噪声性能。在一些示例中，前置放大器的负载电容560被调整来优化功率和速度。所述伺服回路可使用任何这三个示例关键(偏置电流，积分时间，和电容性负载)调节，由于调整它们中的任何一个可影响称为偏移和噪声的比较器输入，以及偏移和噪声通常单调改变。如果偏移和噪声一方或双方增加，决策错误率上升，从而b8r和b7将更多进行相同的决策，从而自动或手动优化性能。
动态位试验和参数设置方法可应用到每个冗余位和之后下一个较低阶位，以及LSB重复试验。例如，在图2的示例中，对位b11-b8r的位试验设置可以自动或手动优化，单独或作为一组，基于位b8r和b7的模式。位b7-b4r的位试验，或b3之前的任何位试验可以通过观察B4R和B3的模式进行优化；b3-b0的位试验，或LSB重复位之前的任何位试验可以基于LSB位决策而进行优化。据指出，不到所有的位试验都可以具有调整的参数。虽然可对于位b3-b0调整比较器设置和位试验稳定时间，这在实践中不需要，由于更改比较器设置可影响ADC噪声，以及LSB试验在很大程度上决定了ADC对噪声的敏感。
图6是操作ADC电路的方法600的示例的流程图。在605，在ADC电路的输入采样输入电压。该ADC电路可以是SAR ADC。在一些示例中，ADC电路是差分ADC电路，以及采样的输入电压是差分输入电压。
在610，使用至少N位试验，采样的输入电压被转换为N位数字值，其中，N是正整数。在一些示例中，输入电压的P次转换被执行以生成PN-位数字值，其中P是大于一的正整数(P>1)。
在615，使用n重复电容确定ADC电路的LSB的nLSB重复位，其中，n是大于零的正整数。在620，根据n LSB重复位的值，调整一个或多个N位试验的一个或多个参数。
根据一些示例，对由P转换产生的n LSB重复位的值，对于P次转换计算统计信息，以及根据已计算的统计信息调整一个或多个参数。在一些示例中，统计信息包括n LSB重复位中k个连续一位或k个连续零位的发生，其中k是大于零且小于或等于N的正整数(0<k≤n)。发生的频率可相比于阈值，以及当发生的频率满足阈值时可调整一个或多个参数。在一些示例中，统计信息包括对于P转换确定的LSB重复位的至少部分决策的总和的标准偏差。标准偏差可以比较于阈值，并当标准偏差满足阈值时调整一个或多个参数。
在一些示例中，一个或多个位试验的参数被调整，以调整在位试验的速度和位试验期间的功率的一个或两者。在一些示例中，根据n位的LSB重复位的值调整用于一个或多个位试验的DAC电路的沉降时间。位试验可包括比较采样的输入电压和参考电压电路。在一些示例中，根据统计信息，调整比较器电路的偏置电流、比较器电路的前置放大器的积分时间和前置放大器的负载电容中的一个或多个，以改变位试验的速度和在位试验期间使用的功率中的一个或两个。
图7是操作ADC电路的方法700的另一示例的流程图。在705，在ADC电路的输入采样输入电压。该ADC电路可以是SAR ADC。在一些实施例中，ADC电路是差分ADC电路。
在710，使用N位试验和r冗余位试验，将采样的输入电压转换为N位数字值，其中N是正整数，r为小于N和大于零的正整数(N>r>0)。在715，执行输入电压的P转换以产生P N-位数字值，其中P是大于一的正整数(P>1)。
在720，对于至少一个冗余位的值和按顺序比冗余位立即较低的位的值，计算P次转换的统计信息。在一些示例中，统计信息是至少一个冗余位的值匹配按顺序比冗余位立即较下确定的位的值的次数。在725，所确定的统计比较于阈值，并且当确定的次数满足阈值时，调整一个或多个位试验的一个或多个参数。
在730，根据已计算的统计调整顺序上比至少一个冗余位立即较高的一个或多个位的一个或多个位试验的一个或多个参数。在一些示例中，根据统计，改变参数以调节位试验的速度和位试验期间使用的功率中的一个或两个。在一些示例中，DAC电路包括用于位试验的ADC电路，和根据统计调整DAC电路的稳定时间。位试验可以包括使用比较器电路依次比较DAC电路的输出电压和指定的阈值电压。在一些示例中，根据计算的统计信息调整比较器的偏置电流、在比较器中包括的预放大器的积分时间和前置放大器的负载电容中的一个或多个。在一些示例中，图6和7的方法被组合，和对于重复位和冗余位计算统计信息，可以相应调整参数。
所述方法和设备的测量结果可以调整一个或多个位试验的参数以优化性能。参数可以自动(例如，使用逻辑电路)调整或手动调整。
附加说明和实施例
示例1包括主题(如ADC电路)，包括一种模数转换器(ADC)电路：包括至少N+n个加权电路元件，其中，N和n是大于零的正整数，n是ADC电路的至少显著位(LSB)的重复位数；采样电路，被配置在ADC电路的输入采样输入，和加权电路元件应用采样电压；比较器，被配置为在位试验期间比较DAC的输出电压和指定的阈值电压；和逻辑电路，被配置以执行至少N+n加权电路部件的位试验，并根据n个LSB重复位的值调整一个或多个N位试验的一个或多个参数。
在示例2，示例1的主题任选包括逻辑电路被配置为：在ADC电路的输入发起电压的P次转换以产P N-位数字值，其中P是大于一的正整数(P>1)；对于由P次转换产生的nLSB重复位的值，计算P次转换的统计信息；和根据计算的统计信息调整一个或多个参数。
在示例3中，示例1和2的一个或两个的主题的任选地包括逻辑电路，被配置为计算n个LSB重复位中k个连续一位或k个连续零位的出现频率作为统计信息，其中k是大于零和小于或等于n的正整数(0<k≤n)。
在示例4中，示例3的主题任选地逻辑电路，被配置为比较发生频率和阈值，并当发生频度满足了阈值时调整所述一个或多个参数。
在示例5中，示例1-4之一或任何组合的主题可选地包括逻辑电路，被配置为计算对于P转换确定的LSB重复位的至少部分决策的标准偏差作为统计信息。
在示例6中，示例5的主题任选包括逻辑电路，被配置为比较所述标准偏差与阈值，并当标准偏差满足阈值时调整所述一个或多个参数。
在示例7中，示例1-6之一或任何组合的主题可选地包括逻辑电路，被配置为根据nLSB重复位的值调整用于一个或多个N位试验的数模转换器(DAC)电路的沉降时间。
在示例8中，示例1-6之一或任何组合的主题可选地包括逻辑电路，被配置根据nLSB重复位的值改变如下的至少一个：所述比较器电路的偏置电流，所述比较器的前置放大器电路的积分时间，以及所述前置放大器的负载电容。
在示例9中，示例1-8之一或任何组合的主题可选地包括r个加权电路组件，其中r是N位的冗余位的数量，以及r是大于零的正整数，以及其中所述逻辑电路被配置为：使用至少N个位试验和r个冗余位试验，电压转换为N位数字值；发起输入电压的P转换以产生P个N位数字值，其中P是大于一的正整数(P>1)；对于至少一个冗余位的值和在顺序上比冗余位紧邻较低确定的位的值的P转换，计算统计信息；比较统计信息和指定的阈值；和根据统计信息和n个LSB重复位的值，调整在顺序上比至少一个冗余位较高的一个或多个位的位试验的参数。
示例10包括主题(诸如方法、用于执行行为的手段，或包括指令的设备可读介质，当由该装置执行时，导致设备执行操作)，或可任选地组合示例1-9之一或任何组合以包括该主题，包括：在ADC电路的输入端采样输入电压；使用至少N个位试验，将输入电压转换为N位数字值，其中N是正整数；使用n个重复电容，确定ADC电路的LSB的n个最低显著位(LSB)重复位，其中n是大于零的正整数；和根据n LSB重复位的值，调整一个或多个N位试验中的一个或多个参数。
在示例11中，权利要求10的主题可选地包括：在ADC电路的输入执行电压的P转换以产生P N-位数字值，其中P是大于一的正整数(P>1)；对于由P次转换产生的n LSB重复位的值，计算P次转换的统计信息；和根据计算的统计信息调整一个或多个参数。
在示例12中，示例11的主题任选包括：计算包括n个LSB重复位中k个连续一位或k个连续零位的出现频率的统计信息，其中k是大于零和小于或等于n的正整数(0<k≤n)。
在示例13中，示例12的主题任选包括：比较发生频率和阈值，并当发生频度满足了阈值时调整所述一个或多个参数。
在示例14中，示例11-13之一或任意组合的主题可选地包括：计算统计信息，其中，统计信息包括计算对于P转换确定的LSB重复位的至少部分决策的标准偏差。
在示例15中，示例10-14之一或任何组合的主题可选地包括：位试验包括使用比较器电路比较采样的输入电压和基准电压，并且其中调整一个或多个N位试验的一个或多个参数调节包括调整如下的一个或多个：比较器电路的偏置电路，所述比较器电路的前置放大器电路的积分时间，和所述前置放大器的负载电容。
示例16包括主题(如ADC电路)或可选地组合示例1-15之一或任何组合的主题以包括该主题，包括：数模(DAC)电路，其包括至少N+r加权电路组件，其中N和r是大于零的正整数，以及r是N位的冗余位的数量；采样电路，被配置在ADC电路的输入采样输入电压，和向加权电路组件应用采样的电压；比较器，被配置为比较所述DAC电路的输出电压和指定的阈值电压，作为位试验的一部分；和逻辑电路，被配置为：使用至少N个位试验和r个冗余位试验，将输入电压转换为N位数字值；发起输入电压的P转换以产生P个N位数字值，其中P是大于一的正整数(P>1)；对于至少一个冗余位的值和在顺序上比冗余位紧邻较低确定的位的值的P转换，计算统计信息；比较统计信息和指定的统计阈值；和根据计算的统计信息，调整在顺序上比至少一个冗余位较高的一个或多个位的位试验的参数。
在示例17中，示例16的主题任选地包含逻辑电路，被配置为确定至少一个冗余位的值匹配在顺序上紧邻冗余位较下的位的值的次数作为统计信息。
在示例18中，示例16和17中一个或两个的主题任选地包括逻辑电路，被配置为：比较所确定的次数和指定阈值；并根据比较调整所述一个或多个位试验的一个或多个参数。
在示例19中，示例16-17之一或任何组合的主题可选地包括沉降时间定时器电路，被配置为定时DAC电路的沉降时间持续时间，并且其中所述逻辑电路被配置为根据计算的统计信息调整沉降时间持续时间。
在示例20中，示例16-19之一或任何组合的主题可选地包括逻辑电路，被配置为根据计算的统计信息调整如下的一个或多个：比较器的偏置电流，在比较器中包括的前置放大器的积分时间，和前置放大器的负载电容。
示例21可以包括，或可选得组合示例1-20的任何一个或多个的任何部分的任何部分或组合以包括，主题可包括用于执行的示例1-20的功能中的任何一个或多个指令，包括指令的机器可读介质，当由机器执行时，使得机器执行示例1-20的功能的任何一个或多个。
这些非限幅示例可以排列或任意组合进行组合。
上面的描述包括具体参照附图，附图构成了详细描述的一部分。通过可实践本发明的例证，附图示出具体示例的方式。这些实施方案在此也称为为“示例”。所有出版物、专利和专利本文件中提到的文件通过引用被在显影剂的整体被并入，就好像通过引用单独并入。在这份文档中，而且这些文件通过引用如此纳入，并入的参考文献用法不一致的情况下，应考虑补充了这个文件；对不可调和的矛盾，本文档中的使用控制。
在该文件中，如在专利文件中常见，术语“一”或“一个”的使用，包括一个或一个以上，独立于“至少一个”或“一个或更多个”的任何其他示例或使用。在本文件中，术语“或”用来指非排他的或，使得“A或B”包括“A不是B”，“B不是A”和“A和B”，除非另有表示。在所附的权利要求，术语“包含”和“其中”相应术语“包括”和“其中”的普通英语等效。另外，在下面的权利要求，术语“包含”和“包括”是开放式的，即包括所列元件的元件的系统、设备，物品或过程，除了在权利要求仍被认为在权利要求的范围内。此外，在下面的权利要求中，术语“第一”、“第二”和“第三”等仅被用作标签，并且不旨在以给其数值的对象的要求。本文所描述的方法示例可至少部分机器或计算机实现。
上面的描述旨在示例性的，而不是限制性的。例如，上述示例(或其一个或多个方面)可以被用于在相互结合。可使用其他实施例，如由本领域的普通技术人员在回顾上面的描述。摘要被提供以遵从37 C.F.R.§1.72(b)，以允许读者快速地确定该技术公开的性质。据称它不用来解释或限制权利要求的范围或含义。另外，在上述的详细说明中，各种特征可组合在一起以简化本公开。这不应理解为意图使该公开特征对于任何权利要求是必不可少的。相反，创造性的主题可以少于所公开的实施例的特定所有特征。至此，以下权利要求在此并入详细说明中，没想权利要求代表自己作为单独的实施例。本发明的范围应确定参考所附的权利要求，随着这些权利要求声称的等价物的全部范围。

Claims (20)

1.一种模数转换器(ADC)电路：
包括至少N+n个加权电路元件，其中，N和n是大于零的正整数，n是ADC电路的至少显著位(LSB)的重复位数；
采样电路，被配置在ADC电路的输入采样输入，和加权电路元件应用采样电压；
比较器，被配置为在位试验期间比较DAC的输出电压和指定的阈值电压；和
逻辑电路，被配置以执行至少N+n加权电路部件的位试验，并根据n个LSB重复位的值调整一个或多个N位试验的一个或多个参数。
2.如权利要求1所述的ADC电路，其中，所述逻辑电路被配置成：
在ADC电路的输入发起电压的P次转换以产P N-位数字值，其中P是大于一的正整数(P>1)；
对于由P次转换产生的nLSB重复位的值，计算P次转换的统计信息；和
根据计算的统计信息调整一个或多个参数。
3.如权利要求1所述的ADC电路，其中，所述逻辑电路被配置为计算n个LSB重复位中k个连续一位或k个连续零位的出现频率作为统计信息，其中k是大于零和小于或等于n的正整数(0<k≤n)。
4.如权利要求3所述的ADC电路，其中，所述逻辑电路被配置为比较发生频率和阈值，并当发生频度满足了阈值时调整所述一个或多个参数。
5.如权利要求1所述的ADC电路，其中，所述逻辑电路被配置为计算对于P转换确定的LSB重复位的至少部分决策的标准偏差作为统计信息。
6.如权利要求5所述的ADC电路，其中，所述逻辑电路被配置为比较所述标准偏差与阈值，并当标准偏差满足阈值时调整所述一个或多个参数。
7.如权利要求1所述的ADC电路，其中，所述逻辑电路被配置为根据n LSB重复位的值调整用于一个或多个N位试验的数模转换器(DAC)电路的沉降时间。
8.如权利要求1所述的ADC电路，其中，所述逻辑电路被配置以根据n LSB重复位的值改变如下的至少一个：所述比较器电路的偏置电流，所述比较器的前置放大器电路的积分时间，以及所述前置放大器的负载电容。
9.如权利要求1所述的ADC电路，其中：
R个加权电路组件，其中r是N位的冗余位的数量，以及r是大于零的正整数，并
其中所述逻辑电路被配置为：
使用至少N个位试验和r个冗余位试验，将输入电压转换为N位数字值；
发起输入电压的P转换以产生P个N位数字值，其中P是大于一的正整数(P>1)；
对于至少一个冗余位的值和在顺序上比冗余位紧邻较低确定的位的值的P转换，计算统计信息；
比较统计信息和指定的阈值；和
根据统计信息和n个LSB重复位的值，调整在顺序上比至少一个冗余位较高的一个或多个位的位试验的参数。
10.一种操作模数转换器(ADC)电路的方法，该方法包括：
在ADC电路的输入端采样输入电压；
使用至少N个位试验，将输入电压转换为N位数字值，其中N是正整数；
使用n个重复电容，确定ADC电路的LSB的n个最低显著位(LSB)重复位，其中n是大于零的正整数；和
根据n LSB重复位的值，调整一个或多个N位试验中的一个或多个参数。
11.如权利要求10所述的方法，其中：
在ADC电路的输入执行电压的P转换以产生P N-位数字值，其中P是大于一的正整数(P>1)；
对于由P次转换产生的n LSB重复位的值，计算P次转换的统计信息；和
根据计算的统计信息调整一个或多个参数。
12.如权利要求11所述的方法，其中，所述统计量信息包括n个LSB重复位中k个连续一位或k个连续零位的出现频率，其中k是大于零和小于或等于n的正整数(0<k<n)。
13.如权如利要求12所述的方法，其中，比较发生频率和阈值，并当发生频度满足了阈值时调整所述一个或多个参数。
14.如权利要求11所述的方法，其中，统计信息包括计算对于P转换确定的LSB重复位的至少部分决策的标准偏差。
15.如权利要求10所述的方法，其中，位试验包括使用比较器电路比较采样的输入电压和基准电压，并且其中调整一个或多个N位试验的一个或多个参数调节包括调整如下的一个或多个：比较器电路的偏置电路，所述比较器电路的前置放大器电路的积分时间，和所述前置放大器的负载电容。
16.一种模数转换器(ADC)电路，包括：
数模(DAC)电路，其包括至少N+r加权电路组件，其中N和r是大于零的正整数，以及r是N位的冗余位的数量；
采样电路，被配置在ADC电路的输入采样输入电压，和向加权电路组件应用采样的电压；
比较器，被配置为比较所述DAC电路的输出电压和指定的阈值电压，作为位试验的一部分；和
逻辑电路，被配置为：使用至少N个位试验和r个冗余位试验，将输入电压转换为N位数字值；发起输入电压的P转换以产生P个N位数字值，其中P是大于一的正整数(P>1)；对于至少一个冗余位的值和在顺序上比冗余位紧邻较低确定的位的值的P转换，计算统计信息；比较统计信息和指定的统计阈值；和根据计算的统计信息，调整在顺序上比至少一个冗余位较高的一个或多个位的位试验的参数。
17.如权利要求16所述的ADC电路，其中，所述逻辑电路被配置为确定至少一个冗余位的值匹配在顺序上紧邻冗余位较下的位的值的次数作为统计信息。
18.如权利要求17所述的ADC电路，其中，所述逻辑电路被配置为：比较所确定的次数和指定阈值；并根据比较调整所述一个或多个位试验的一个或多个参数。
19.如权利要求16所述的ADC电路，包括沉降时间定时器电路，被配置为定时DAC电路的沉降时间持续时间，并且其中所述逻辑电路被配置为根据计算的统计信息调整沉降时间持续时间。
20.如权利要求16所述的ADC电路，其中，所述逻辑电路被配置为根据计算的统计信息调整如下的一个或多个：比较器的偏置电流，在比较器中包括的前置放大器的积分时间，和前置放大器的负载电容。
CN201710070065.7A 2016-02-09 2017-02-09 具有动态位试验设置的sar adc性能优化 Active CN107046423B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/019,430 US9571114B1 (en) 2016-02-09 2016-02-09 SAR ADC performance optimization with dynamic bit trial settings
US15/019,430 2016-02-09

Publications (2)

Publication Number Publication Date
CN107046423A true CN107046423A (zh) 2017-08-15
CN107046423B CN107046423B (zh) 2021-07-06

Family

ID=57965112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710070065.7A Active CN107046423B (zh) 2016-02-09 2017-02-09 具有动态位试验设置的sar adc性能优化

Country Status (3)

Country Link
US (1) US9571114B1 (zh)
CN (1) CN107046423B (zh)
DE (1) DE102017102091B4 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177779B2 (en) * 2016-12-23 2019-01-08 Avnera Corporation Chopper stabilized comparator for successive approximation register analog to digital converter
US10687005B2 (en) 2017-12-13 2020-06-16 Analog Devices Global Unlimited Company Analog-to-digital converters for phase-detection autofocus image sensors
US10211844B1 (en) * 2018-01-24 2019-02-19 Futurewei Technologies, Inc. Minimum search length analog to digital converter
CN110868216B (zh) * 2019-11-29 2024-05-07 湖南国科微电子股份有限公司 一种sar adc的数据转换方法、装置、设备及介质
WO2021151491A1 (en) * 2020-01-30 2021-08-05 Huawei Technologies Co., Ltd. An analog-to-digital converter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201577084U (zh) * 2009-12-22 2010-09-08 上海迦美信芯通讯技术有限公司 校准模数转换器的增益误差和输入失调的装置
US20120306679A1 (en) * 2011-06-01 2012-12-06 University Of Macau N-bits successive approximation register analog-to-digital converting circuit
WO2014038198A1 (ja) * 2012-09-07 2014-03-13 パナソニック株式会社 逐次比較型ａｄ変換器
CN103873059A (zh) * 2014-03-10 2014-06-18 天津大学 一种应用于高精度逐次逼近模数转换器的数字校准方法
CN104660264A (zh) * 2015-03-20 2015-05-27 中国电子科技集团公司第二十四研究所 具有带冗余位的非二进制电容阵列的模数转换器及芯片
CN104796149A (zh) * 2015-05-20 2015-07-22 中国电子科技集团公司第二十四研究所 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642799B2 (en) * 2000-11-01 2003-11-04 Primarian, Inc. Phase lock loop destress circuit
US7663518B2 (en) * 2006-10-10 2010-02-16 Analog Devices, Inc. Dither technique for improving dynamic non-linearity in an analog to digital converter, and an analog to digital converter having improved dynamic non-linearity

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201577084U (zh) * 2009-12-22 2010-09-08 上海迦美信芯通讯技术有限公司 校准模数转换器的增益误差和输入失调的装置
US20120306679A1 (en) * 2011-06-01 2012-12-06 University Of Macau N-bits successive approximation register analog-to-digital converting circuit
WO2014038198A1 (ja) * 2012-09-07 2014-03-13 パナソニック株式会社 逐次比較型ａｄ変換器
CN103873059A (zh) * 2014-03-10 2014-06-18 天津大学 一种应用于高精度逐次逼近模数转换器的数字校准方法
CN104660264A (zh) * 2015-03-20 2015-05-27 中国电子科技集团公司第二十四研究所 具有带冗余位的非二进制电容阵列的模数转换器及芯片
CN104796149A (zh) * 2015-05-20 2015-07-22 中国电子科技集团公司第二十四研究所 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法

Also Published As

Publication number Publication date
DE102017102091A1 (de) 2017-08-10
CN107046423B (zh) 2021-07-06
DE102017102091B4 (de) 2022-06-15
US9571114B1 (en) 2017-02-14

Similar Documents

Publication Publication Date Title
CN107046423A (zh) 具有动态位试验设置的sar adc性能优化
US7612703B2 (en) Pipelined analog-to-digital converter with calibration of capacitor mismatch and finite gain error
EP2858248A1 (en) Accuracy enhancement techniques for ADCs
Wang et al. A 12-bit 20-Msample/s pipelined analog-to-digital converter with nested digital background calibration
CN107994903B (zh) 模数转换电路及流水线模数转换器
US20150180498A1 (en) Successive approximation register analog-to-digital converter and associated control method
US20200366312A1 (en) DAC Error Measurement Method and Apparatus
US8174423B2 (en) Pipelined analog-to-digital converter and sub-converter stage
Chiu Inherently linear capacitor error-averaging techniques for pipelined A/D conversion
CN103891149B (zh) 模数转换器中的数字误差校正
CN108880545B (zh) 一种流水线模数转换器比较器失调前台校准电路及方法
US8947276B1 (en) System and methodology for analog-to-digital converter linearity testing
CN110504966B (zh) 一种模数转换器的校准系统及方法
CN108631784B (zh) 一种用于逐次逼近模数转换器的片上电容组置换方法
US6140949A (en) Trimming algorithm for pipeline A/D converter using integrated non-linearity measurement
CN115940951A (zh) 模数转换器的校准方法
US20070080841A1 (en) Digital input signals constructor providing analog representation thereof
CN115940950A (zh) 模数转换器的校正方法
Tani et al. Behavior-level analysis of a successive stochastic approximation analog-to-digital conversion system for multi-channel biomedical data acquisition
Huang et al. Testing and calibration of SAR ADCs by MCT-based bit weight extraction
CN103546153A (zh) 时间常数的校正电路及校正方法
Tatsumi et al. A software level calibration based on Bayesian regression for a successive stochastic approximation analog-to-digital converter system
CN114362752B (zh) 模数转换电路及流水线模数转换器
CN212518948U (zh) 一种电容权重的校准电路
Chang et al. Calibration as a Functional Test: An ADC Case Study

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant