CN107046002B - 薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents

薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN107046002B
CN107046002B CN201710184255.1A CN201710184255A CN107046002B CN 107046002 B CN107046002 B CN 107046002B CN 201710184255 A CN201710184255 A CN 201710184255A CN 107046002 B CN107046002 B CN 107046002B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
grid
insulating layer
underlay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710184255.1A
Other languages
English (en)
Other versions
CN107046002A (zh
Inventor
陈江博
宋泳锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710184255.1A priority Critical patent/CN107046002B/zh
Publication of CN107046002A publication Critical patent/CN107046002A/zh
Priority to US15/804,016 priority patent/US10263115B2/en
Application granted granted Critical
Publication of CN107046002B publication Critical patent/CN107046002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开是关于一种薄膜晶体管及其制备方法、阵列基板、显示装置。该薄膜晶体管制备方法包括：提供一衬底基板，衬底基板具有相对的第一面以及第二面；在衬底基板的第一面之上形成金属层并对金属层进行构图处理形成源极以及漏极；在金属层之上形成半导体层；在半导体层之上形成第一绝缘区以及栅极；在半导体层以及栅极之上形成第二绝缘层；在第二绝缘层上形成源极引线以及漏极引线；源极引线穿过第二绝缘层和半导体层与源极连接，漏极引线穿过第二绝缘层和半导体层与漏极连接。使用该方法避免半导体层导体化工艺，从而避免出现导体化不均匀现象，使薄膜晶体管的电学特性能提高，且使工艺流程较为简单。

Description

薄膜晶体管及其制备方法、阵列基板、显示装置
技术领域
本公开涉及显示技术领域，具体而言，涉及一种薄膜晶体管、该薄膜晶体管制备方法、具有该薄膜晶体管的阵列基板以及具有该薄膜晶体管的显示装置。
背景技术
在显示技术领域，平板显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。薄膜晶体管(Thin Film Transistor，TFT)是目前液晶显示装置(Liquid Crystal Display，LCD)和有源矩阵驱动式有机电致发光显示装置(Active Matrix Organic Light-Emitting Diode，简称AMOLED)中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。
薄膜晶体管具有多种结构，制备相应结构的薄膜晶体管有源层的材料也具有多种，其中，金属氧化物薄膜晶体管(metal oxide TFT)具有场效应迁移率高(≥10cm2/V·s)、响应速度快、及可见光范围内透过率高等特点，被认为是显示器朝着大尺寸、及柔性化方向发展的最有潜力的背板技术。顶栅自对准结构的金属氧化物薄膜晶体管，由于源漏电极之间与栅极之间没有重叠，因此具有更低的寄生电容和更好的延展性，能够降低信号传输过程中的延迟，同时采用自对准的制备方法，有利于制备短沟道器件，提高器件特性。但是，薄膜晶体管的制备过程中有对半导体层进行导体化的工艺，半导体层导体化的工艺一般采用高能等离子体轰击样品表面，实现半导体层由半导体到导体的转变。目前，半导体层导体化的工艺质量与均匀性不高，会直接导致薄膜晶体管开态电流较低，甚至难以驱动AMOLED。同时该导体化工艺也受设备均匀性制约，导致半导体层处理后的电学特性和退火后的稳定性难以控制，也极大地限制了氧化物背板在显示方面的应用。而且，目前的工艺流程较为复杂。
因此，有必要研究一种薄膜晶体管、该薄膜晶体管制备方法、具有该薄膜晶体管的阵列基板以及具有该薄膜晶体管的显示装置。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种薄膜晶体管、该薄膜晶体管制备方法、具有该薄膜晶体管的阵列基板以及具有该薄膜晶体管的显示装置，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。
根据本公开的一个方面，提供一种薄膜晶体管制备方法，包括：
提供一衬底基板，所述衬底基板具有相对的第一面以及第二面；
在所述衬底基板的第一面之上形成金属层并对所述金属层进行构图处理形成源极以及漏极；
在所述金属层之上形成半导体层；
在所述半导体层之上形成第一绝缘区以及栅极；
在所述半导体层以及栅极之上形成第二绝缘层；
在所述第二绝缘层上形成源极引线以及漏极引线；所述源极引线穿过所述第二绝缘层和半导体层与所述源极连接，所述漏极引线穿过所述第二绝缘层和半导体层与所述漏极连接。
在本公开的一种示例性实施例中，在所述半导体层之上形成第一绝缘区以及栅极包括：
在所述半导体层之上依次形成第一绝缘层以及导电层；其中，所述半导体层、第一绝缘层以及导电层均能够透过预设波段的光；
在所述导电层之上形成负性光刻胶层；
以所述金属层为掩膜版，利用所述预设波段的光从所述衬底基板的第二面对所述光刻胶层进行曝光；
对所述光刻胶层进行显影；
对所述第一绝缘层以及导电层进行刻蚀，形成所述第一绝缘区以及栅极；以及
去除所述光刻胶层。
在本公开的一种示例性实施例中，在所述半导体层之上形成第一绝缘区以及栅极包括：
在所述半导体层之上形成第一绝缘层；其中，所述半导体层以及第一绝缘层能够透过预设波段的光；
在所述第一绝缘层之上形成负性光刻胶层；
以所述金属层为掩膜版，利用所述预设波段的光从所述衬底基板的第二面对所述光刻胶层进行曝光；
对所述光刻胶层进行显影；
对所述第一绝缘层进行刻蚀形成所述第一绝缘区；
去除所述光刻胶层；以及
在所述第一绝缘区之上形成所述栅极。
在本公开的一种示例性实施例中，在所述半导体层之上形成第一绝缘区以及栅极包括：
在所述半导体层之上形成第一绝缘区；
在所述半导体层以及第一绝缘区之上形成导电层，其中，所述半导体层、第一绝缘区以及导电层能够透过预设波段的光；
在所述导电层之上形成负性光刻胶层；
以所述金属层为掩膜版，利用所述预设波段的光从所述衬底基板的第二面对所述光刻胶层进行曝光；
对所述光刻胶层进行显影；
对所述导电层进行刻蚀，形成所述栅极；以及
去除所述光刻胶层。
在本公开的一种示例性实施例中，所述半导体层包括透明半导体氧化物。
在本公开的一种示例性实施例中，所述栅极包括透明导电氧化物。
在本公开的一种示例性实施例中，所述薄膜晶体管制备方法还包括：形成所述金属层之前，在所述衬底基板之上形成缓冲层，所述金属层形成在所述缓冲层之上。
在本公开的一种示例性实施例中，所述薄膜晶体管制备方法还包括：形成源极引线以及漏极引线后，在所述第二绝缘层、源极引线以及漏极引线之上形成钝化层。
根据本公开的一个方面，提供一种薄膜晶体管，包括：
衬底基板；
设于所述衬底基板之上的金属层，所述金属层包括源极以及漏极；
设于所述金属层之上的半导体层；
依次设于所述半导体层之上的第一绝缘区以及栅极；
设于所述半导体层以及栅极之上的第二绝缘层；
设于所述第二绝缘层上的源极引线以及漏极引线；所述源极引线穿过所述第二绝缘层和半导体层与所述源极连接，所述漏极引线穿过所述第二绝缘层和半导体层与所述漏极连接。
在本公开的一种示例性实施例中，所述半导体层包括透明半导体氧化物。
在本公开的一种示例性实施例中，所述栅极包括透明导电氧化物。
在本公开的一种示例性实施例中，所述薄膜晶体管还包括缓冲层，设于所述衬底基板之上；所述金属层于所述缓冲层之上。
在本公开的一种示例性实施例中，所述薄膜晶体管还包括钝化层，设于所述第二绝缘层、源极引线以及漏极引线之上。
根据本公开的一个方面，提供一种阵列基板，包括如上述任意一项所述的薄膜晶体管。
根据本公开的一个方面，提供一种显示装置，包括如上述任意一项所述的阵列基板。
本公开的薄膜晶体管制备方法，在衬底基板之上形成金属层并对金属层进行构图处理形成源极以及漏极，然后在金属层之上依次形成半导体层、第一绝缘区、栅极、第二绝缘层，最后在第二绝缘层上形成源极引线以及漏极引线，源极引线穿过第二绝缘层和半导体层与源极连接，漏极引线穿过第二绝缘层和半导体层与漏极连接。一方面，通过金属层形成源极以及漏极，避免半导体层导体化工艺，从而避免出现导体化不均匀现象，使薄膜晶体管的电学特性均匀性提高。另一方面，省略了半导体层导体化工艺，使工艺流程较为简单。再一方面，源极以及漏极为金属直接形成，使薄膜晶体管的电阻可以得到保证、开态电流提高，容易驱动相应的显示装置。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出本公开一示例实施例的薄膜晶体管制备方法的流程图。
图2示意性示出本公开一示例实施例的薄膜晶体管制备方法中形成缓冲层后的结构图。
图3示意性示出本公开一示例实施例的薄膜晶体管制备方法中在图2的基础上形成源极以及漏极后的结构图。
图4示意性示出本公开一示例实施例的薄膜晶体管制备方法中在图3的基础上形成半导体层、第一绝缘层以及导电层后的结构图。
图5示意性示出本公开一示例实施例的薄膜晶体管制备方法中在图4的基础上形成负性光刻胶层并对负性光刻胶层进行曝光的结构图。
图6示意性示出本公开一示例实施例的薄膜晶体管制备方法中在图5的基础上形成第一绝缘区以及栅极后的结构图。
图7示意性示出本公开一示例实施例的薄膜晶体管制备方法中在图6的基础上形成第二绝缘层以及在第二绝缘层上第一通孔和第二通孔。
图8示意性示出本公开一示例实施例的薄膜晶体管制备方法中在图7的基础上第一通孔和第二通孔贯穿半导体层后的结构图。
图9示意性示出本公开一示例实施例的薄膜晶体管制备方法中在图8的基础上形成源极引线以及漏极引线后的结构图。
图10示意性示出本公开一示例实施例的薄膜晶体管制备方法中在图9的基础上形成钝化层后的薄膜晶体管的结构图。
图中：
1、衬底基板；
2、缓冲层；
3、源极；
4、漏极；
5、半导体层；
6、第一绝缘层；
7、导电层；
8、负性光刻胶层；
9、第二绝缘层；
10、第二通孔；
11、第一通孔；
12、漏极引线；
13、源极引线；
14、钝化层；
15、第一绝缘区；
16、栅极；
A、第一面；
B、第二面。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
本示例实施方式中，首先提供了一种薄膜晶体管制备方法，参照图1所示，该薄膜晶体管制备方法包括以下步骤：
步骤S1，提供一衬底基板1，所述衬底基板1具有相对的第一面A以及第二面B；
步骤S2，在所述衬底基板1的第一面A之上形成金属层并对所述金属层进行构图处理形成源极3以及漏极4；
步骤S3，在所述金属层之上形成半导体层5；
步骤S4，在所述半导体层5之上形成第一绝缘区15以及栅极16；
步骤S5，在所述半导体层5以及栅极16之上形成第二绝缘层9；
步骤S6，在所述第二绝缘层9上形成源极引线13以及漏极引线12；所述源极引线13穿过所述第二绝缘层和半导体层与所述源极3连接，所述漏极引线12穿过所述第二绝缘层和半导体层5与所述漏极4连接。
根据本示例实施方式中薄膜晶体管制备方法，一方面，通过金属层形成源极3以及漏极4，避免半导体层5导体化工艺，从而避免出现导体化不均匀现象，使薄膜晶体管的电学特性均匀性提高。另一方面，省略半导体层5导体化工艺，使工艺流程较为简单。再一方面，源极3以及漏极4为金属直接形成，使薄膜晶体管的电阻可以得到保证、开态电流提高，容易驱动相应的显示装置。
下面，将对本示例实施方式中的薄膜晶体管制备方法进行进一步的说明。
在步骤S1中，提供一衬底基板1，所述衬底基板1具有相对的第一面A以及第二面B。在本示例实施方式中，所述衬底基板1为透明玻璃板制成。
在本示例实施方式中，如图2所示，形成金属层之前，可以在所述衬底基板1之上形成缓冲层2，金属层形成在所述缓冲层2之上。在衬底基板1之上通过等离子增强化学气相沉积法形成厚度为100～500nm的缓冲层2；金属层形成在缓冲层2之上。缓冲层2能够透过预设波段的光。缓冲层2的形成方法可以根据需要选择其他方法。缓冲层2为可选择层，根据需要可以在衬底基板1之上形成缓冲层2，也可以在衬底基板1之上不形成缓冲层2，而直接形成金属层。缓冲层2可以屏蔽衬底基板1上缺陷的影响，从而避免衬底基板1引起的各种器件不良。
在步骤S2中，在所述衬底基板1的第一面A之上形成金属层并对所述金属层进行构图处理形成源极3以及漏极4。
在本示例实施方式中，如图3所示，可以在衬底基板1的第一面A之上通过溅镀或蒸镀法沉积50～400nm的金属层，并通过构图处理形成可以包括源极3以及漏极4的图案。构图工艺通常可以包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺。通过金属层形成源极3以及漏极4，可以避免半导体层5导体化工艺，进而可以避免出现导体化不均匀现象，使薄膜晶体管得电学特性均匀性提高。此外，由于省略了半导体层5导体化工艺，可以使工艺流程较为简单。源极3以及漏极4为金属直接形成，使薄膜晶体管的电阻可以得到保证、开态电流提高，容易驱动相应的显示装置。
在步骤S3中，在所述金属层之上形成半导体层5。
在本示例实施方式中，所述半导体层5可以包括透明半导体氧化物，具体而言，该透明半导体氧化物为IGZO(indium gallium zinc oxide铟镓锌氧化物)，其具有高禁带宽度，进而可以减小环境光对薄膜晶体管的影响。在金属层之上可以通过等离子增强化学气相沉积法形成10～100nm的半导体层5。当然，此处形成半导体层5的方法还可以采用其他方法，例如，溅镀、蒸镀法、涂覆等，此处不做特殊限定。
在步骤S4中，在所述半导体层5之上形成第一绝缘区15以及栅极16。本示例实施方式中，可以多种：
举例而言，如图4所示，可以在所述半导体层5之上依次形成第一绝缘层6以及导电层7，即第一绝缘层6在下与半导体层5接触，导电层7在上与第一绝缘层6接触；其中，所述半导体层5、第一绝缘层6以及导电层7均能够透过预设波段的光，为下一步的光刻工序提供基础条件。
可以通过等离子增强化学气相沉积法形成厚度为100～500nm的第一绝缘层6，第一绝缘层6可以包括SiOx。可以通过等离子增强化学气相沉积法形成厚度为50～400nm的导电层7，导电层7可以包括透明导电氧化物，具体而言，该透明导电氧化物可以为ITO(IndiumTin Oxide掺锡氧化铟)或IZO(Indium Oxide Zinc氧化铟锌)。ITO薄膜是一种n型导体材料，具有高的导电率、高的可见光透过率、高的机械硬度和良好的化学稳定性。氧化铟锌是一种透明导电的氧化物，可用作发光器件的电极。预设波段的光可以为紫外光，也可以为波长更短的深紫外光或极深紫外光等等，其波长一般为0.01～0.40微米。同样，此处的第一绝缘层6以及导电层7的形成方法还可以采用现有技术中的其他方法，例如，溅镀、蒸镀法、涂覆等。第一绝缘层6以及导电层7的材料也可以根据需要选择其他合适的材料，此处不做特殊限定。
如图5所示，在所述导电层7之上形成负性光刻胶层8；以所述金属层为掩膜版，利用所述预设波段的光从所述衬底基板1的第二面B对所述光刻胶层进行曝光；对所述光刻胶层进行显影；然后对所述第一绝缘层6以及导电层7进行刻蚀，形成所述第一绝缘区15以及栅极16，如图6所示；最后去除所述光刻胶层。
负性光刻胶是一种由感光树脂、增感剂和溶剂三种主要成分组成的对光敏感的混合液体。感光树脂经光照后，在曝光区能很快地发生光固化反应，使得这种材料的一些性能发生变化，对其进行显影后得到所需图像。按照该图像对导电层7进行湿法刻蚀形成栅极16，然后按照该图像对第一绝缘层6进行干法刻蚀形成第一绝缘区15；最后完成光刻胶剥离等工艺。另外，本领域技术人员可以理解的是，所述导电层7以及第一绝缘层6的刻蚀均可以采用干法刻蚀，也可以根据需要采用其他刻蚀方法。
将金属层形成的源极3以及漏极4作为掩模板，从衬底基板1的第二面B对所述光刻胶层进行一次曝光、显影形成保护膜，为下一步的刻蚀提供基础，然后逐次完成导电层7以及第一绝缘层6的刻蚀；通过一次光刻为两个刻蚀步骤提供保护膜，节约步骤，而且减少了掩模板的使用，使工艺流程较为简单。
再举例而言，在所述半导体层5之上形成第一绝缘区15以及栅极16可以包括：
可以在所述半导体层5之上形成第一绝缘层6；其中，所述半导体层5以及第一绝缘层6能够透过预设波段的光；可以在所述第一绝缘层6之上形成负性光刻胶层8；以所述金属层为掩膜版，利用所述预设波段的光从所述衬底基板1的第二面B对所述光刻胶层进行曝光；对所述光刻胶层进行显影；对所述第一绝缘层6进行刻蚀形成所述第一绝缘区15；以及去除所述光刻胶层。
可以在所述半导体层5以及第一绝缘区15之上形成导电层7，其中，所述半导体层5、第一绝缘区15以及导电层7能够透过预设波段的光；可以在所述导电层7之上形成负性光刻胶层8；以所述金属层为掩膜版，利用所述预设波段的光从所述衬底基板1的第二面B对所述光刻胶层进行曝光；对所述光刻胶层进行显影；对所述导电层7进行刻蚀，形成所述栅极16；以及去除所述光刻胶层。
其中，主要技术特征的说明在实施例一中已经具体说明，此处不再赘述。本示例实施方式与上述示例实施方式的主要区别在于：首先形成第一绝缘层6，并对第一绝缘层6进行刻蚀形成第一绝缘区15；然后形成导电层7，并对导电层7进行刻蚀形成栅极16。在两次刻蚀过程中均将金属层形成的源极3以及漏极4作为掩模板，减少了掩模板的使用，从而减少操作步骤，使工艺流程较为简单。
在步骤S5中，如图7所示，在所述半导体层5以及栅极16之上形成第二绝缘层9。在本示例实施方式中，可以通过等离子增强化学气相沉积法形成厚度为100～500nm的第二绝缘层9，第二绝缘层9可以包括SiOx等。第二绝缘层9的形成方法还可采用现有技术中的其他方法，例如，溅镀、蒸镀法、涂覆等，此处不做特殊限定。
在步骤S6中，在所述第二绝缘层9上形成源极引线13以及漏极引线12；所述源极引线13穿过所述第二绝缘层9和半导体层5与所述源极3连接，所述漏极引线12穿过所述第二绝缘层9和半导体层5与所述漏极4连接。
在本示例实施方式中，如图8所示，在第二绝缘层9上可以通过干法刻蚀形成可以包括第一通孔10和第二通孔11的图案，然后对半导体层5进行刻蚀，使第一通孔11和第二通孔10对应连通至源极3和漏极4。可以通过溅镀在第二绝缘层9上形成厚度为50～400nm引线层，而且所述引线层伸入第一通孔10和第二通孔11中对应与源极3以及漏极4连接，然后可以对引线层进行光刻和刻蚀形成可以包括源极引线13以及漏极引线12的图案，并使源极引线13以及漏极引线12对应与源极3以及漏极4连接，如图9所示。本领域技术人员可以理解的是，第二绝缘层9以及引线层的刻蚀方法可以根据需要从现有技术中选择合适的方法，此处不做特殊限定。
进一步的，如图10所示，所述薄膜晶体管制备方法还可以包括：形成源极引线13以及漏极引线12后，在所述第二绝缘层9、源极引线13以及漏极引线12之上形成钝化层14。在第二绝缘层9、源极引线13以及漏极引线12之上可以通过等离子增强化学气相沉积法形成厚度为200～400nm的钝化层14，钝化层14的形成方法可以根据需要从现有技术中选择其他方法。钝化层14为可选择层，根据需要可以在第二绝缘层9、源极引线13以及漏极引线12之上形成钝化层14，也可以在第二绝缘层9、源极引线13以及漏极引线12之上不形成钝化层14。钝化层14能够对源极引线13以及漏极引线12进行保护。钝化层14可以包括SiOx或SiNx等等。
此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
进一步的，本示例实施方式还提供了对应于上述薄膜晶体管制备方法制备形成的薄膜晶体管。参照图10所示，该薄膜晶体管可以包括衬底基板1、金属层、半导体层5、第一绝缘区15、栅极16、第二绝缘层9、源极引线13以及漏极引线12。
具体而言，金属层设于所述衬底基板1之上，所述金属层可以包括源极3以及漏极4，源极3以及漏极4之间设有沟道区。半导体层5设于所述金属层之上；第一绝缘区15以及栅极16依次设于所述半导体层5之上，即第一绝缘区15设于半导体层5之上，栅极16设于第一绝缘区15之上；第一绝缘区15以及栅极16均对应位于源极3以及漏极4之间的沟道区上方。第二绝缘层9设于所述半导体层5以及栅极16之上，第二绝缘层9上设有第一通孔10和第二通孔11，且第一通孔10和第二通孔11均穿透所述第二绝缘层9以及半导体层5，并分别通至所述源极3以及漏极4。源极引线13以及漏极引线12设于所述第二绝缘层9上；所述源极引线13通过第一通孔11穿过所述第二绝缘层9和半导体层5与所述源极3连接，所述漏极引线12通过第二通孔10穿过所述第二绝缘层9和半导体层5与所述漏极4连接。
本示例实方式所列举的薄膜晶体管的结构膜层顺序可以有所变化，例如可以设置多层绝缘层等等，只要制作出的薄膜晶体管具有驱动必要元素，如栅极16、源极3和漏极4等，且确保各导电层彼此绝缘，且具有将各种信号线连接到外部的可导电部件(比如ITO材料制作的连接电极)即可。
进一步的，所述半导体层5可以包括透明半导体氧化物。所述栅极16可以包括透明导电氧化物。
进一步的，所述薄膜晶体管还可以包括缓冲层2，缓冲层2可以设于所述衬底基板1之上；所述源极3以及漏极4可以设于所述缓冲层2之上。
进一步的，所述薄膜晶体管还可以包括钝化层14，钝化层14可以设于所述第二绝缘层9、源极引线13以及漏极引线12之上。
上述薄膜晶体管中各膜层的具体细节已经在对应的制备方法中进行了详细想描述，因此此处不再赘述。
本公开的实施例还提供了一种阵列基板，该阵列基板可以包括R像素、B像素、G像素、像素电极以及上述薄膜晶体管，还可以包括栅极线、信号线等等。
本公开的实施例还提供了一种显示装置，该显示装置可以包括上述阵列基板。所述显示装置可以为：液晶显示装置、电子纸、OLED显示装置、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (8)

1.一种薄膜晶体管制备方法，其特征在于，包括：
提供一衬底基板，所述衬底基板具有相对的第一面以及第二面；
在所述衬底基板的第一面之上形成金属层并对所述金属层进行构图处理形成源极以及漏极；
在所述金属层之上形成半导体层；
在所述半导体层之上形成第一绝缘区以及栅极；
在所述半导体层以及栅极之上形成第二绝缘层；
在所述第二绝缘层上形成源极引线以及漏极引线；所述源极引线穿过所述第二绝缘层和半导体层与所述源极连接，所述漏极引线穿过所述第二绝缘层和半导体层与所述漏极连接；
在所述半导体层之上形成第一绝缘区以及栅极包括：
在所述半导体层之上依次形成第一绝缘层以及导电层；其中，所述半导体层、第一绝缘层以及导电层均能够透过预设波段的光；
在所述导电层之上形成负性光刻胶层；
以所述金属层为掩膜版，利用所述预设波段的光从所述衬底基板的第二面对所述光刻胶层进行曝光；
对所述光刻胶层进行显影；
对所述第一绝缘层以及导电层进行刻蚀，形成所述第一绝缘区以及栅极；以及
去除所述光刻胶层；
或在所述半导体层之上形成第一绝缘区以及栅极包括：
在所述半导体层之上形成第一绝缘层；其中，所述半导体层以及第一绝缘层能够透过预设波段的光；
在所述第一绝缘层之上形成负性光刻胶层；
以所述金属层为掩膜版，利用所述预设波段的光从所述衬底基板的第二面对所述光刻胶层进行曝光；
对所述光刻胶层进行显影；
对所述第一绝缘层进行刻蚀形成所述第一绝缘区；
去除所述光刻胶层；以及
在所述第一绝缘区之上形成所述栅极；
或在所述半导体层之上形成第一绝缘区以及栅极包括：
在所述半导体层之上形成第一绝缘区；
在所述半导体层以及第一绝缘区之上形成导电层，其中，所述半导体层、第一绝缘区以及导电层能够透过预设波段的光；
在所述导电层之上形成负性光刻胶层；
以所述金属层为掩膜版，利用所述预设波段的光从所述衬底基板的第二面对所述光刻胶层进行曝光；
对所述光刻胶层进行显影；
对所述导电层进行刻蚀，形成所述栅极；以及
去除所述光刻胶层。
2.根据权利要求1所述的薄膜晶体管制备方法，其特征在于，所述半导体层包括透明半导体氧化物。
3.根据权利要求1所述的薄膜晶体管制备方法，其特征在于，所述栅极包括透明导电氧化物。
4.根据权利要求1所述的薄膜晶体管制备方法，其特征在于，所述薄膜晶体管制备方法还包括：
形成所述金属层之前，在所述衬底基板之上形成缓冲层，所述金属层形成在所述缓冲层之上。
5.根据权利要求1所述的薄膜晶体管制备方法，其特征在于，所述薄膜晶体管制备方法还包括：
形成源极引线以及漏极引线后，在所述第二绝缘层、源极引线以及漏极引线之上形成钝化层。
6.一种薄膜晶体管，其特征在于，
根据权利要求1-5任一项所述的薄膜晶体管制备方法制成。
7.一种阵列基板，其特征在于，包括如权利要求6所述的薄膜晶体管。
8.一种显示装置，其特征在于，包括如权利要求7所述的阵列基板。
CN201710184255.1A 2017-03-24 2017-03-24 薄膜晶体管及其制备方法、阵列基板、显示装置 Active CN107046002B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710184255.1A CN107046002B (zh) 2017-03-24 2017-03-24 薄膜晶体管及其制备方法、阵列基板、显示装置
US15/804,016 US10263115B2 (en) 2017-03-24 2017-11-06 Thin film transistor and manufacturing method of the same, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710184255.1A CN107046002B (zh) 2017-03-24 2017-03-24 薄膜晶体管及其制备方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN107046002A CN107046002A (zh) 2017-08-15
CN107046002B true CN107046002B (zh) 2019-11-01

Family

ID=59544735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710184255.1A Active CN107046002B (zh) 2017-03-24 2017-03-24 薄膜晶体管及其制备方法、阵列基板、显示装置

Country Status (2)

Country Link
US (1) US10263115B2 (zh)
CN (1) CN107046002B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037242B (zh) * 2018-08-01 2021-04-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板
CN109282924B (zh) * 2018-11-16 2020-12-29 东南大学 一种压力传感器及其制备方法
CN110993644A (zh) * 2019-11-06 2020-04-10 深圳市华星光电半导体显示技术有限公司 Oled显示面板及制备方法
CN111710727A (zh) * 2020-06-12 2020-09-25 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法以及显示面板
CN114883343B (zh) * 2022-04-21 2024-03-26 北海惠科光电技术有限公司 薄膜晶体管、显示基板和薄膜晶体管的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205355054U (zh) * 2016-02-02 2016-06-29 昆山国显光电有限公司 显示器薄膜晶体管结构及显示器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205355054U (zh) * 2016-02-02 2016-06-29 昆山国显光电有限公司 显示器薄膜晶体管结构及显示器

Also Published As

Publication number Publication date
CN107046002A (zh) 2017-08-15
US20180277685A1 (en) 2018-09-27
US10263115B2 (en) 2019-04-16

Similar Documents

Publication Publication Date Title
CN107046002B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
US10340354B2 (en) Manufacturing method of thin-film transistor (TFT) array substrate
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
US10120247B2 (en) Manufacturing method for TFT substrate and TFT substrate manufactured by the manufacturing method thereof
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
US11257957B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
US9502447B2 (en) Array substrate and manufacturing method thereof, display device
JP6983569B2 (ja) 半導体装置の作製方法
US9613986B2 (en) Array substrate and its manufacturing method, display device
US20160005799A1 (en) Thin film transistor, tft array substrate, manufacturing method thereof and display device
US10651204B2 (en) Array substrate, its manufacturing method and display device
CN110164873B (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
WO2021036840A1 (zh) 显示基板及其制造方法、显示装置
US10566458B2 (en) Array substrate and method for manufacturing the same
US10050151B2 (en) Dual-gate TFT array substrate and manufacturing method thereof, and display device
US20180292696A1 (en) Array substrate, manufacturing method thereof, display panel and display device
CN104681567A (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
CN110148601B (zh) 一种阵列基板、其制作方法及显示装置
CN110400810A (zh) 显示基板及其制作方法、和显示装置
US20200343329A1 (en) Array substrate, manufacturing method therefor, and display device
KR102318054B1 (ko) Tft 기판 및 이의 제조 방법
US11728416B2 (en) Display substrate and manufacturing method thereof, display device
CN102496625A (zh) 薄膜晶体管、画素结构及其制造方法
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
US20180151749A1 (en) Thin Film Transistor, Array Substrate and Methods for Manufacturing and Driving the same and Display Device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant