CN107039587A - 基于黑磷/二硫化铼异质结的负微分电阻及制备方法 - Google Patents

基于黑磷/二硫化铼异质结的负微分电阻及制备方法 Download PDF

Info

Publication number
CN107039587A
CN107039587A CN201710211254.1A CN201710211254A CN107039587A CN 107039587 A CN107039587 A CN 107039587A CN 201710211254 A CN201710211254 A CN 201710211254A CN 107039587 A CN107039587 A CN 107039587A
Authority
CN
China
Prior art keywords
black phosphorus
layer
junctions
hetero
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710211254.1A
Other languages
English (en)
Inventor
雷双瑛
沈海云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201710211254.1A priority Critical patent/CN107039587A/zh
Publication of CN107039587A publication Critical patent/CN107039587A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N80/00—Bulk negative-resistance effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N80/00—Bulk negative-resistance effect devices
    • H10N80/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种基于黑磷/二硫化铼异质结的负微分电阻及制备方法，包括硅衬底、第一二氧化硅保护层、黑磷薄层和二硫化铼薄层构成的异质结、第二二氧化硅保护层、漏极和源极；硅衬底为栅极。硅衬底上生长第一二氧化硅保护层；在第一二氧化硅保护层上沉积得到黑磷薄层和二硫化铼薄层构成的异质结；在异质结上沉积第二二氧化硅保护层；在第二二氧化硅保护层表面蒸镀一层金属层，刻蚀出漏极和源极。本发明的异质结构成的负微分电阻无需额外掺杂，制备工艺更简单，仅仅通过范德瓦耳斯力就能将两种不同材料的半导体连接形成异质结；同时该负微分电阻表现出很高的峰谷电流比。

Description

基于黑磷/二硫化铼异质结的负微分电阻及制备方法
技术领域
本发明涉及一种负微分电阻及制备方法，尤其涉及一种基于黑磷/二硫化铼异质结的负微分电阻及制备方法。
背景技术
负微分电阻(NDR)由于具备折叠的电流-电压特性而广受人们的关注，也正因为这种显著的特性，负微分电阻器件在实现多值逻辑(MVL)的应用方面有广阔的应用前景。与传统的二元逻辑电路相比，MVL系统通过传输多值信号使得其能够在使用更少的互连线情况下传输更多的信息，从而减少现代逻辑电路的复杂性。
目前，NDR器件已经成功地实现了MVL系统，如隧道二极管、共振隧道二极管、耿氏二极管、单电子晶体管和分子器件等。从目前的研究现状来看，大多数的隧道二极管都是由Si-Ge和III-V半导体制备出来的，而不同类型的异质结(I、II和III型)的形成通常会受到位错的限制，这样的位错通常会在薄膜生长的时候发生在结界面处。尽管这种位错会增加NDR器件的谷电流，并且该电流会在应用超晶格和纳米线结构的时候减少，但是在制备过程中想要避免这一位错还是相当有难度的。鉴于这样的目标，具有原子层厚度的2D材料由于其不同于体材料的优越性质而受到人们的广泛研究，如石墨烯，MoS2等等。由于在这些二维材料表面不存在悬挂键，是制备NDR器件的极佳材料。
一般来说，二维半导体层是通过范德瓦尔兹力的相互作用叠放在一起的，因此基于二维材料的异质结是不会产生晶格失配，从而产生高质量的异质结表面。根据堆叠材料带隙和电子亲和力的不同，异质结分为三种类型：I型(跨骑型)、II型(交错型)和III(错开型)型。传统基于MoS2/WSe2异质结(II型)的NDR器件需要通过相当复杂的制备过程才能得到高度掺杂的n+/p+异质结，并且其只能工作在175K温度之下。基于MoS2/WSe2和BP/SnSe2异质结的NDR器件都需要使用特定厚度的二维材料以保证带间隧穿的载流子，并且这类NDR器件在室温下的谷峰电流比低于2。
NDR器件在实现MVL电路时可以避免更多的互连线电容而降低电路的功率，因此在未来的多值逻辑器件的应用上有很大的前景。
发明内容
发明目的：针对以上问题，本发明提出一种基于黑磷/二硫化铼异质结的负微分电阻及制备方法。
技术方案：为实现本发明的目的，本发明所采用的技术方案是：一种基于黑磷/二硫化铼异质结的负微分电阻，包括硅衬底、第一二氧化硅保护层、黑磷薄层和二硫化铼薄层构成的异质结、第二二氧化硅保护层、漏极和源极；硅衬底为栅极；硅衬底上生长第一二氧化硅保护层；在第一二氧化硅保护层上沉积得到黑磷薄层和二硫化铼薄层构成的异质结；在异质结上沉积第二二氧化硅保护层；在第二二氧化硅保护层表面蒸镀一层金属层，刻蚀出漏极和源极。
一种基于黑磷/二硫化铼异质结的负微分电阻的制备方法，具体包括以下步骤：
(1)制备硅衬底；
清洗硅衬底，去除硅片上的有机物，用氮气吹干，放入石英管中进行沉积处理，以去除硅片表面的水汽。
(2)制备第一二氧化硅保护层；
硅衬底清洗完毕后，在其表面生长得到二氧化硅保护层。
(3)制备黑磷薄层；
(3.1)将白磷在1000-1200Pa大气压下加热到200-250℃，得到片状黑磷；通过机械剥离从黑磷晶体剥离出多层黑磷烯；再通过Ar+等离子体剥离方法剥离得到少层黑磷烯；利用得到层状的黑磷烯获取黑磷块体，将黑磷块体浸入过氧化氢异丙苯溶剂中，加超声波10-15分钟，最后使用离心机分离得到层状物；
(3.2)用表面生长了二氧化硅保护层的硅衬底从溶液中捞出黑磷烯薄膜，放在50-60℃的加热台上烘干；
(3.3)步骤3.2中得到的少层黑磷烯为多层黑磷，通过探针剥离的方法剥离掉多余的黑磷，得到厚度约为40nm的黑磷薄层。
(4)制备二硫化铼薄层；
由铼与硫在850～1000℃下直接作用制得二硫化铼，并通过化学气相沉积在黑磷薄层上沉积二硫化铼薄层，两种材料相结合形成黑磷和二硫化铼异质结。
(5)制备第二二氧化硅保护层：
通过化学气相沉积在黑磷/二硫化铼异质结表面沉积一层二氧化硅保护层。
(6)制备源、漏电极：
在二氧化硅保护层表面蒸镀一层薄金属层，通过等离子刻蚀方法刻蚀出源、漏电极。
有益效果：本发明的异质结构成的负微分电阻无需额外掺杂，制备工艺更简单，仅仅通过范德瓦耳斯力就能将两种不同材料的半导体连接形成异质结；同时该负微分电阻表现出很高的峰谷电流比。
附图说明
图1是本发明所述的基于黑磷/二硫化铼异质结的负微分电阻；
图2是黑磷与二硫化铼组成的异质结；
图3(a)是黑磷/二硫化铼异质结接触前的能带排列；图3(b)是黑磷/二硫化铼异质结接触后的能带排列。
具体实施方式
下面结合附图和实施例对本发明的技术方案作进一步的说明。
如图1所示是本发明所述的基于黑磷/二硫化铼异质结的负微分电阻，为二维异质结负微分电阻，主要包括如下几个部分：硅衬底1，第一二氧化硅保护层2，黑磷薄层3和二硫化铼薄层4构成的异质结，第二二氧化硅保护层5，最上面从左至右分别是漏极VD和源极VS的金属接触，可选用金属Ti。硅衬底1为栅极VG。
硅衬底1上生长一层第一二氧化硅保护层2，在二氧化硅保护层上得到黑磷和二硫化铼异质结结构4，通过化学气相沉积在黑磷/二硫化铼异质结表面沉积一层第二二氧化硅保护层5，二氧化硅保护层表面蒸镀一层薄的钛层，通过等离子刻蚀方法将钛薄膜刻蚀出源、漏电极。
如图2所示是黑磷与二硫化铼组成的异质结，是负微分电阻的核心部分。
异质结负微分电阻中p型黑磷BP和n型二硫化铼ReS2都是纳米级材料，因此需要通过机械剥离技术将黑磷剥离到约为40nm厚度，而二硫化铼薄层通过机械传输过程传送到黑磷薄层的表面，其厚度为50nm。前者作为受体部分，后者作为给体部分。
异质结为两种不同导电性半导体材料相互接触，从而得到III型异质结，而该异质结无需额外单独掺杂的过程，就能得到高浓度的n+/p+异质结。该异质结的n型和p型材料都是纳米级材料，因此具有良好导电性和机械特性。
如图3(a)所示是黑磷/二硫化铼异质结接触前的能带排列；如图3(b)所示是黑磷/二硫化铼异质结接触后的能带排列。
负微分电阻器件的功能是基于n型和p型半导体间的电子转移。在热平衡状态下，黑磷的价带顶高于二硫化铼的导带底，从而在接触之后会形成III型半导体异质结。由于黑磷和二硫化铼之间较大的功函数(0.6eV)，电子和空穴会分别在黑磷和二硫化铼异质结的界面处积累，从而在不需要外界掺杂的条件下依然能形成高度掺杂的n+/p+III型异质结。
本发明的的负微分电阻的制备方法具体包括以下步骤：
(1)制备硅衬底1；
以n型硅片为衬底，用烯酸(HF)浸泡去除Si表面的二氧化硅；再依次用丙醇、乙醇、去离子水超声波清洗，去除硅片上的有机物，用氮气吹干，放入石英管中进行沉积处理。石英管的真空度为1000-1200Pa，加热到300℃维持10分钟，以去除硅片表面的水汽。
(2)制备第一二氧化硅保护层2；
在Si衬底清洗完毕后，在其表面通过热氧化过程生长得到SiO2保护层。
(3)制备黑磷薄层3；
a、将白磷在1000-1200Pa大气压下加热到200-250℃，得到片状黑磷；通过机械剥离从黑磷晶体剥离出多层黑磷烯；然后再通过Ar+等离子体剥离方法剥离得到少层黑磷烯。
得到层状的黑磷烯首先获取黑磷块体，然后将黑磷块体浸入过氧化氢异丙苯(CHP)的溶剂中，再加超声波超声10-15分钟；最后使用离心机使其分离得到层状物。
b、用表面生长了SiO2的Si基板从溶液中捞出黑磷烯薄膜，放在50-60℃的加热台上烘干，去除黑磷烯薄膜与Si基板之间的水分，同时将少层黑磷烯更牢固的与Si基板结合。
c、步骤b中得到的少层黑磷烯结构通常为多层黑磷，在电子显微镜下，通过探针剥离的方法，剥离掉多余的黑磷得到厚度约为40nm黑磷薄层。
(4)制备二硫化铼薄层4；
可由铼与硫在850～1000℃下直接作用而制得，并且通过化学气相沉积在黑磷薄层上沉积厚度约为50nm的二硫化铼薄层。两种材料可以通过相互之间的范德瓦耳斯力相结合形成III异质结，即在包含二氧化硅的硅衬底上得到黑磷和二硫化铼异质结结构。
(5)制备第二二氧化硅保护层5；
通过化学气相沉积在黑磷/二硫化铼异质结表面沉积一层二氧化硅保护层。
(6)制备源、漏电极；
用氢氟酸刻蚀出源极和漏极的接触孔，随后通过表面蒸镀金属的方法，在二氧化硅保护层表面蒸镀一层薄的钛层，通过等离子刻蚀方法将钛薄膜刻蚀出源、漏电极。
基于BP/ReS2异质结制备的NDR新型器件表现出很高的谷峰电流比，同时BP/ReS2形成III型错开的能带边缘结构。与普通的负微分电阻相比，该异质结构成的负微分电阻无需额外掺杂，制备工艺更简单，仅仅通过范德瓦耳斯力就能将两种不同材料的半导体连接形成异质结；同时该负微分电阻表现出很高的峰谷电流比(PVCR)，即在室温和180K下达到4.2和6.9。

Claims (6)

1.一种基于黑磷/二硫化铼异质结的负微分电阻，其特征在于：包括硅衬底(1)、第一二氧化硅保护层(2)、黑磷薄层(3)和二硫化铼薄层(4)构成的异质结、第二二氧化硅保护层(5)、漏极(VD)和源极(VS)；硅衬底(1)为栅极；
其中，硅衬底(1)上生长第一二氧化硅保护层(2)；在第一二氧化硅保护层(2)上沉积得到黑磷薄层(3)和二硫化铼薄层(4)构成的异质结；在异质结上沉积第二二氧化硅保护层(5)；在第二二氧化硅保护层(5)表面蒸镀一层金属层，刻蚀出漏极(VD)和源极(VS)。
2.根据权利要求1所述的基于黑磷/二硫化铼异质结的负微分电阻，其特征在于：异质结中为p型黑磷和n型二硫化铼。
3.根据权利要求1所述的基于黑磷/二硫化铼异质结的负微分电阻，其特征在于：黑磷薄层厚度为40nm，二硫化铼薄层厚度为50nm。
4.根据权利要求1所述的基于黑磷/二硫化铼异质结的负微分电阻，其特征在于：异质结为III型异质结。
5.一种基于黑磷/二硫化铼异质结的负微分电阻的制备方法，其特征在于：具体包括以下步骤：
(1)制备硅衬底；
清洗硅衬底，去除硅片上的有机物，用氮气吹干，放入石英管中进行沉积处理，以去除硅片表面的水汽；
(2)制备第一二氧化硅保护层；
硅衬底清洗完毕后，在其表面生长得到二氧化硅保护层；
(3)制备黑磷薄层；
(4)制备二硫化铼薄层；
由铼与硫在850～1000℃下直接作用制得二硫化铼，并通过化学气相沉积在黑磷薄层上沉积二硫化铼薄层，两种材料相结合形成黑磷和二硫化铼异质结；
(5)制备第二二氧化硅保护层：
通过化学气相沉积在黑磷/二硫化铼异质结表面沉积一层二氧化硅保护层；
(6)制备源、漏电极：
在二氧化硅保护层表面蒸镀一层薄金属层，通过等离子刻蚀方法刻蚀出源、漏电极。
6.根据权利要求5所述的基于黑磷/二硫化铼异质结的负微分电阻的制备方法，其特征在于：所述步骤(3)具体包括：
(3.1)将白磷在1000-1200Pa大气压下加热到200-250℃，得到片状黑磷；通过机械剥离从黑磷晶体剥离出多层黑磷烯；再通过Ar+等离子体剥离方法剥离得到少层黑磷烯；利用得到层状的黑磷烯获取黑磷块体，将黑磷块体浸入过氧化氢异丙苯溶剂中，加超声波10-15分钟，最后使用离心机分离得到层状物；
(3.2)用表面生长了二氧化硅保护层的硅衬底从溶液中捞出黑磷烯薄膜，放在50-60℃的加热台上烘干；
(3.3)步骤3.2中得到的少层黑磷烯为多层黑磷，通过探针剥离的方法剥离掉多余的黑磷，得到厚度约为40nm的黑磷薄层。
CN201710211254.1A 2017-03-31 2017-03-31 基于黑磷/二硫化铼异质结的负微分电阻及制备方法 Pending CN107039587A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710211254.1A CN107039587A (zh) 2017-03-31 2017-03-31 基于黑磷/二硫化铼异质结的负微分电阻及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710211254.1A CN107039587A (zh) 2017-03-31 2017-03-31 基于黑磷/二硫化铼异质结的负微分电阻及制备方法

Publications (1)

Publication Number Publication Date
CN107039587A true CN107039587A (zh) 2017-08-11

Family

ID=59533873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710211254.1A Pending CN107039587A (zh) 2017-03-31 2017-03-31 基于黑磷/二硫化铼异质结的负微分电阻及制备方法

Country Status (1)

Country Link
CN (1) CN107039587A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833940A (zh) * 2017-10-20 2018-03-23 浙江大学 一种基于二维二硫化钼‑二硫化铼异质结的光电子器件、制备方法及应用
CN108987570A (zh) * 2018-06-13 2018-12-11 东南大学 一种负微分电阻及制备方法
CN111554780A (zh) * 2020-05-14 2020-08-18 南方科技大学 一种具有异质结的中红外发光二极管及其制备方法
CN112510149A (zh) * 2020-12-07 2021-03-16 深圳英集芯科技股份有限公司 一种基于二维材料的负阻器件及其制备方法
CN113644138A (zh) * 2021-06-21 2021-11-12 西安电子科技大学 单层MoS2-Si基隧穿二极管及其制备方法
CN113972327A (zh) * 2020-07-24 2022-01-25 Tcl科技集团股份有限公司 一种复合薄膜、电致发光器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599975A (zh) * 2015-02-11 2015-05-06 中国科学院上海微系统与信息技术研究所 基于Metal/Insulator/AlGaN/GaN叠层MIS结构的负微分电阻器件及制备方法
CN105668530A (zh) * 2016-01-14 2016-06-15 苏州微格纳米科技有限公司 一种二维纳米材料的制备方法
CN106229266A (zh) * 2016-08-27 2016-12-14 许昌学院 异质结自旋过滤和负微分电阻效应的制备工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599975A (zh) * 2015-02-11 2015-05-06 中国科学院上海微系统与信息技术研究所 基于Metal/Insulator/AlGaN/GaN叠层MIS结构的负微分电阻器件及制备方法
CN105668530A (zh) * 2016-01-14 2016-06-15 苏州微格纳米科技有限公司 一种二维纳米材料的制备方法
CN106229266A (zh) * 2016-08-27 2016-12-14 许昌学院 异质结自旋过滤和负微分电阻效应的制备工艺

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JAEWOO SHIM等: "Phosphorene/rhenium disulfide heterojunction-based negative differential resistance device for multi-valued logic", 《NATURE COMMUNICATIONS》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833940A (zh) * 2017-10-20 2018-03-23 浙江大学 一种基于二维二硫化钼‑二硫化铼异质结的光电子器件、制备方法及应用
CN108987570A (zh) * 2018-06-13 2018-12-11 东南大学 一种负微分电阻及制备方法
CN108987570B (zh) * 2018-06-13 2022-04-12 东南大学 一种负微分电阻及制备方法
CN111554780A (zh) * 2020-05-14 2020-08-18 南方科技大学 一种具有异质结的中红外发光二极管及其制备方法
CN113972327A (zh) * 2020-07-24 2022-01-25 Tcl科技集团股份有限公司 一种复合薄膜、电致发光器件及其制备方法
CN113972327B (zh) * 2020-07-24 2023-12-26 Tcl科技集团股份有限公司 一种复合薄膜、电致发光器件及其制备方法
CN112510149A (zh) * 2020-12-07 2021-03-16 深圳英集芯科技股份有限公司 一种基于二维材料的负阻器件及其制备方法
CN113644138A (zh) * 2021-06-21 2021-11-12 西安电子科技大学 单层MoS2-Si基隧穿二极管及其制备方法

Similar Documents

Publication Publication Date Title
CN107039587A (zh) 基于黑磷/二硫化铼异质结的负微分电阻及制备方法
US7858989B2 (en) Device and process of forming device with device structure formed in trench and graphene layer formed thereover
CN107634099B (zh) 一种二维晶体材料场效应管及其制备方法
CN104992974A (zh) 金刚石基双层绝缘栅介质场效应晶体管及其制备方法
CN103390640B (zh) 一种以Bi2Se3薄膜为接触层的硅肖特基结及制备方法
KR101571351B1 (ko) 실리콘-그래핀 이종접합 태양전지의 제조방법 및 이에 의하여 제조된 실리콘-그래핀 이종접합 태양전지
CN105977311A (zh) 用少层黑磷烯的不同堆垛结构的遂穿二极管及实现方法
CN108183153A (zh) Led芯片的制备方法
CN108417636A (zh) 一种二维相变场效应晶体管及其制备方法
CN104409593A (zh) 一种制作氮化物外延层、衬底与器件晶圆的方法
CN110875170B (zh) 基于氮化硼中间层远程外延生长二硫化铪的方法
CN108963021B (zh) 一种基于化学修饰的黑磷材料太阳能电池及制备方法
CN107644906B (zh) 一种黑磷场效应晶体管及其制造方法
CN108206220A (zh) 金刚石肖特基二极管的制备方法
RU2396634C2 (ru) СПОСОБ ПОЛУЧЕНИЯ ГЕТЕРОГЕННОГО p-n ПЕРЕХОДА НА ОСНОВЕ НАНОСТЕРЖНЕЙ ОКСИДА ЦИНКА
CN106025799B (zh) 使用纵横比俘获生长的硅上激光器结构
CN113838816B (zh) 一种具有金刚石钝化层的氮化镓基二极管器件的制备方法
CN115863441A (zh) 基于二维材料的边缘接触晶体管及制备方法
CN107919400B (zh) 一种InSe晶体管及其制备方法
CN111354804B (zh) 基于Si锥/CuO异质结的自驱动光电探测器及其制备方法
CN108987570B (zh) 一种负微分电阻及制备方法
CN111785785B (zh) Sbd器件结构及其制备方法
CN112614896A (zh) 一种薄膜晶体管及其制备方法
CN205911315U (zh) 混合阳极电极结构的GaN基肖特基二极管
CN109300911A (zh) 基于二维半导体异质结的与/或逻辑门电路及其实现和制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170811