CN108987570B - 一种负微分电阻及制备方法 - Google Patents
一种负微分电阻及制备方法 Download PDFInfo
- Publication number
- CN108987570B CN108987570B CN201810606845.3A CN201810606845A CN108987570B CN 108987570 B CN108987570 B CN 108987570B CN 201810606845 A CN201810606845 A CN 201810606845A CN 108987570 B CN108987570 B CN 108987570B
- Authority
- CN
- China
- Prior art keywords
- black phosphorus
- potassium
- layer
- silicon dioxide
- thin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N80/00—Bulk negative-resistance effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N80/00—Bulk negative-resistance effect devices
- H10N80/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种负微分电阻及制备方法,该负微分电阻含有掺钾黑磷‑八磷化二钾异质结,其结构包括硅衬底(1),在硅衬底(1)上生长第一二氧化硅保护层(2);在第一二氧化硅保护层(2)上沉积得到掺钾黑磷薄层(3)和八磷化二钾薄层(4)构成的异质结;在异质结上沉积第二二氧化硅保护层(5);在第二二氧化硅保护层(5)上蚀刻出漏极(VD)接触孔和源极(VS)接触孔,之后接触孔中蒸镀金属层,得到漏极(VD)和源极(VS),硅衬底(1)为栅极(VG);本发明负微分电阻具有更加稳定的性质,不仅表现出较高的峰谷电流比,而且其结构稳定,不易退化失效,且其制备工艺简单。
Description
技术领域
本发明涉及一种负微分电阻及制备方法,尤其涉及一种基于掺钾黑磷-八磷化二钾异质结的负微分电阻及制备方法,属于负微分电阻领域。
背景技术
负微分电阻(NDR)由于具备折叠的电流-电压特性而广受人们的关注,也正因为这种显著的特性,负微分电阻器件在实现多值逻辑(MVL)的应用方面有广阔的应用前景。与传统的二元逻辑电路相比,MVL系统通过传输多值信号使得其能够在使用更少的互连线情况下传输更多的信息,从而减少现代逻辑电路的复杂性。
目前,NDR器件已经成功地实现了MVL系统,如隧道二极管、共振隧道二极管、耿氏二极管、单电子晶体管和分子器件等。从目前的研究现状来看,大多数的隧道二极管都是由Si-Ge和III-V半导体制备出来的,而不同类型的异质结(I、 II和III型)的形成通常会受到位错的限制,这样的位错通常会在薄膜生长的时候发生在结界面处。尽管这种位错会增加NDR器件的谷电流,并且该电流会在应用超晶格和纳米线结构的时候减少,但是在制备过程中想要避免这一位错还是相当有难度的。鉴于这样的目标,具有原子层厚度的2D材料由于其不同于体材料的优越性质而受到人们的广泛研究,如石墨烯,MoS2等等,由于在这些二维材料表面不存在悬挂键,是制备NDR器件的极佳材料。
一般来说,二维半导体层是通过范德瓦尔兹力的相互作用叠放在一起的,因此基于二维材料的异质结是不会产生晶格失配,从而产生高质量的异质结表面。根据堆叠材料带隙和电子亲和力的不同,异质结分为三种类型:I型(跨骑型)、 II型(交错型)和III(错开型)型。传统基于MoS2/WSe2异质结(II型)的 NDR器件需要通过相当复杂的制备过程才能得到高度掺杂的n+/p+异质结,并且其只能工作在175K温度之下。基于MoS2/WSe2和BP/SnSe2异质结的NDR器件都需要使用特定厚度的二维材料以保证带间隧穿的载流子,并且这类NDR器件在室温下的谷峰电流比低于2。
NDR器件在实现MVL电路时可以避免更多的互连线电容而降低电路的功率,因此在未来的多值逻辑器件的应用上有很大的前景。
发明内容
技术问题:本发明的目的是提出一种负微分电阻及制备方法,该负微分电阻含有掺钾黑磷-八磷化二钾异质结,具有更加稳定的性质,不仅表现出较高的峰谷电流比,而且其结构稳定,不易退化失效。
技术方案:本发明提供了一种负微分电阻,该负微分电阻含有掺钾黑磷-八磷化二钾异质结,其结构包括硅衬底、第一二氧化硅保护层、掺钾黑磷薄层和八磷化二钾薄层构成的异质结、第二二氧化硅保护层、漏极和源极;硅衬底为栅极;
其中,硅衬底上生长第一二氧化硅保护层;在第一二氧化硅保护层上沉积得到掺钾黑磷薄层和八磷化二钾薄层构成的异质结;在异质结上沉积第二二氧化硅保护层;在第二二氧化硅保护层上蚀刻出漏极接触孔和源极接触孔,之后接触孔中蒸镀金属层,得到漏极和源极。
其中:
所述的掺钾黑磷薄层和八磷化二钾薄层构成的异质结为III型异质结,其中掺钾黑磷薄层沉积在第一二氧化硅保护层上表面,八磷化二钾薄层错开沉积在第一二氧化硅保护层和掺钾黑磷薄层的上表面。
所述的掺钾黑磷薄层中的掺钾黑磷为p型,其中钾与黑磷的原子个数比为 35~45:100,八磷化二钾薄层中的八磷化二钾为n型。
掺钾黑磷薄层和八磷化二钾薄层的厚度均为30~50nm。
所述的漏极接触孔的深度至掺钾黑磷薄层,源极接触孔的深度至八磷化二钾薄层;所述的漏极与掺钾黑磷薄层和第二二氧化硅保护层接触,源极与八磷化二钾薄层和第二二氧化硅保护层接触。
所述的之后接触孔中蒸镀金属层,金属层为均匀的、纯度大于95wt%的钛层或铝层。
本发明还提供了一种负微分电阻的制备方法,包括以下步骤:
1)制备硅衬底:清洗硅衬底,去除硅片上的有机物,用氮气吹干,放入石英管中进行沉积处理,以去除硅片表面的水汽,备用;
2)制备第一二氧化硅保护层:硅衬底清洗完毕后,在其表面生长二氧化硅保护层,得到第一二氧化硅保护层;
3)制备掺钾黑磷薄层;
4)制备八磷化二钾薄层:八磷化二钾由质量比为1:3.2~1:4的钾和红磷在 850~1000℃下制备得到,通过机械剥离得到所需厚度的八磷化二钾薄层,并通过化学气相沉积法将八磷化二钾薄层错开沉积在第一二氧化硅保护层和掺钾黑磷薄层的上表面,得到八磷化二钾薄层,两种材料相结合形成掺钾黑磷-八磷化二钾异质结;
5)制备第二二氧化硅保护层:通过化学气相沉积在掺钾黑磷-八磷化二钾异质结表面沉积一层二氧化硅保护层,得到第二二氧化硅保护层;
6)漏极和源极:在第二二氧化硅保护层上刻蚀出漏极接触孔和源极接触孔,随后通过表面蒸镀金属的方法,在第二二氧化硅保护层表面蒸镀一层金属层,最后通过等离子刻蚀方法将金属层刻蚀出源极、漏极。
其中:
步骤3)所述的制备掺钾黑磷薄层的具体步骤如下:
a)将白磷在1000~1200Pa大气压下加热到200~250℃,得到片状黑磷;通过机械剥离从片状黑磷剥离出多层黑磷烯;再通过Ar+等离子体剥离方法剥离得到少层黑磷烯,最后将少层黑磷烯浸入过氧化氢异丙苯的溶剂中,加超声波 10~15分钟,离心得到层状黑磷烯;
b)用表面生长了第一二氧化硅保护层的硅衬底从溶液中捞出层状黑磷烯,放在50~60℃的加热台上烘干,得到黑磷薄层;
c)通过离子注入工艺,将定量的钾掺入到步骤b)得到的黑磷薄层中,得到掺钾黑磷;
d)通过探针剥离的方法剥离掉多余厚度的掺钾黑磷,得到指定厚度的掺钾黑磷薄层。
步骤6)所述的在第二二氧化硅保护层上刻蚀出漏极和源极的接触孔,蚀刻所用试剂为氢氟酸。
有益效果:与现有技术相比,本发明具有以下优势:
1)本发明提出的负微分电阻含有掺钾黑磷-八磷化二钾异质结,八磷化二钾原胞是一种新型的二维晶格结构,由八个磷原子和两个钾原子组成,该晶格的稳定性极强,不容易发生崩塌;此外,掺钾黑磷也表现出极强的稳定性,不易与空气中的氧气和水发生退化反应,基于该材料的器件稳定性强,不易发生退化,能够维持原本高迁移率和高开关比等杰出性能;掺钾的黑磷与八磷化二钾连接形成的掺钾黑磷-八磷化二钾异质结具有更加稳定的性质,因此基于掺钾黑磷-八磷化二钾异质结的负微分电阻不仅表现出较高的峰谷电流比,而且其结构稳定,不易退化失效;
2)本发明提出的含有掺钾黑磷-八磷化二钾异质结的负微分电阻的制备工艺更简单,仅仅通过范德瓦耳斯力就能将两种不同材料的半导体连接形成异质结。
附图说明
图1是本发明所述的负微分电阻结构示意图;
图2是八磷化二钾晶格结构示意图;
图3是掺钾黑磷-八磷化二钾异质结接触前的能带排列;
图中有:硅衬底1、第一二氧化硅保护层2、掺钾黑磷薄层3、八磷化二钾薄层4、第二二氧化硅保护层5、漏极VD、源极VS和栅极VG;
具体实施方式
下面结合附图和实施例对本发明的技术方案作进一步的说明。
实施例1
一种负微分电阻,该负微分电阻含有掺钾黑磷-八磷化二钾异质结(如图1 所示),为二维异质结负微分电阻,其结构包括硅衬底1、第一二氧化硅保护层 2、掺钾黑磷薄层3和八磷化二钾薄层4构成的异质结、第二二氧化硅保护层5、漏极VD和源极VS;硅衬底1为栅极VG;
硅衬底1上生长第一二氧化硅保护层2;在第一二氧化硅保护层2上沉积得到掺钾黑磷薄层3和八磷化二钾薄层4构成的异质结;在异质结上沉积第二二氧化硅保护层5;在第二二氧化硅保护层5上蚀刻出漏极VD接触孔和源极VS接触孔,漏极VD接触孔的深度至掺钾黑磷薄层3,源极VS接触孔的深度至八磷化二钾薄层 4;之后在接触孔中蒸镀金属Ti层,得到漏极VD和源极VS,漏极VD与掺钾黑磷薄层3和第二二氧化硅保护层5接触,源极VS与八磷化二钾薄层4和第二二氧化硅保护层5接触。
掺钾黑磷薄层3和八磷化二钾薄层4构成的异质结为III型异质结,其中掺钾黑磷薄层3沉积在第一二氧化硅保护层2上表面,八磷化二钾薄层4错开沉积在第一二氧化硅保护层2和掺钾黑磷薄层3的上表面;掺钾黑磷薄层3中的掺钾黑磷为p型,其中钾与黑磷的原子个数比为40:100,八磷化二钾薄层4中的八磷化二钾为n型。
掺钾黑磷薄层的厚度为40nm,八磷化二钾薄层的厚度为40nm,两者厚度相当。
如图2所示是八磷化二钾的晶格结构,其与掺钾黑磷组成的异质结,是负微分电阻的核心部分;异质结负微分电阻中p型掺钾黑磷BP和n型八磷化二钾K2P8都是纳米级材料,因此需要通过机械剥离技术将掺钾黑磷剥离到40nm厚度,而八磷化二钾薄层4通过机械传输过程传送到掺钾黑磷薄层3的表面,其厚度为 40nm;前者作为受体部分,后者作为给体部分。
异质结为两种不同导电性半导体材料相互接触,从而得到Ⅲ型异质结,而该异质结制备简单,就能得到高浓度的n+/p+异质结;该异质结的n型和p型材料都是纳米级材料,因此具有良好导电性和机械特性。
如图3所示是掺钾黑磷/八磷化二钾异质结接触前的能带排列;负微分电阻器件的功能是基于n型和p型半导体间的电子转移。在热平衡状态下,掺钾黑磷的价带顶高于八磷化二钾的导带底,从而在接触之后会形成III型半导体异质结;由于掺钾黑磷和八磷化二钾之间较大的功函数,电子和空穴会分别在掺钾黑磷和八磷化二钾异质结的界面处积累,从而形成高度掺杂的n+/p+III型异质结。
本发明的的负微分电阻的制备方法具体包括以下步骤:
(1)制备硅衬底1以n型硅片为衬底,用氢氟酸(HF)浸泡去除Si表面的二氧化硅;再依次用丙醇、乙醇、去离子水超声波清洗,去除硅片上的有机物,用氮气吹干,放入石英管中进行沉积处理。石英管的真空度为1000~1200Pa,加热到300℃维持10min,以去除硅片表面的水汽;
(2)制备第一二氧化硅保护层2:在硅衬底1清洗完毕后,在其表面通过热氧化过程生长得到SiO2保护层,即第一二氧化硅保护层2;
(3)制备掺钾黑磷薄层3:
a)将白磷在1000Pa大气压下加热到200℃,得到片状黑磷;通过机械剥离从片状黑磷剥离出多层黑磷烯;然后再通过Ar+等离子体剥离方法剥离得到少层黑磷烯;之后将少层黑磷烯浸入过氧化氢异丙苯(CHP)的溶剂中,超声波超声 10分钟;最后使用离心机使其分离得到层状黑磷烯;
b)用表面生长了第一二氧化硅保护层2的硅衬底1从溶液中捞出层状黑磷烯,放在50℃的加热台上烘干,去除层状黑磷烯与基板之间的水分,同时将少层黑磷烯更牢固的与基板结合,得到黑磷薄层;
c)通过离子注入工艺,将定量的钾掺入到步骤b)得到的黑磷薄层中,得到掺钾浓度为40%掺钾黑磷;
d)步骤c中得到的黑磷烯结构通常为多层黑磷,在电子显微镜下,通过探针剥离的方法,剥离掉多余的黑磷得到厚度为40nm掺钾黑磷薄层3。
(4)制备八磷化二钾薄层4;
八磷化二钾可由质量比为1:4的钾和红磷在850℃下制备得到,通过机械剥离得到所需厚度的八磷化二钾薄层 ,并通过化学气相沉积法将厚度为40nm的八磷化二钾薄层 错开沉积在第一二氧化硅保护层2和掺钾黑磷薄层3的上表面,得到八磷化二钾层4,两种材料可以通过相互之间的范德瓦耳斯力相结合形成III异质结,即在包含二氧化硅的硅衬底上得到掺钾黑磷和八磷化二钾异质结结构。
(5)制备第二二氧化硅保护层5;
通过化学气相沉积在掺钾黑磷-八磷化二钾异质结表面沉积一层二氧化硅保护层,即第二二氧化硅保护层5。
(6)制备源、漏电极;
用氢氟酸在第二二氧化硅保护层5上刻蚀出源极接触孔VS和漏极VD接触孔,随后通过表面蒸镀金属的方法,在二氧化硅保护层5表面、源极接触孔VS和漏极VD接触孔蒸镀一层薄的Ti层,通过等离子刻蚀方法将钛薄膜刻蚀出漏极VD和源极VS。
基于K-bP/K2P8异质结制备的NDR新型器件表现出很高的谷峰电流比,同时 K-bP/K2P8形成III型错开的能带边缘结构;与普通的负微分电阻相比,该异质结构成的负微分电阻无需额外掺杂,仅仅通过范德瓦耳斯力就能将两种不同材料的半导体连接形成异质结,制备工艺更简单,掺钾的黑磷与八磷化二钾连接后会具有更加稳定的性质,不易退化失效;同时该负微分电阻表现出很高的峰谷电流比(PVCR),即在室温和180K下达到4.1和6.7。
实施例2
一种负微分电阻,该负微分电阻含有掺钾黑磷-八磷化二钾异质结,为二维异质结负微分电阻,其结构包括硅衬底1、第一二氧化硅保护层2、掺钾黑磷薄层3和八磷化二钾薄层4构成的异质结、第二二氧化硅保护层5、漏极VD和源极 VS;硅衬底1为栅极VG;
硅衬底1上生长第一二氧化硅保护层2;在第一二氧化硅保护层2上沉积得到掺钾黑磷薄层3和八磷化二钾薄层4构成的异质结;在异质结上沉积第二二氧化硅保护层5;在第二二氧化硅保护层5上蚀刻出漏极VD接触孔和源极VS接触孔,漏极VD接触孔的深度至掺钾黑磷薄层3,源极VS接触孔的深度至八磷化二钾薄层 4;之后在接触孔中蒸镀金属Ti层,得到漏极VD和源极VS,漏极VD与掺钾黑磷薄层3和第二二氧化硅保护层5接触,源极VS与八磷化二钾薄层4和第二二氧化硅保护层5接触。
掺钾黑磷薄层3和八磷化二钾薄层4构成的异质结为III型异质结,其中掺钾黑磷薄层3沉积在第一二氧化硅保护层2上表面,八磷化二钾薄层4错开沉积在第一二氧化硅保护层2和掺钾黑磷薄层3的上表面;掺钾黑磷薄层3中的掺钾黑磷为p型,其中钾与黑磷的原子个数比为35:100,八磷化二钾薄层4中的八磷化二钾为n型。
掺钾黑磷薄层的厚度为30nm,八磷化二钾薄层的厚度为30nm,两者厚度相当。
八磷化二钾与掺钾黑磷组成的异质结,是负微分电阻的核心部分;异质结负微分电阻中p型掺钾黑磷BP和n型八磷化二钾K2P8都是纳米级材料,因此需要通过机械剥离技术将掺钾黑磷剥离到30nm厚度,而八磷化二钾薄层4通过机械传输过程传送到掺钾黑磷薄层3的表面,其厚度为30nm;前者作为受体部分,后者作为给体部分。
异质结为两种不同导电性半导体材料相互接触,从而得到Ⅲ型异质结,而该异质结制备简单,就能得到高浓度的n+/p+异质结;该异质结的n型和p型材料都是纳米级材料,因此具有良好导电性和机械特性。
负微分电阻器件的功能是基于n型和p型半导体间的电子转移。在热平衡状态下,掺钾黑磷的价带顶高于八磷化二钾的导带底,从而在接触之后会形成III 型半导体异质结;由于掺钾黑磷和八磷化二钾之间较大的功函数,电子和空穴会分别在掺钾黑磷和八磷化二钾异质结的界面处积累,从而形成高度掺杂的n+/p+ III型异质结。
本发明的的负微分电阻的制备方法具体包括以下步骤:
(1)制备硅衬底1以n型硅片为衬底,用氢氟酸(HF)浸泡去除Si表面的二氧化硅;再依次用丙醇、乙醇、去离子水超声波清洗,去除硅片上的有机物,用氮气吹干,放入石英管中进行沉积处理。石英管的真空度为1000~1200Pa,加热到300℃维持10min,以去除硅片表面的水汽;
(2)制备第一二氧化硅保护层2:在硅衬底1清洗完毕后,在其表面通过热氧化过程生长得到SiO2保护层,即第一二氧化硅保护层2;
(3)制备掺钾黑磷薄层3:
a)将白磷在1200Pa大气压下加热到250℃,得到片状黑磷;通过机械剥离从片状黑磷剥离出多层黑磷烯;然后再通过Ar+等离子体剥离方法剥离得到少层黑磷烯;之后将少层黑磷烯浸入过氧化氢异丙苯(CHP)的溶剂中,超声波超声 15分钟;最后使用离心机使其分离得到层状黑磷烯;
b)用表面生长了第一二氧化硅保护层2的硅衬底1从溶液中捞出层状黑磷烯,放在60℃的加热台上烘干,去除层状黑磷烯与基板之间的水分,同时将少层黑磷烯更牢固的与基板结合,得到黑磷薄层;
c)通过离子注入工艺,将定量的钾掺入到步骤b)得到的黑磷薄层中,得到掺钾浓度为35%掺钾黑磷;
d)、步骤c中得到的黑磷烯结构通常为多层黑磷,在电子显微镜下,通过探针剥离的方法,剥离掉多余的黑磷得到厚度为30nm掺钾黑磷薄层3。
(4)制备八磷化二钾薄层4;
八磷化二钾可由质量比为1:3.2的钾和红磷在1000℃下制备得到,通过机械剥离得到所需厚度的八磷化二钾薄层 ,并通过化学气相沉积法将厚度为30nm的八磷化二钾薄层 错开沉积在第一二氧化硅保护层2和掺钾黑磷薄层3的上表面,得到八磷化二钾层4,两种材料可以通过相互之间的范德瓦耳斯力相结合形成III 异质结,即在包含二氧化硅的硅衬底上得到掺钾黑磷和八磷化二钾异质结结构。
(5)制备第二二氧化硅保护层5;
通过化学气相沉积在掺钾黑磷-八磷化二钾异质结表面沉积一层二氧化硅保护层,即第二二氧化硅保护层5。
(6)制备源、漏电极;
用氢氟酸在第二二氧化硅保护层5上刻蚀出源极接触孔VS和漏极VD接触孔,随后通过表面蒸镀金属的方法,在二氧化硅保护层5表面、源极接触孔VS和漏极VD接触孔蒸镀一层薄的Ti层,通过等离子刻蚀方法将钛薄膜刻蚀出漏极VD和源极VS。
实施例3
一种负微分电阻,该负微分电阻含有掺钾黑磷-八磷化二钾异质结,为二维异质结负微分电阻,其结构包括硅衬底1、第一二氧化硅保护层2、掺钾黑磷薄层3和八磷化二钾薄层4构成的异质结、第二二氧化硅保护层5、漏极VD和源极 VS;硅衬底1为栅极VG;
硅衬底1上生长第一二氧化硅保护层2;在第一二氧化硅保护层2上沉积得到掺钾黑磷薄层3和八磷化二钾薄层4构成的异质结;在异质结上沉积第二二氧化硅保护层5;在第二二氧化硅保护层5上蚀刻出漏极VD接触孔和源极VS接触孔,漏极VD接触孔的深度至掺钾黑磷薄层3,源极VS接触孔的深度至八磷化二钾薄层 4;之后在接触孔中蒸镀金属Al层,得到漏极VD和源极VS,漏极VD与掺钾黑磷薄层3和第二二氧化硅保护层5接触,源极VS与八磷化二钾薄层4和第二二氧化硅保护层5接触。
掺钾黑磷薄层3和八磷化二钾薄层4构成的异质结为III型异质结,其中掺钾黑磷薄层3沉积在第一二氧化硅保护层2上表面,八磷化二钾薄层4错开沉积在第一二氧化硅保护层2和掺钾黑磷薄层3的上表面;掺钾黑磷薄层3中的掺钾黑磷为p型,其中钾与黑磷的原子个数比为45:100,八磷化二钾薄层4中的八磷化二钾为n型。
掺钾黑磷薄层的厚度为50nm,八磷化二钾薄层的厚度为50nm,两者厚度相当。
八磷化二钾与掺钾黑磷组成的异质结,是负微分电阻的核心部分;异质结负微分电阻中p型掺钾黑磷BP和n型八磷化二钾K2P8都是纳米级材料,因此需要通过机械剥离技术将掺钾黑磷剥离到50nm厚度,而八磷化二钾薄层4通过机械传输过程传送到掺钾黑磷薄层3的表面,其厚度为50nm;前者作为受体部分,后者作为给体部分。
异质结为两种不同导电性半导体材料相互接触,从而得到Ⅲ型异质结,而该异质结制备简单,就能得到高浓度的n+/p+异质结;该异质结的n型和p型材料都是纳米级材料,因此具有良好导电性和机械特性。
负微分电阻器件的功能是基于n型和p型半导体间的电子转移。在热平衡状态下,掺钾黑磷的价带顶高于八磷化二钾的导带底,从而在接触之后会形成III 型半导体异质结;由于掺钾黑磷和八磷化二钾之间较大的功函数,电子和空穴会分别在掺钾黑磷和八磷化二钾异质结的界面处积累,从而形成高度掺杂的n+/p+ III型异质结。
本发明的的负微分电阻的制备方法具体包括以下步骤:
(1)制备硅衬底1以n型硅片为衬底,用氢氟酸(HF)浸泡去除Si表面的二氧化硅;再依次用丙醇、乙醇、去离子水超声波清洗,去除硅片上的有机物,用氮气吹干,放入石英管中进行沉积处理。石英管的真空度为1000~1200Pa,加热到300℃维持10min,以去除硅片表面的水汽;
(2)制备第一二氧化硅保护层2:在硅衬底1清洗完毕后,在其表面通过热氧化过程生长得到SiO2保护层,即第一二氧化硅保护层2;
(3)制备掺钾黑磷薄层3:
a)将白磷在1100Pa大气压下加热到230℃,得到片状黑磷;通过机械剥离从片状黑磷剥离出多层黑磷烯;然后再通过Ar+等离子体剥离方法剥离得到少层黑磷烯;之后将少层黑磷烯浸入过氧化氢异丙苯(CHP)的溶剂中,超声波超声 13分钟;最后使用离心机使其分离得到层状黑磷烯;
b)用表面生长了第一二氧化硅保护层2的硅衬底1从溶液中捞出层状黑磷烯,放在55℃的加热台上烘干,去除层状黑磷烯与基板之间的水分,同时将少层黑磷烯更牢固的与基板结合,得到黑磷薄层;
c)通过离子注入工艺,将定量的钾掺入到步骤b)得到的黑磷薄层中,得到掺钾浓度为45%掺钾黑磷;
d)、步骤c中得到的黑磷烯结构通常为多层黑磷,在电子显微镜下,通过探针剥离的方法,剥离掉多余的黑磷得到厚度为30nm掺钾黑磷薄层3。
(4)制备八磷化二钾薄层4;
八磷化二钾可由质量比为1:3.6的钾和红磷在950℃下制备得到,通过机械剥离得到所需厚度的八磷化二钾薄层 ,并通过化学气相沉积法将厚度为50nm的八磷化二钾薄层错开沉积在第一二氧化硅保护层2和掺钾黑磷薄层3的上表面,得到八磷化二钾层4,两种材料可以通过相互之间的范德瓦耳斯力相结合形成III异质结,即在包含二氧化硅的硅衬底上得到掺钾黑磷和八磷化二钾异质结结构。
(5)制备第二二氧化硅保护层5;
通过化学气相沉积在掺钾黑磷-八磷化二钾异质结表面沉积一层二氧化硅保护层,即第二二氧化硅保护层5。
(6)制备源、漏电极;
用氢氟酸在第二二氧化硅保护层5上刻蚀出源极接触孔VS和漏极VD接触孔,随后通过表面蒸镀金属的方法,在二氧化硅保护层5表面、源极接触孔VS和漏极VD接触孔蒸镀一层薄的Al层,通过等离子刻蚀方法将钛薄膜刻蚀出漏极VD和源极VS。
Claims (9)
1.一种负微分电阻,其特征在于:该负微分电阻含有掺钾黑磷-八磷化二钾异质结,其结构包括硅衬底(1)、第一二氧化硅保护层(2)、掺钾黑磷薄层(3)和八磷化二钾薄层(4)构成的异质结、第二二氧化硅保护层(5)、漏极(VD)和源极(VS);硅衬底(1)为栅极(VG);
其中,硅衬底(1)上生长第一二氧化硅保护层(2);在第一二氧化硅保护层(2)上沉积得到掺钾黑磷薄层(3)和八磷化二钾薄层(4)构成的异质结;在异质结上沉积第二二氧化硅保护层(5);在第二二氧化硅保护层(5)上蚀刻出漏极(VD)接触孔和源极(VS)接触孔,之后接触孔中蒸镀金属层,得到漏极(VD)和源极(VS)。
2.根据权利要求1所述的一种负微分电阻,其特征在于:所述的掺钾黑磷薄层(3)和八磷化二钾薄层(4)构成的异质结为III型异质结,其中掺钾黑磷薄层(3)沉积在第一二氧化硅保护层(2)上表面,八磷化二钾薄层(4)错开沉积在第一二氧化硅保护层(2)和掺钾黑磷薄层(3)的上表面。
3.根据权利要求1所述的一种负微分电阻,其特征在于:所述的掺钾黑磷薄层(3)中的掺钾黑磷为p型,其中钾与黑磷的原子个数比为35~45:100,八磷化二钾薄层(4)中的八磷化二钾为n型。
4.根据权利要求1所述的一种负微分电阻,其特征在于:掺钾黑磷薄层(3)和八磷化二钾薄层(4)的厚度均为30~50nm。
5.根据权利要求1所述的一种负微分电阻,其特征在于:所述的漏极(VD)接触孔的深度至掺钾黑磷薄层(3),源极(VS)接触孔的深度至八磷化二钾薄层(4);所述的漏极(VD)与掺钾黑磷薄层(3)和第二二氧化硅保护层(5)接触,源极(VS)与八磷化二钾薄层(4)和第二二氧化硅保护层(5)接触。
6.根据权利要求1所述的一种负微分电阻,其特征在于:所述的之后接触孔中蒸镀金属层,金属层为均匀的、纯度大于95wt%的钛层或铝层。
7.一种如权利要求1所述的负微分电阻的制备方法,其特征在于:该方法包括以下步骤:
1)制备硅衬底(1):清洗硅衬底(1),去除硅片上的有机物,用氮气吹干,放入石英管中进行沉积处理,以去除硅片表面的水汽,备用;
2)制备第一二氧化硅保护层(2):硅衬底(1)清洗完毕后,在其表面生长二氧化硅层得到第一二氧化硅保护层(2);
3)制备掺钾黑磷薄层(3);
4)制备八磷化二钾薄层(4):八磷化二钾由质量比为1:3.2~1:4的钾和红磷在850~1000℃下制备得到,通过机械剥离得到所需厚度的八磷化二钾薄层,并通过化学气相沉积法将八磷化二钾薄层错开沉积在第一二氧化硅保护层(2)和掺钾黑磷薄层(3)的上表面,得到八磷化二钾薄层(4),两种材料相结合形成掺钾黑磷-八磷化二钾异质结;
5)制备第二二氧化硅保护层(5):
通过化学气相沉积在掺钾黑磷-八磷化二钾异质结表面沉积一层二氧化硅保护层,得到第二二氧化硅保护层(5);
6)漏极(VD)和源极(VS):
在第二二氧化硅保护层(5)上刻蚀出漏极(VD)接触孔和源极(VS)接触孔,之后在第二二氧化硅保护层(5)表面蒸镀一层金属层,最后通过等离子刻蚀方法将金属层刻蚀出源极(VS)、漏极(VD)。
8.根据权利要求7所述的一种负微分电阻的制备方法,其特征在于:步骤3)所述的制备掺钾黑磷薄层(3)的具体步骤如下:
a)将白磷在1000~1200Pa大气压下加热到200~250℃,得到片状黑磷;通过机械剥离从片状黑磷剥离出多层黑磷烯;再通过Ar+等离子体剥离方法剥离得到少层黑磷烯,最后将少层黑磷烯浸入过氧化氢异丙苯的溶剂中,加超声波10~15分钟,离心得到层状黑磷烯;
b)用表面生长了第一二氧化硅保护层(2)的硅衬底(1)从溶液中捞出层状黑磷烯,放在50~60℃的加热台上烘干,得到黑磷薄层;
c)通过离子注入工艺,将定量的钾掺入到步骤b)得到的黑磷薄层中,得到掺钾黑磷;
d)通过探针剥离的方法剥离掉多余厚度的掺钾黑磷,得到指定厚度的掺钾黑磷薄层(3)。
9.根据权利要求7所述的一种负微分电阻的制备方法,其特征在于:步骤6)所述的在第二二氧化硅保护层(5)上刻蚀出漏极(VD)和源极(VS)的接触孔,蚀刻所用试剂为氢氟酸。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810606845.3A CN108987570B (zh) | 2018-06-13 | 2018-06-13 | 一种负微分电阻及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810606845.3A CN108987570B (zh) | 2018-06-13 | 2018-06-13 | 一种负微分电阻及制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108987570A CN108987570A (zh) | 2018-12-11 |
CN108987570B true CN108987570B (zh) | 2022-04-12 |
Family
ID=64540245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810606845.3A Active CN108987570B (zh) | 2018-06-13 | 2018-06-13 | 一种负微分电阻及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108987570B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5036372A (en) * | 1989-09-11 | 1991-07-30 | Mitsubishi Denki Kabushiki Kaisha | Heterojunction avalanche transistor |
CN104599975A (zh) * | 2015-02-11 | 2015-05-06 | 中国科学院上海微系统与信息技术研究所 | 基于Metal/Insulator/AlGaN/GaN叠层MIS结构的负微分电阻器件及制备方法 |
CN107039587A (zh) * | 2017-03-31 | 2017-08-11 | 东南大学 | 基于黑磷/二硫化铼异质结的负微分电阻及制备方法 |
CN107275392A (zh) * | 2011-05-02 | 2017-10-20 | 英特尔公司 | 垂直隧穿负微分电阻器件 |
WO2018094397A1 (en) * | 2016-11-21 | 2018-05-24 | The Government Of The United States Of America As Represented By The Secretary Of The Navy | Two-dimensional materials integrated with multiferroic layers |
-
2018
- 2018-06-13 CN CN201810606845.3A patent/CN108987570B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5036372A (en) * | 1989-09-11 | 1991-07-30 | Mitsubishi Denki Kabushiki Kaisha | Heterojunction avalanche transistor |
CN107275392A (zh) * | 2011-05-02 | 2017-10-20 | 英特尔公司 | 垂直隧穿负微分电阻器件 |
CN104599975A (zh) * | 2015-02-11 | 2015-05-06 | 中国科学院上海微系统与信息技术研究所 | 基于Metal/Insulator/AlGaN/GaN叠层MIS结构的负微分电阻器件及制备方法 |
WO2018094397A1 (en) * | 2016-11-21 | 2018-05-24 | The Government Of The United States Of America As Represented By The Secretary Of The Navy | Two-dimensional materials integrated with multiferroic layers |
CN107039587A (zh) * | 2017-03-31 | 2017-08-11 | 东南大学 | 基于黑磷/二硫化铼异质结的负微分电阻及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108987570A (zh) | 2018-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6376337B1 (en) | Epitaxial SiOx barrier/insulation layer | |
US7023010B2 (en) | Si/C superlattice useful for semiconductor devices | |
CN107039587A (zh) | 基于黑磷/二硫化铼异质结的负微分电阻及制备方法 | |
CN106129811B (zh) | 一种用少层黑磷的不同堆垛结构实现激光半导体的方法 | |
JPH06507274A (ja) | 準安定第15族合金の酸化物および窒化物および第15族元素の窒化物およびそれらから形成された半導体装置 | |
US10074734B2 (en) | Germanium lateral bipolar transistor with silicon passivation | |
US20140264375A1 (en) | Lattice mismatched heterojunction structures and devices made therefrom | |
CN106025798B (zh) | 一种异质结半导体激光器及其制备方法 | |
CN107634099B (zh) | 一种二维晶体材料场效应管及其制备方法 | |
US20030160300A1 (en) | Semiconductor substrate, method of manufacturing the same and semiconductor device | |
CN108963021B (zh) | 一种基于化学修饰的黑磷材料太阳能电池及制备方法 | |
US4902643A (en) | Method of selective epitaxial growth for compound semiconductors | |
CN108987570B (zh) | 一种负微分电阻及制备方法 | |
CN110875170A (zh) | 基于氮化硼中间层远程外延生长二硫化铪的方法 | |
CN114551563A (zh) | 成核层结构、半导体器件及成核层结构的制造方法 | |
US10804104B2 (en) | Semiconductor device and method for forming p-type conductive channel in diamond using abrupt heterojunction | |
JP2019169544A (ja) | グラフェン含有構造体、半導体装置、およびグラフェン含有構造体の製造方法 | |
CN115295404A (zh) | Ga2O3基异质集成pn结的制备方法 | |
CN114725022A (zh) | 一种基于GaOx-GaN的CMOS反相器的制备方法 | |
US11111598B2 (en) | Crystal growth method in a semiconductor device | |
CN107919400B (zh) | 一种InSe晶体管及其制备方法 | |
US9935186B1 (en) | Method of manufacturing SOI lateral Si-emitter SiGe base HBT | |
CN218918895U (zh) | 半导体元件 | |
CN115160025B (zh) | 一种制备基于金刚石表面终端的异质结的方法 | |
KR102074320B1 (ko) | 헤테로 접합 바이폴라 트랜지스터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |