CN115295404A - Ga2O3基异质集成pn结的制备方法 - Google Patents
Ga2O3基异质集成pn结的制备方法 Download PDFInfo
- Publication number
- CN115295404A CN115295404A CN202210943233.XA CN202210943233A CN115295404A CN 115295404 A CN115295404 A CN 115295404A CN 202210943233 A CN202210943233 A CN 202210943233A CN 115295404 A CN115295404 A CN 115295404A
- Authority
- CN
- China
- Prior art keywords
- wafer
- type
- junction
- composite structure
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 title claims abstract description 72
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 239000000463 material Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 45
- 238000000137 annealing Methods 0.000 claims abstract description 38
- 238000005468 ion implantation Methods 0.000 claims abstract description 32
- 230000007547 defect Effects 0.000 claims abstract description 31
- 230000010354 integration Effects 0.000 claims abstract description 17
- 238000001657 homoepitaxy Methods 0.000 claims abstract description 9
- 238000001465 metallisation Methods 0.000 claims abstract description 9
- 150000001875 compounds Chemical class 0.000 claims abstract description 3
- 235000012431 wafers Nutrition 0.000 claims description 124
- 150000002500 ions Chemical class 0.000 claims description 49
- 239000002131 composite material Substances 0.000 claims description 47
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000005498 polishing Methods 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 238000004381 surface treatment Methods 0.000 claims description 9
- 238000000407 epitaxy Methods 0.000 claims description 8
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 6
- 239000012159 carrier gas Substances 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910003460 diamond Inorganic materials 0.000 claims description 6
- 239000010432 diamond Substances 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 6
- 238000004549 pulsed laser deposition Methods 0.000 claims description 6
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 5
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- YRKCREAYFQTBPV-UHFFFAOYSA-N acetylacetone Chemical compound CC(=O)CC(C)=O YRKCREAYFQTBPV-UHFFFAOYSA-N 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 4
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical group [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 10
- 238000010884 ion-beam technique Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- 239000013078 crystal Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000005411 Van der Waals force Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- ZVYYAYJIGYODSD-LNTINUHCSA-K (z)-4-bis[[(z)-4-oxopent-2-en-2-yl]oxy]gallanyloxypent-3-en-2-one Chemical compound [Ga+3].C\C([O-])=C\C(C)=O.C\C([O-])=C\C(C)=O.C\C([O-])=C\C(C)=O ZVYYAYJIGYODSD-LNTINUHCSA-K 0.000 description 1
- 241001354791 Baliga Species 0.000 description 1
- 229910005224 Ga2O Inorganic materials 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- -1 siC Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明提供一种Ga2O3基异质集成pn结的制备方法，其包括将n型Ga2O3晶片和p型半导体晶片的至少一种作为待剥离材料，自待剥离材料的抛光面进行离子注入，形成缺陷层；将n型Ga2O3晶片与p型半导体晶片的抛光面键合；退火处理并沿缺陷层剥离，去除表面损伤层，进行同质外延，进行金属沉积并进行退火。本发明的制备方法通过离子束剥离与转移以及外延工艺，将n型Ga2O3转移到p型半导体晶片上，解决现有技术中Ga2O3材料p型掺杂困难，将n型Ga2O3材料与p型半导体材料进行异质集成后电学性能受限的问题，对Ga2O3材料在双极型器件领域的应用意义重大，大大拓展Ga2O3材料的应用范围。
Description
技术领域
本申请属于半导体材料领域，具体涉及一种Ga2O3基异质集成pn结的制备方法。
背景技术
Ga2O3是一种非常有吸引力的宽禁带半导体材料，其禁带宽度为4.6～4.9eV，这相当于Si的4倍以上，比同属宽禁带半导体材料的SiC、GaN等还要高不少，这使得其具有高达8MV/cm的击穿电场强度和高达3444的Baliga优值指数。因此，基于Ga2O3研制的器件将具有更小的导通损耗，更高的功率转换效率和更高的耐压。除此以外，可通过提拉法生产大尺寸、低成本、高质量的Ga2O3晶圆也是其优势之一，这使得Ga2O3在新能源发电以及高压输电系统等需求高功率高耐压器件的领域具有十分广阔的应用前景。
然而，由于缺乏合适的浅受主以及价带顶平坦导致的空穴有效质量大，迁移率低，Ga2O3的p型掺杂目前仍是一个难题。这使得Ga2O3基的双极型器件难以实现，大大限制了Ga2O3材料的应用。而目前应用最广的半导体材料Si以及同属宽禁带半导体材料的GaN、SiC和金刚石等的p型掺杂则相对成熟，通过将n型Ga2O3与p型半导体材料进行异质集成，形成Ga2O3基异质pn结，可以大大拓展Ga2O3材料的应用范围。
目前实现n型Ga2O3与p型半导体材料的异质集成的方式主要是基于外延的方法以及胶带剥离法。基于外延的方法由于材料之间的热失配和晶格失配，生长出的n型Ga2O3层的质量较难控制。而机械剥离法一方面由于剥离下来的膜可能会有一定的翘曲，机械剥离法主要依靠范德华力进行键合，因此机械剥离法制备的异质pn结界面结合不够紧密，影响器件的电学性能，同时该方法难以实现晶圆级的结构的制备，难以进行大规模应用。
基于此，提供一种Ga2O3基异质集成pn结的制备方法，实属必要。
发明内容
本发明的目的在于提供一种一种Ga2O3基异质集成pn结的制备方法，以解决现有技术中Ga2O3材料p型掺杂困难，将n型Ga2O3材料与p型半导体材料进行异质集成后电学性能受限的问题。
为了实现上述目的，本发明提供一种Ga2O3基异质集成pn结的制备方法，包括：
S1：提供n型Ga2O3晶片，所述n型Ga2O3晶片的一表面为抛光面；
S2：提供p型半导体晶片，所述p型半导体晶片的一表面为抛光面；
S3：将所述n型Ga2O3晶片和p型半导体晶片的至少一种作为待剥离材料，自所述待剥离材料的抛光面进行离子注入，于所述待剥离材料中形成缺陷层；
S4：将所述n型Ga2O3晶片的抛光面与所述p型半导体晶片的抛光面键合，制备第一复合结构；
S5：对所述第一复合结构进行退火处理，沿所述缺陷层对待剥离材料进行剥离，形成带有表面损伤层的第二复合结构；
S6：对带有表面损伤层的第二复合结构进行表面处理，去除表面损伤层，形成第三复合结构；
S7：对第三复合结构进行同质外延，生长经过剥离的材料的外延层，形成第四复合结构；
S8：对第四复合结构的两侧表面进行金属沉积并进行退火，制备欧姆电极，形成Ga2O3基异质pn结。
所述n型氧化镓晶片包括α-Ga2O3晶片、β-Ga2O3晶片、γ-Ga2O3晶片、δ-Ga2O3晶片和ε-Ga2O3晶片中的一种。
所述p型半导体晶片包括硅晶片、碳化硅晶片、金刚石晶片和氮化镓晶片中的一种。
在所述步骤S3中，离子注入包括H离子注入及He离子注入中的一种或多种的组合；离子注入的能量为10keV～200keV，剂量为1×1016ions/cm2～1×1018ions/cm2，温度为20℃～200℃。
在所述步骤S4中，所述键合的方法包括表面活化键合、金属键合、亲水性键合及阳极键合中的一种；所述键合的真空度为1×10-7Pa～5×10-5Pa，压力为10MPa～500MPa，温度为室温。
在所述步骤S5中，对所述第一复合结构进行退火处理在由真空、氮气、氧气、惰性气体中至少一种形成的气氛下进行，退火温度为200℃～1000℃，退火时间为1min～72h；
在所述步骤S8中，退火在由真空、氮气、氧气、惰性气体中至少一种形成的气氛下进行，退火温度为200℃～1000℃，退火时间为30s～1h。
在所述步骤S6中，表面处理采用的方法包括机械研磨、化学机械抛光、干法刻蚀、湿法刻蚀中的一种或多种的组合。
在所述步骤S7中，同质外延采用的方法包括气相外延、化学气相沉积、分子束外延、脉冲激光沉积中的一种或多种的组合。
在所述步骤S7中，当外延方式为气相外延时，生长温度为800～1000℃，采用的Ga源为GaCl，其分压为20～200Pa，O源包括O2、臭氧、氧等离子体和空气的一种或多种的组合，载气为N2或Ar的一种或多种的组合；
当外延方式为化学气相沉积时，生长温度为500～1100℃，Ga源为高纯Ga、三乙基镓或乙酰丙酮镓，O源为O2或O2和水蒸气的混合气，载气为Ar、He、N2中的一种或多种的组合，生长腔气压为1-100Torr；
当外延方式为分子束外延时，生长温度为600～900℃，Ga源为高纯Ga，O源包括O2、臭氧、氧等离子体中的一种或多种的组合，掺杂源包括Sn、Si、Mg、Fe、Ge、Al、In中的一种或多种的组合，Ga束流等效压力为5×10-9Torr～2×10-6Torr；
当外延方式为脉冲激光沉积时，衬底温度为400～600℃，沉积气氛为O2与Ar的组合，其中O2占比为1～20％，生长气压为1×10-3Pa～2Pa，激光功率密度为1～10J/cm2。
在所述步骤S8中，所述欧姆电极为由Ti、Al、Ni、Pt、Au中的一种或多种的组合形成的金属堆栈；所述金属沉积的方法包括蒸镀法、溅射法、溶脱剥离法中的一种或多种的组合。
本发明的Ga2O3基异质集成pn结的其制备方法通过离子束剥离与转移以及外延工艺，将n型Ga2O3晶片和/或p型半导体晶片通过退火后的断裂剥离并通过键合的方式转移，并沉积金属电极，得到了电学性能良好的pn结，解决了现有技术中Ga2O3材料p型掺杂困难，而将n型Ga2O3材料与p型半导体材料进行异质集成后电学性能受限的问题，对Ga2O3材料在双极型器件领域的应用意义重大，大大拓展Ga2O3材料的应用范围。
附图说明
图1显示为本发明制备Ga2O3基异质pn结的工艺流程图。
图2显示为本发明实施例一中提供的n型Ga2O3晶片的结构示意图。
图3显示为本发明实施例一中提供的p型半导体晶片的结构示意图。
图4显示为本发明实施例一中对n型Ga2O3晶片进行离子注入形成缺陷层的结构示意图。
图5显示为本发明实施例一中制备第一复合结构后的结构示意图。
图6显示为本发明实施例一中进行退火处理后形成第二复合结构的结构示意图。
图7显示为本发明实施例一中进行表面处理后形成第三复合结构的结构示意图。
图8显示为本发明实施例一中进行外延后形成第四复合结构的结构示意图。
图9显示为本发明实施例一中形成Ga2O3基异质pn结的结构示意图。
图10显示为本发明实施例二中对p型半导体晶片进行离子注入形成缺陷层的结构示意图。
图11显示为本发明实施例二中制备第一复合结构后的结构示意图。
图12显示为本发明实施例二中进行退火处理后形成第二复合结构的结构示意图。
图13显示为本发明实施例二中进行表面处理后形成第三复合结构的结构示意图。
图14显示为本发明实施例二中进行外延后形成第四复合结构的结构示意图。
图15显示为本发明实施例二中形成Ga2O3基异质pn结的结构示意图。
附图标记
100、110：n型Ga2O3晶片；
100a、110a：n型Ga2O3晶片的抛光面；
200、210：p型半导体晶片；
200a、210a：p型半导体晶片的抛光面；
300、310：缺陷层；
400、410：表面损伤层；
500：n型Ga2O3外延层；
510：p型半导体外延层；
600、610：欧姆电极。
具体实施方式
以下结合具体实施例，对本发明做进一步说明。应理解，以下实施例仅用于说明本发明而非用于限制本发明的范围。
实施例一一种Ga2O3基异质集成pn结的制备方法
如图1所示为根据本发明的实施例一的一种Ga2O3基异质集成pn结的制备方法，包括以下步骤：
步骤S1：参阅图2，提供n型Ga2O3晶片100，所述n型Ga2O3晶片的一表面为抛光面100a；
作为示例，所述n型Ga2O3晶片100可包括α-Ga2O3晶片、β-Ga2O3晶片、γ-Ga2O3晶片、δ-Ga2O3晶片、ε-Ga2O3晶片中的一种。
具体地，所述n型Ga2O3晶片100的尺寸可根据需要进行选择，如所述n型Ga2O3晶片100的晶圆直径可包括2英寸～12英寸。所述n型Ga2O3晶片100的表面取向可包括(001)、(010)及(-201)中的一种。所述n型Ga2O3晶片100的抛光面100a的表面粗糙度应小于1nm，如0.5nm、0.3nm等，所述n型Ga2O3晶片100的杂质类型包括Si、Sn、Ge等，掺杂浓度为1×1010cm-3～1×1021cm-3，具体可根据需要进行选择。
步骤S2：参阅图3，提供p型半导体晶片200，所述p型半导体晶片的一表面为抛光面200a；
作为示例，所述p型半导体晶片200可包括硅晶片、碳化硅晶片、金刚石晶片、氮化镓晶片中的一种。
具体地，所述p型半导体晶片200的尺寸可根据需要进行选择，如所述p型半导体晶片200的晶圆直径可包括2英寸～12英寸，所述p型半导体晶片200的抛光面200a的表面粗糙度应小于1nm，如0.5nm、0.3nm等，所述p型半导体晶片200的掺杂浓度为1×1010cm-3～1×1021cm-3，具体可根据需要进行选择。所述p型半导体晶片200的种类并非仅局限于所述硅晶片、碳化硅晶片、金刚石晶片、氮化镓晶片，也可为其他能实现p型掺杂的半导体材料。根据所述p型半导体晶片200的材料的不同，其掺杂的杂质也不同，如Si、SiC、金刚石中较为常见的掺杂杂质为Al,B,Ga等，GaN中掺杂杂质如Mg等。
步骤S3：参阅图4，将n型Ga2O3晶片100作为待剥离材料，自所述待剥离材料的抛光面(即n型Ga2O3晶片100的抛光面100a)进行离子注入，从而在所述待剥离材料中形成缺陷层300；
p型半导体晶片200的厚度没有特别的要求，目前使用较多的一般在10-1000μm。缺陷层300的厚度为20-100nm。
作为示例，所述离子注入包括H离子注入及He离子注入中的一种或多种的组合。
作为示例，所述离子注入的能量为10keV～200keV，剂量为1×1016ions/cm2～1×1018ions/cm2，温度为20℃～200℃。
具体地，图4中的箭头表示离子注入的方向。在示例中，可自n型Ga2O3晶片100的抛光面100a进行单类型离子注入，即可包括H离子注入或He离子注入。当注入离子为H离子时，所述H离子可对所述n型Ga2O3晶片100的预设深度处的晶格形成破坏，形成所述缺陷层300，并在后续的退火过程中实现剥离，其中，形成所述缺陷层300的深度由离子注入的能量决定，而能否形成分离所需的缺陷密度由离子注入的剂量决定。进行离子注入后，缺陷层300一方面由于注入离子的加入造成晶格畸变，另一方面，离子在注入过程中会与原本的晶格发生碰撞，造成一定的原子移位，其中前者为缺陷层300的主要形成因素。
缺陷层的深度与离子注入的能量的计算公式为：
其中，E0为注入能量，N为离子浓度，Sn(E)为核能损，Se(E)为电子能损，Rp为离子浓度最大处的深度。
当注入离子为He离子时，所述He离子会在所述n型Ga2O3晶片的预设深度形成所述缺陷层300，所述He离子被缺陷层300捕获形成缺陷簇，在后续的退火过程中，部分所述n型Ga2O3晶片100可以从缺陷浓度最大处实现剥离。
在另一示例中，也可自所述氧化镓单晶晶片的抛光面100a进行两种类型离子的共注入，即注入离子为H离子及He离子的组合，其中，所述H离子如上所述可用于形成缺陷，所述He离子可以被所述H离子形成的缺陷捕获，产生额外的压强，使得缺陷簇不断扩大并相互结合，形成可以用于所述n型Ga2O3晶片100剥离的裂痕，可以有效地促进部分所述n型Ga2O3晶片100在离子注入剂量较低的情况下剥离，可以有效地降低离子注入的总剂量(H离子时，剂量为1×1016-1×1018ions/cm2，He离子时，剂量为1×1015-1×1017ions/cm2，H、He共注时，H剂量为5×1015-5×1017ions/cm2，He剂量为5×1014-5×1016ions/cm2)，缩短工艺总时长，提高效率。其中，所述离子注入的能量可为10keV、50keV、100keV、150keV、200keV等，剂量可为1×1016ions/cm2、5×1016ions/cm2、1×1017ions/cm2、5×1017ions/cm2、1×1018ions/cm2等，温度可为20℃、50℃、100℃、150℃、200℃等。有关所述注入离子的种类、能量、剂量、温度，均可根据需要进行选择，此处不作过分限制。
注入离子主要集中在缺陷层300中，呈高斯分布，缺陷层300和抛光面100a之间的区域留存注入离子基本可以忽略，该缺陷层300和抛光面100a之间的区域即后续剥离下来的薄膜，其晶格仍能保持完整。
此外，在其他实施例中，也可以将p型半导体晶片200作为待剥离材料对其抛光面进行离子注入，或者将n型Ga2O3晶片100和p型半导体晶片200对其抛光面都进行离子注入。但是在n型Ga2O3晶片100和p型半导体晶片200这两片晶圆都进行离子注入的情况下，后续在剥离时整体厚度较小，制作难度较高。
步骤S4：参阅图5，将n型Ga2O3晶片100(在本实施例中，其经离子注入)的抛光面与p型半导体晶片200(在本实施例中，其未经离子注入)的抛光面键合，制备第一复合结构；
作为示例，所述键合的方法包括表面活化键合、金属键合、亲水性键合及阳极键合中的一种。
作为示例，所述键合的真空度为1×10-7Pa～5×10-5Pa，压力为10MPa～500MPa，温度为室温。
具体地，所述键合的真空度可为1×10-7Pa、2×10-6Pa、5×10-5Pa等，压力可为10MPa、100MPa、500MPa等，具体可根据需要进行选择，通过所述键合，可使所述n型Ga2O3晶片100与所述p型半导体晶片200进行较为良好的键合，实现异质集成。
步骤S5：参阅图6，对所述第一复合结构进行退火处理，沿缺陷层300对待剥离材料进行剥离，形成带有表面损伤层400的第二复合结构；
其中，表面损伤层400是剥离以后所剩的那部分缺陷层。在本实施例中，第二复合结构包括依次叠置的所述p型半导体晶片200、n型Ga2O3晶片100及表面损伤层400。
作为示例，对所述第一复合结构进行退火处理在由真空、氮气、氧气、惰性气体中至少一种形成的气氛下进行，退火温度为200℃～1000℃，退火时间为1min～72h。其中，所述退火温度可为200℃、400℃、600℃、800℃、1000℃等，退火时间可为1min、30min、1h、24h、48h、72h等，具体可根据需要进行选择。
本发明的离子剥离转移方法与现有的机械剥离法相比，一方面，机械剥离法由于剥离下来的膜可能会有一定的翘曲，比起离子剥离转移中整片晶圆进行键合更难控制其表面平整度和翘曲，因此机械剥离法得到的键合区域受限，导致整体键合强度受限；另一方面，机械剥离法主要依靠范德华力进行键合，而离子剥离转移法中使用的键合方式，如表面活化键合，亲水性键合等形成了化学键，结合更紧密。
目前机械剥离法的工艺中使用的都是范德华力直接进行结合，而未采用特定的键合方法，加入键合可能可以在一定程度上加强结合，但仍未改变其无法制备晶圆级结构的问题，除此以外，机械剥离法的工艺相比离子剥离转移参数更难控制也是其难以实现大规模应用的一个原因。
步骤S6：参阅图7，对带有表面损伤层400的第二复合结构进行表面处理，去除表面损伤层400，形成第三复合结构；
第三复合结构包括p型半导体晶片200以及经步骤S5剥离的待剥离材料(即经剥离的n型Ga2O3晶片100)，经剥离的n型Ga2O3晶片100的厚度为20nm-10μm。
作为示例，表面处理采用的方法包括机械研磨、化学机械抛光、干法刻蚀、湿法刻蚀中的一种或多种的组合。可以通过具体地去除速率与去除时间确定去除厚度，来确保表面损伤层400全部去除。
步骤S7：参阅图8，对第三复合结构进行外延，生长经过剥离的材料的外延层(即n型Ga2O3外延层500)，形成第四复合结构；
其中，生长n型Ga2O3外延层500的厚度为20nm-1mm。
生长出的n型Ga2O3外延层500与经剥离的n型Ga2O3晶片100在材质上都是氧化镓，晶格结构都完整，区别在于其掺杂浓度可以不同。
需要说明的是，剥离下来的待剥离材料内虽然晶格完整，但会存在一部分电子陷阱，影响薄膜内激活的载流子浓度。本发明通过剥离转移的待剥离材料后再进行同质外延的方法，一方面可以生长晶格结构完整且电子陷阱少的氧化镓外延层，实现器件电学性能的增强，另一方面由于外延层的载流子浓度可以根据需要自由改变，可以提升整体器件制备的灵活性。
作为示例，在所述步骤S7中，所述外延为同质外延，同质外延采用的方法包括气相外延、化学气相沉积、分子束外延、脉冲激光沉积中的一种或多种的组合，其杂质种类和掺杂浓度均可根据需要进行调控。
具体地在所述步骤S7中，当外延方式为气相外延时，Ga源为GaCl，其分压为20～200Pa，生长温度为800～1000℃，O源包括O2、臭氧、氧等离子体、空气的一种或多种的组合，载气为N2或Ar的一种或多种的组合。
具体地，当外延方式为化学气相沉积时，Ga源为高纯Ga、三乙基镓或乙酰丙酮镓，O源为O2或O2和水蒸气的混合气，载气为Ar、He、N2中的一种或多种的组合，生长温度为500～1100℃，生长腔气压为1-100Torr。
具体地，当外延方式为分子束外延时，生长温度为600～900℃，Ga源为高纯Ga，O源包括O2、臭氧、氧等离子体中的一种或多种的组合，掺杂源包括Sn、Si、Mg、Fe、Ge、Al、In中的一种或多种的组合，Ga束流等效压力为5×10-9Torr～2×10-6Torr。
具体地，当外延方式为脉冲激光沉积时，衬底温度为400～600℃，沉积气氛为O2与Ar的组合，其中O2占比为1～20％，生长气压为1×10-3Pa～2Pa，激光功率密度为1～10J/cm2。
步骤S8：参阅图9，对第三复合结构的两侧表面进行金属沉积并进行退火，制备欧姆电极600，形成Ga2O3基异质集成pn结。
其中，进行金属沉积的第三复合结构的表面包括n型Ga2O3晶片与p型半导体晶片的表面。
作为示例，在所述步骤S8中，所述欧姆电极600为由Ti、Al、Ni、Pt、Au中的一种或多种的组合形成的金属堆栈。
具体地，所述欧姆电极600可为Ti/Al/Pt/Au金属堆栈、Ti/Al/Ni/Au金属堆栈、Ti/Au金属堆栈等，具体可根据需要进行选择。
作为示例，金属沉积的方法包括蒸镀法、溅射法、溶脱剥离法中的一种或多种的组合。
作为示例，对第三复合结构进行的退火处理在由真空、氮气、氧气、惰性气体中至少一种形成的气氛下进行，退火温度为200℃～1000℃，退火时间为30s～1h。其中，所述退火温度可为200℃、400℃、600℃、800℃、1000℃等，退火时间可为30s、1min、5min、10min、30min、1h等，具体可根据需要进行选择。在示例中，退火处理可以改善欧姆电极与半导体之间的界面特性，使界面接触良好，减小接触电阻，确保形成欧姆接触。
实施例二一种Ga2O3基异质集成pn结的制备方法
图10～图15为根据本发明的实施例二的一种Ga2O3基异质集成pn结的制备方法。本实施例二与实施例一的不同之处主要在于：将p型半导体晶片作为待剥离材料进行离子注入以形成缺陷层，之后退火过程中在缺陷层处剥离。
所述Ga2O3基异质集成pn结的制备方法包括以下步骤：
步骤S1：可参阅实施例一，提供n型Ga2O3晶片110，所述n型Ga2O3晶片110的一表面为抛光面110a；
其中，有关所述n型Ga2O3晶片的种类此处不作赘述。
步骤S2：可参阅实施例一，提供p型半导体晶片210，所述异质半导体晶片210的一表面为抛光面210a；
其中，有关所述p型半导体晶片210的种类此处不作赘述。
步骤S3：参阅图10，将p型半导体晶片210作为待剥离材料，自所述待剥离材料(即p型半导体晶片210)的抛光面210a进行离子注入，于所述待剥离材料中形成缺陷层310；
具体制备可参阅实施例一，此处不作赘述。
步骤S4：参阅图11，将n型Ga2O3晶片110的抛光面110a(在本实施例中，其未经离子注入)与所述p型半导体晶片210(在本实施例中，其经离子注入)的抛光面210a键合，制备第一复合结构；
具体制备可参阅实施例一，此处不作赘述。
步骤S5：参阅图12，对所述复合结构进行退火处理，沿所述缺陷层310对待剥离材料进行剥离，获得带有表面损伤层410的第二复合结构；
具体制备可参阅实施例一，此处不作赘述。
步骤S6：参阅图13，对所述带有表面损伤层410的第二复合结构进行表面处理，去除表面损伤层410，形成第三复合结构；
具体制备可参阅实施例一，此处不作赘述。
步骤S7：参阅图14，对所述第三复合结构进行外延，生长经过剥离的材料的外延层(即p型半导体外延层510)，形成第四复合结构；
具体制备可参阅实施例一，此处不作赘述。
步骤S8：参阅图15，对第四复合结构的两侧表面进行金属沉积并进行退火，制备欧姆电极510，形成Ga2O3基异质pn结。
具体制备可参阅实施例一，此处不作赘述。
综上所述，本发明提供的Ga2O3基异质集成pn结的制备方法，通过离子束剥离与转移以及外延工艺，将n型Ga2O3晶片和/或p型半导体晶片通过退火后的断裂剥离并通过键合的方式转移，并沉积金属电极，得到了电学性能良好的pn结，解决了现有技术中Ga2O3材料p型掺杂困难，将n型Ga2O3材料与p型半导体材料进行异质集成后电学性能受限的问题，对Ga2O3材料在双极型器件领域的应用意义重大，大大拓展Ga2O3材料的应用范围。
具体来说，本发明采用界面处键合的异质结构并在键合结构上进一步外延生长，具有更高的键合质量和单晶质量。
现有的机械剥离法由于剥离下来的膜可能会有一定的翘曲，比起本发明离子剥离转移中整片晶圆进行异质键合更难控制其表面平整度和翘曲，因此得到的键合区域受限，导致整体键合强度受限；另一方面，现有的机械剥离法主要依靠范德华力进行键合，而离子剥离转移法中使用的异质键合方式，如表面活化键合，亲水性键合等形成了化学键，结合更紧密。因此，界面处键合的异质结构具有更高的键合区域质量。同时，避免了不通过异质键合直接外延生长出的n型Ga2O3晶片和/或p型半导体晶片的质量较难控制的问题，界面处键合的异质结构可以保持完好的单晶质量，而现有的不通过异质键合直接外延生长出的基本为非晶或多晶。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种Ga2O3基异质集成pn结的制备方法，其特征在于，包括：
步骤S1：提供n型Ga2O3晶片，所述n型Ga2O3晶片的一表面为抛光面；
步骤S2：提供p型半导体晶片，所述p型半导体晶片的一表面为抛光面；
步骤S3：将所述n型Ga2O3晶片和p型半导体晶片的至少一种作为待剥离材料，自所述待剥离材料的抛光面进行离子注入，于所述待剥离材料中形成缺陷层；
步骤S4：将所述n型Ga2O3晶片的抛光面与所述p型半导体晶片的抛光面键合，制备第一复合结构；
步骤S5：对所述第一复合结构进行退火处理，沿所述缺陷层对待剥离材料进行剥离，形成带有表面损伤层的第二复合结构；
步骤S6：对带有表面损伤层的第二复合结构进行表面处理，去除表面损伤层，形成第三复合结构；
步骤S7：对第三复合结构进行同质外延，生长经过剥离的材料的外延层，形成第四复合结构；
步骤S8：对第四复合结构的两侧表面进行金属沉积并进行退火，制备欧姆电极，形成Ga2O3基异质pn结。
2.根据权利要求1所述的Ga2O3基异质集成pn结的制备方法，其特征在于，所述n型氧化镓晶片包括α-Ga2O3晶片、β-Ga2O3晶片、γ-Ga2O3晶片、δ-Ga2O3晶片和ε-Ga2O3晶片中的一种。
3.根据权利要求1所述的Ga2O3基异质集成pn结的制备方法，其特征在于，所述p型半导体晶片包括硅晶片、碳化硅晶片、金刚石晶片和氮化镓晶片中的一种。
4.根据权利要求1所述的Ga2O3基异质集成pn结的制备方法，其特征在于，在所述步骤S3中，离子注入包括H离子注入及He离子注入中的一种或多种的组合；离子注入的能量为10keV～200keV，剂量为1×1016ions/cm2～1×1018ions/cm2，温度为20℃～200℃。
5.根据权利要求1所述的Ga2O3基异质集成pn结的制备方法，其特征在于，在所述步骤S4中，所述键合的方法包括表面活化键合、金属键合、亲水性键合及阳极键合中的一种；所述键合的真空度为1×10-7Pa～5×10-5Pa，压力为10MPa～500MPa，温度为室温。
6.根据权利要求1所述的Ga2O3基异质集成pn结的制备方法，其特征在于，在所述步骤S5中，对所述第一复合结构进行退火处理在由真空、氮气、氧气、惰性气体中至少一种形成的气氛下进行，退火温度为200℃～1000℃，退火时间为1min～72h；
在所述步骤S8中，退火在由真空、氮气、氧气、惰性气体中至少一种形成的气氛下进行，退火温度为200℃～1000℃，退火时间为30s～1h。
7.根据权利要求1所述的Ga2O3基异质集成pn结的制备方法，其特征在于，在所述步骤S6中，表面处理采用的方法包括机械研磨、化学机械抛光、干法刻蚀、湿法刻蚀中的一种或多种的组合。
8.根据权利要求1所述的Ga2O3基异质集成pn结的制备方法，其特征在于，在所述步骤S7中，同质外延采用的方法包括气相外延、化学气相沉积、分子束外延、脉冲激光沉积中的一种或多种的组合。
9.根据权利要求8所述的Ga2O3基异质集成pn结的制备方法，其特征在于，在所述步骤S7中，当外延方式为气相外延时，生长温度为800～1000℃，采用的Ga源为GaCl，其分压为20～200Pa，O源包括O2、臭氧、氧等离子体和空气的一种或多种的组合，载气为N2或Ar的一种或多种的组合；
当外延方式为化学气相沉积时，生长温度为500～1100℃，Ga源为高纯Ga、三乙基镓或乙酰丙酮镓，O源为O2或O2和水蒸气的混合气，载气为Ar、He、N2中的一种或多种的组合，生长腔气压为1-100Torr；
当外延方式为分子束外延时，生长温度为600～900℃，Ga源为高纯Ga，O源包括O2、臭氧、氧等离子体中的一种或多种的组合，掺杂源包括Sn、Si、Mg、Fe、Ge、Al、In中的一种或多种的组合，Ga束流等效压力为5×10-9Torr～2×10-6Torr；
当外延方式为脉冲激光沉积时，衬底温度为400～600℃，沉积气氛为O2与Ar的组合，其中O2占比为1～20％，生长气压为1×10-3Pa～2Pa，激光功率密度为1～10J/cm2。
10.根据权利要求1所述的Ga2O3基异质集成pn结的制备方法，其特征在于，在所述步骤S8中，所述欧姆电极为由Ti、Al、Ni、Pt、Au中的一种或多种的组合形成的金属堆栈；所述金属沉积的方法包括蒸镀法、溅射法、溶脱剥离法中的一种或多种的组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210943233.XA CN115295404A (zh) | 2022-08-08 | 2022-08-08 | Ga2O3基异质集成pn结的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210943233.XA CN115295404A (zh) | 2022-08-08 | 2022-08-08 | Ga2O3基异质集成pn结的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115295404A true CN115295404A (zh) | 2022-11-04 |
Family
ID=83829081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210943233.XA Pending CN115295404A (zh) | 2022-08-08 | 2022-08-08 | Ga2O3基异质集成pn结的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115295404A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116631847A (zh) * | 2023-05-04 | 2023-08-22 | 中国科学院上海微系统与信息技术研究所 | 氧化镓异质集成结构及制备方法 |
-
2022
- 2022-08-08 CN CN202210943233.XA patent/CN115295404A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116631847A (zh) * | 2023-05-04 | 2023-08-22 | 中国科学院上海微系统与信息技术研究所 | 氧化镓异质集成结构及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3760688B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| WO2021233305A1 (zh) | 氮化物外延片及其制备方法和半导体器件 | |
| JP2758948B2 (ja) | 薄膜形成方法 | |
| JP2020505767A (ja) | パワーデバイス用の窒化ガリウムエピタキシャル構造 | |
| TW201125162A (en) | Photonic device and method of making the same | |
| CN111540684A (zh) | 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法 | |
| JP2015503215A (ja) | 炭化ケイ素エピタキシャル成長法 | |
| KR20090093887A (ko) | 단결정 박막을 갖는 기판의 제조 방법 | |
| JP2016058693A (ja) | 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法 | |
| JP2005260267A (ja) | 炭化けい素半導体素子の製造方法 | |
| CN111223929B (zh) | 具有金刚石微流道的GaN半导体结构、器件及制备方法 | |
| JP7433370B2 (ja) | 複合基板及びその作製方法、半導体デバイス、並びに電子機器 | |
| JP2012243792A (ja) | ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法 | |
| TW201413783A (zh) | 碳化矽紋層 | |
| US11430875B2 (en) | Method for manufacturing transistor | |
| CN115976650A (zh) | 半导体基板、半导体元件以及半导体基板的制造方法 | |
| CN115295404A (zh) | Ga2O3基异质集成pn结的制备方法 | |
| TW201411702A (zh) | 薄層上之磊晶生長 | |
| US20130171811A1 (en) | Method for manufacturing compound semiconductor | |
| CN112530803B (zh) | GaN基HEMT器件的制备方法 | |
| CN114717657B (zh) | 基于等离子体辅助激光分子束外延生长氧化镍单晶薄膜的方法 | |
| CN113838816B (zh) | 一种具有金刚石钝化层的氮化镓基二极管器件的制备方法 | |
| JP5598321B2 (ja) | 半導体デバイスの製造方法 | |
| CN112038213B (zh) | 一种SiC衬底双面生长SiC外延层的方法及应用 | |
| CN110854062B (zh) | 氧化镓半导体结构、mosfet器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |