CN107017207B - 具有受压凝胶的半导体电路布置结构及装配方法 - Google Patents
具有受压凝胶的半导体电路布置结构及装配方法 Download PDFInfo
- Publication number
- CN107017207B CN107017207B CN201610970480.3A CN201610970480A CN107017207B CN 107017207 B CN107017207 B CN 107017207B CN 201610970480 A CN201610970480 A CN 201610970480A CN 107017207 B CN107017207 B CN 107017207B
- Authority
- CN
- China
- Prior art keywords
- lid
- bottom plate
- semiconductor
- circuit
- circuit carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 132
- 238000010276 construction Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000006835 compression Effects 0.000 title claims abstract description 21
- 238000007906 compression Methods 0.000 title claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 92
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 46
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 229920001971 elastomer Polymers 0.000 claims description 8
- 238000009434 installation Methods 0.000 claims description 6
- 239000000969 carrier Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000007711 solidification Methods 0.000 claims description 2
- 230000008023 solidification Effects 0.000 claims description 2
- 239000003292 glue Substances 0.000 claims 1
- 239000002243 precursor Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 43
- 239000000017 hydrogel Substances 0.000 description 21
- 239000000377 silicon dioxide Substances 0.000 description 21
- 238000012545 processing Methods 0.000 description 13
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 12
- 239000000919 ceramic Substances 0.000 description 11
- 239000000499 gel Substances 0.000 description 11
- 238000005538 encapsulation Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 239000012530 fluid Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- 239000004033 plastic Substances 0.000 description 6
- 229920003023 plastic Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000002349 favourable effect Effects 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910017083 AlN Inorganic materials 0.000 description 4
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 238000002788 crimping Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000011900 installation process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- PIVBPZFQXKMHBD-UHFFFAOYSA-N 1,2,3-trichloro-5-(2,5-dichlorophenyl)benzene Chemical compound ClC1=CC=C(Cl)C(C=2C=C(Cl)C(Cl)=C(Cl)C=2)=C1 PIVBPZFQXKMHBD-UHFFFAOYSA-N 0.000 description 1
- -1 NiAu Substances 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229940020445 flector Drugs 0.000 description 1
- 238000009415 formwork Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 239000002918 waste heat Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
- H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明涉及半导体电路布置结构，以及特别地，涉及包括功率半导体模块的半导体电路布置结构。此外，本发明涉及装配这样的半导体电路布置结构的方法。半导体电路布置结构(100)包括具有装配在第一电路载体的第一表面上的至少一个电子部件的半导体模块(102)、与第一电路载体的第二表面相接触的底板以及具有盖体(112)的壳体(110)，其中，所述壳体(110)被安装成覆盖所述底板(107)上的半导体模块。所述半导体模块(102)被至少部分地涂覆电绝缘的压缩材料(118)，压缩材料(118)覆盖至少一个电子部件(104)，其中，所述盖体(112)安装成用以将机械压力沿朝向底板(107)的方向施加于压缩材料(118)。
Description
技术领域
本发明涉及半导体电路布置结构，以及特别地，涉及包括功率半导体模块的半导体电路布置结构。必须注意的是，本发明的原理还可以被应用于封装任何其他种类的半导体电路。此外，本发明涉及装配这样的半导体电路布置结构的方法。
背景技术
功率半导体已成为日常生活的各个方面的必要部分。除其他外，功率半导体使得消费品、工业和运输技术中的变速致动装置成为可能，或者功率半导体是供电领域中的逆变器和整流器的一部分。
所有功率半导体模块的共同问题是在操作期间出现相对高的温度。因此，半导体功率器件与用于消散余热的散热器之间的良好的热接触对于所有功率模块结构而言是必要的。热连接的质量通过热阻来表示，热阻表示两个限定的点之间的对于单位热能在单位时间内的温度差。半导体功率器件与散热器之间的界面处的热阻越低，则半导体功率器件及其周围的操作温度将越低，并且因此，半导体电路布置结构的寿命将越长。为了减小热阻，需要半导体功率器件与散热器的表面之间的均匀的接触。承载半导体功率器件的基板的翘曲和不平会使热传递恶化。
因此，传统半导体电路布置结构首先使用热界面材料来填充承载半导体功率器件的基板与散热器之间的任何间隙。其次，传统电路布置结构使用各种构思来将半导体功率器件压到散热器上。
图6至图9示出第一已知半导体电路布置结构200。该封装构思由Vincotech公司以Flow 0和Flow 1的名称进行制造和销售(参见文献T.Gyetvai,“Handing instructionsfor flow 0packages”,第七版，2015年4月24日，以及T.Gyetvai,“Handing instructionsfor flow1packages”,第四版，2015年2月25日)。
如从图6可见，半导体电路布置结构200包括功率半导体模块202，该功率半导体模块202承载有多个半导体功率器件(又被称为芯片或管芯)204。半导体功率器件被装配在直接铜接合的(DCB)或厚膜(TF)印刷的电路板206上。DCB基板包括陶瓷介电绝缘体，纯铜被施用于该陶瓷介电绝缘体并且通过高温熔融和扩散处理而以高粘合强度接合至陶瓷材料。对DCB基板进行铜抛光或者在铜表面上进行镍、NiAu、Ag等的附加镀覆。所使用的主要陶瓷为氧化铝、氮化铝和氮化硅。
DCB基板206被安装在由铝制成的散热器208上。功率模块202被壳体210覆盖。壳体210借助于两个螺钉212被机械地固定在散热器208处。为了将功率模块202安全地固定在散热器208上，在箭头214所指示的单一位置处沿朝向散热器208的方向施加机械压力。如图7所示，图7为功率半导体模块202的示意图(未示出管芯204)，借助于壳体处的外围接触区域而沿外围区域216施加机械压力，并且借助于迫压销220而在中心区域218处施加机械压力。
导电销222延伸穿过壳体210中的开口以与外部印刷电路板(图中未示出)相接触。导电销222借助于压接(press-fit)连接而连接至功率半导体模块202并且导电销222具有弹性弹簧区域224以便为可压缩和可倾斜的。
将参照图8和图9来说明传统布置结构的安装过程。如图8所示，首先以使得DCB基板206变形为预弯曲的方式将功率半导体模块202附接至壳体210。这是通过将迫压销220设计成越过外围接触区域226而突出距离X来实现的。
如图9所示，如通过箭头228所表示的，螺钉212将机械压力施加到壳体210上。这些力使得DCB基板206变平，以使得DCB基板206被按压抵靠散热器208。然而，在装配之后，在功率半导体模块202的下表面与散热器208的上表面之间仍存在约20μm至100μm的局部间隙。这些间隙的成因是功率半导体模块202和散热器208的局部凸面和/或凹面。为了确保发热位置——特别是管芯204和散热器——之间的充分的热连接，用热界面材料填充任何剩余的间隙以改善局部热连接。所显示的是，与合适的热接触相比，没有导热材料的剩余间隙使热阻加倍。因此，与在充分的热连接的情况下的约120℃的温度相比，在相同条件下测得约200℃至220℃的局部温度。此外，热传递的质量强烈依赖于管芯204的相对于外围区域216和中心区域218的几何位置。
此外，图6至图9中示出的已知方案具有另外的缺点：DCB基板206处于机械张力下，除非严格控制弯曲尺寸、弯曲工具、弯曲处理以及热界面材料的材料类型和层厚度，否则机械张力可能引起材料的破裂。
图10至图11示出另一传统半导体电路布置结构300。该封装构思由Vincotech公司以名称Flow 2进行制造和销售(参见文献A.等，“Handing instruction for flow2packages”，第二版，2014年2月17日)。
该已知的封装构思是基于将多个单独的DCB基板306焊接至金属底板307。坐置在外周台阶309上的具有塑料盖311的壳体310覆盖功率半导体模块302。螺钉312被用于将底板307固定至散热器308。导电销322延伸穿过壳体310中的开口以与外部印刷电路板(图中未示出)相接触。导电销322借助于压接连接而连接至功率半导体模块302。
与关于图6至图9进行说明的方案相比，根据此已知构思，螺钉未施加机械压力到DCB板306上。借助于DCB板306与底板307之间的焊层来建立热连接。机械力仅被施加在被压在散热器308上的底板307上。然而，这是较次要的，因为底板307比DCB基板306坚固得多。
然而，将DCB基板306焊接至底板307的构思涉及复杂且昂贵的制造处理。
图12至图13示出另一传统半导体电路布置结构400。该封装构思由Vincotech公司以名称进行制造和销售(参见文献A.等，“Handing instructions for”，第四版，2014年9月26日)。根据该封装构思，借助于壳体410来将DCB基板406压到散热器408上。通过塑料盖411和一个单一的螺钉412来致动壳体410，其中，该单一的螺钉412被布置在半导体电路布置结构400的中心。弹簧触点422将功率半导体模块402与印刷电路板(PCB)403互相连接。箭头414指示施加机械力的位置。
首先，该布置结构具有以下缺点：塑料盖411覆盖印刷电路板403的一部分，使得不可以在这些位置处装配部件。此外，该封装构造不能使用坚硬的热界面材料，例如相变材料，这是因为DCB 406由于其中的开口而在机械方面被弱化从而在装配处理期间可能开裂。
在US 8,238,108B2中示出了具有中心开口和单个螺钉的类似的构造。
发明内容
本发明的目的是提供一种半导体电路布置结构以及装配这样的半导体电路布置结构的方法，该半导体电路布置结构确保具有低热阻的均匀的热传递、改进的鲁棒性，并且同时该半导体电路布置结构可以以简单且高效的方式进行制造。
该目的通过独立权利要求的主题得以解决。本发明的有益实施方式是从属权利要求的主题。
根据本发明的半导体电路布置结构包括：半导体模块，该半导体模块具有装配在第一电路载体的第一表面上的至少一个电子部件；底板，该底板与第一电路载体的第二表面相接触；以及具有盖体的壳体，其中，所述壳体被安装成覆盖底板上的半导体模块。半导体模块至少部分地被涂覆有电绝缘的压缩材料，该压缩材料覆盖至少一个电子部件，其中，安装所述盖体以将机械压力沿朝向所述底板的方向施加于压缩材料。
盖体可以安装在框架处或者直接连接至底板。
本发明是基于以下理念：通过将盖体用作用以致动作为液压流体的凝胶材料的活塞状结构，可以在半导体模块的表面上实现机械压力的特别地均匀分布。为了使盖体作为对压缩材料进行压缩的活塞来进行操作，在制造处理期间，盖体可以例如在围绕半导体模块的框架内、在朝向底板的方向上是能够移动的。可选地，可以通过直接与底板相互作用的螺钉、夹子等来对盖体加压。
有益地，甚至安装有电子部件(又被称为芯片或管芯)的区域也可以被按压成牢固地抵靠下面的底板。因此，该均匀的压力分布改善了从半导体模块至底板的热传递，而不会由于局部地施加的高的力而在第一电路载体中引起机械应力。此外，不需要用于将第一电路载体固定到底板上的焊接步骤。简单且成本高效的粘合剂——优选地，包括导热材料——是足够的。可选地，第一电路载体在没有任何中间层的情况下直接附接至底板，并且仅通过壳体和压缩材料来将第一电路载体保持就位。
底板有益地由金属——例如铝或铜——形成。虽然附图中未示出，但是底板可以代表散热器并且还可以包括冷却肋片或用于更加有效地散热的任何其他特征，这对于本领域技术人员而言是已知的。可选地，底板附接至另外的散热器。
根据有益的实施方式，压缩材料包括电绝缘硅凝胶。这样的硅凝胶通常被用在半导体封装中来覆盖管芯和导电引线以用于机械保护和电保护。硅凝胶的特有特征是他们的显著的灵活性。在硅凝胶中，各个聚合物分子互相连接以形成松散交联的网络。以该方式，每当他们遇到硬的表面时，便能够产生硅链。因为硅凝胶非常有弹性，所以他们可以比任何其他材料更好地吸收热机械应力。由于他们的出色的电性质，他们可以防止泄露电流和飞弧。硅凝胶的另一有利特性是他们的极好的温度耐受性。从-50℃至+200℃，他们的物理和技术特性保持不变，甚至在服务数千小时后仍然如此。据发明人所知，截至今天，在市场上仍不可购得具有这样的宽的范围的单一凝胶产品。通常，可以选择-50℃至+80℃、-40℃至+150℃或者+10℃至+200℃的温度范围。
然而，对于本领域技术人员而言清楚的是，也可以采用其他合适的可变形材料以用于将由活塞状盖体施加的机械压力传递到半导体模块上，其中，所述其他合适的可变形材料在制造处理期间经历流体聚合状态的阶段并且在压力下表现得像液体。例如，也可以使用像成型塑料一样的环氧树脂或聚氨酯。假设壳体被充分密封，则也可以使用流体材料，例如油。
有益地，壳体的框架限定了凹部，该凹部可以被压力传递材料——特别是凝胶材料——填充，以使压力传递材料覆盖装配在框架内的半导体模块。因此，不必提供另外的部件。
为了确保在半导体模块的全部表面上施加均匀分布的压力，盖体具有以基本上平行于第一载体并且横跨制造处理期间的移动方向的方式延伸的平坦表面。在最终的安装状态中，可以通过合适的固定装置——例如设置在框架的内表面处的弹性闭锁元件——来固定盖体，如从US 8,238,108B2可知。
为了将半导体模块连接至外部部件并且此外提供另外的功能，根据本发明的半导体电路布置结构可以包括第二电路载体，该第二电路载体被布置在壳体的外部并且经由至少一个导电元件连接至半导体模块。第二电路载体可以例如为具有设置于其中的一个或更多个导电层并且承载另外的电子部件的印刷电路板(PCB)。
提供半导体模块与第二电路载体之间的电接触的至少一个导电元件有益地包括横跨第一电路载体和第二电路载体延伸的导电销。盖体包括至少一个开口，销通过所述至少一个开口突出以与第二电路载体相接触。这样的销可以例如为从上面讨论的现有技术可知的压接销。特别地，所述至少一个导电销被形成为在横跨第一电路载体和第二电路载体的方向——即，沿盖体的安装方向——上是能够压缩的。这样的灵活性具有以下优点：可以更容易地移动盖体，以及较少的机械应力被施加至销与第一电路载体相附接的接触区域。
根据本发明的有益实施方式，第一电路载体由直接铜接合(DCB)基板或厚膜(TF)印刷电路载体形成。如上所述，DCB基板包括陶瓷介电绝缘体，纯铜被施用于该陶瓷介电绝缘体并且通过高温熔融和扩散处理而以高粘合强度接合至陶瓷材料。对DCB基板使用铜抛光或者在铜表面上进行附加的镍镀覆。所使用的主要的陶瓷为氧化铝、氮化铝和氮化硅。使用DCB基板的优点在于铜涂层的优秀的热容量和热扩散性质以及他们的低的热阻。此外，DCB基板与安装在基板上的电子部件的半导体材料相比具有类似的热膨胀系数，使得电子部件上的机械应力甚至对于升高的温度也保持较低。
本发明还涉及装配半导体电路布置结构的方法。该方法包括以下步骤：
提供半导体模块、底板和壳体，其中，半导体模块具有装配在第一电路载体的第一表面上的至少一个电子部件，壳体具有框架和盖体，盖体与框架分离；
将所述第一电路载体附接至底板；
将框架安装在底板上，使得框架围绕半导体模块；
用压力传递材料来至少部分地涂覆半导体模块，该压力传递材料覆盖至少一个电子部件；
安装所述盖体以使得所述盖体将机械压力沿朝向所述底板的方向施加于压力传递材料。
根据本发明的另一有益实施方式，压力传递材料以前驱体硅凝胶的形式被浇铸到模塑模型内的电子部件上。在硅凝胶完全固化之后，从模塑模型中移除半导体电路布置结构。在后一步骤中，将具有凝胶的半导体电路布置结构布置在壳体内部，该壳体可以形成作为一个单一的部分的盖体和框架。接着，安装该壳体以使得该壳体将机械压力沿朝向所述底板的方向施加于压力传递材料。
此外，根据第二实施方式，将其上具有电子部件的基板置于随后将充当活塞的盖体的下方的模子内。接着，将硅凝胶或树脂填充到模塑工具中以填充盖体与具有电子部件的电路载体之间的空间。在通过使凝胶或树脂固化来将材料彼此连接之后，从工具中移除半导体电路布置结构。通过合适的固定装置——例如一个或更多个螺钉、夹子等——来将盖体固定至底板，以使得盖体将机械压力沿朝向所述底板的方向施加至压力传递材料。
根据该特定实施方式，该固化的压力传递材料必须比上述实施方式的压力传递材料更坚硬，这是因为该压力传递材料本身形成框架。需要平衡压力传递材料的硬度以确保足够均匀的压力传递。
总之，根据本发明的一些实施方式，框架与装配的半导体模块和盖体一起形成压力室，该压力室被填充有压力传递材料——例如硅凝胶——以及被填充有活塞。当盖体(形成活塞)被压入时，室内建立均匀分布的压力，该均匀分布的压力在半导体模块上形成均匀分布的力。因此，第一电路载体在抵靠底板的每一位置处被均匀加压。因此，在不会损坏芯片的情况下使得发热位置——主要为功率半导体——的热连接部与底板紧密接触，从而改进了构造的热性能。
有益地，压力传递材料为凝胶材料，例如硅凝胶，像通过活塞压缩液压流体那样地通过盖体来压缩该凝胶材料。因此，通过安装工具施加的压力均匀分配在半导体模块的表面上。根据本发明，使用通常被用于半导体模块中的高电压绝缘的硅凝胶。因此，该材料通过传递和分配由盖体施加的压力而有益地实现附加的功能。
根据本发明，未将第一电路载体机械地连接至框架，使得仅压缩材料将机械力施加到半导体模块上。
根据本发明的处理有益地使用将盖体安装至壳体的框架的步骤来另外地挤压压力传递材料。与图11和图12所示的传统布置结构中的盖子的安装处理相比，根据本发明的盖体必须保持朝向底板可移动直到压力传递材料被充分加压为止。特别地，不设置限制盖体的移动的止动突出物或步骤。
附图说明
附图并入到说明书中并且形成说明书的一部分以示出本发明的若干实施方式。这些附图与描述一起用于说明本发明的原理。附图仅仅是为了示出关于如何实现和使用本发明的优选的和替代性示例，而不应被理解为将本发明限制于所示出和描述的实施方式。此外，实施方式的若干方面可以单独地或以不同的组合的方式形成根据本发明的方案。因此，对于下文描述的实施方式，可以单独考虑或者按照其任意组合进行考虑。根据下文对附图中示出的本发明的各个实施方式的更具体的描述，另外的特征和优点将变得明显，附图中的相同的附图标记指代相同的元件，在附图中：
图1为根据本发明的半导体电路布置结构的示意性截面图；
图2为根据本发明的半导体电路布置结构的示意性透视图；
图3为根据本发明的第二实施方式的半导体电路布置结构的示意性截面图；
图4为图3中所示的半导体模块的示意图；
图5为根据本发明的第三实施方式的半导体电路布置结构的示意性截面图；
图6为第一传统半导体电路布置结构的示意性截面图；
图7为图6中所示的半导体模块的示意图；
图8为根据图6和图7的在被安装到散热器上之前的半导体模块的示意图；
图9为在图6的布置结构中起作用的力的示意图；
图10为第二传统半导体电路布置结构的示意性截面图；
图11为第二传统半导体电路布置结构的示意性俯视图；
图12为第三传统半导体电路布置结构的示意性截面图；
图13为第三传统半导体电路布置结构的示意性俯视图。
具体实施方式
现在将参照附图对本发明进行进一步描述，首先参照图1。图1示出根据本发明的半导体电路布置结构100的示意性截面图。
根据本发明，功率半导体模块102包括装配在直接铜接合(DCB)基板106的第一表面105上的多个半导体管芯104。通过相反的第二表面108，DCB基板106附接至底板107。底板107可以由金属——例如铝或铜——制成并且可以连接至散热器。替选地，图1所示的底板107本身可以表示散热器。
功率半导体模块102被壳体110包围，该壳体110例如由本领域已知的塑料材料制成。根据本发明，壳体110由框架111和盖体112形成。至少在安装步骤期间，盖体112在沿箭头114的方向上可移动。
根据本发明，框架111形成填充有电绝缘压力传递材料——例如硅凝胶118——的室(或凹部)116。在装配半导体布置结构100时，沿箭头114的方向朝向底板107挤压盖体112。由此，硅凝胶118充当活塞致动的压力室的液压流体并且将均匀分布的压力传递到半导体模块102上。这通过小箭头120来表示。
在保证DCB基板106的外围区域不被框架111阻挡的同时，分布的压力120导致DCB基板106的下表面108与底板107之间的均匀的牢固接触，即使在布置有管芯104的区域中也如此。该均匀的压力实现了从半导体模块102至底板107的改进的热传递。而且，由于没有局部的力峰值施加于DCB基板106这一事实，所以减小了使DCB基板106或管芯104破裂的风险。此外，不必执行预弯曲步骤，因此，在模块中不存在内建的应力(图8)。
根据图1所示的实施方式，功率半导体模块102设置有多个导电销122，多个导电销122与具有印刷电路板(PCB)124的功率半导体模块102电接触。有益地，导电销122借助于压配合而连接至PCB124。然而，也可以设置焊接连接。
为了允许盖体112沿方向114的滑移运动以压缩硅凝胶118，导电销122突出通过设置于盖体112中的相应的开口126。
图2示出根据本发明的在装配处理期间的半导体电路布置结构100的示意性透视图。框架111被安装在底板107上，使得框架111围绕功率半导体模块102。功率半导体模块102例如借助于薄的导热粘合层而附接至底板107。为了简单起见，在图2中未示出半导体管芯104。如从图2可见，在功率半导体模块102的外围区域与框架111的内表面之间保持有间隙128(未按照比例绘制)。该间隙128确保半导体模块102可以在不被框架111阻碍的情况下被压到底板107上。
导电销122在沿滑移运动114的方向上延伸并且被接纳在设置在盖体112中的对应的开口126中。在导电销122与开口126之间还设置滑动配合。导电销可以通过在公布的欧洲专利申请EP 2903024A1中提出的压配合的方式来附接至半导体模块102的DCB基板。此外，为了便于安装盖体112以及避免DCB基板106上的任何不必要的机械应力，导电销122具有可压缩和可弯曲的弹簧区域130。
形成盖体112，以使得盖体112可沿方向114滑动以便压缩填充在凹部116中的凝胶材料(图2中不可见)的方式将盖体112装配至由框架111限定的凹部116中。
在下文中，将参照图1和图2来详细描述根据本发明的半导体电路布置结构100的安装处理。
在第一步骤中，将DCB基板106附接至底板107。DCB基板此时可以已经装配有导电销122和管芯104。可替选地，在将DCB基板106附接至底板107之后来安装这些部件。为了固定DCB基板106，可以在DCB基板106与底板107之间设置薄的导热粘合层。如上所述，底板107可以连接至另外的散热器，或者底板107本身可以是散热器。
接下来，将框架布置在DCB基板106周围，使得DCB基板106位于凹部116之内。对于本领域技术人员而言明显的是，当然可以交换这两个步骤，使得首先安装框架并且接下来插入功率半导体模块102。
在接下来的步骤中，将压力传递材料填充到凹部116中。优选地，将该压力传递材料填充至凹部的高度的大约三分之二。根据本发明的有益实施方式，使用硅凝胶材料的前驱体。该前驱体必须在室温或者在升高的温度下固化以便形成硅凝胶，这对于本领域技术人员而言是众所周知的。
根据本发明，在硅凝胶前驱体完全固化之前，沿箭头114的方向来安装盖体112。导电销122各自穿过开口126，并且使盖体112向下移动直到接触到硅凝胶前驱体材料的表面为止。
通过将限定的机械压力施加到盖体112上，盖体现在充当活塞以压缩液压流体。施加的压力在功率半导体模块102的整个第一表面105上形成连续分布的压力120，即使在硅管芯104的位置处也如此。
在硅凝胶完全固化之后，将第二电路载体PCB 124附接并连接至导电销122。PCB124(图2中未示出)的接触孔125的图案与导电销122的布置相对应。
可替选地，也可以仅在固化步骤已经发生之后按压硅凝胶。而且，本发明也可以使用在被盖体112按压之后硬化的其他压力传递前驱体材料，例如流体环氧树脂。
在下文中将参照图3和图4来描述根据本发明的半导体电路布置结构100的另一有益实施方式。
根据该实施方式，使盖体112形成为具有框架111的整体部分以形成保护性壳体110。根据该实施方式，在底板107与壳体110的下表面113之间设置有间隙Y。通过在螺钉115上施加压力114直到下表面113与底板107相接触为止来使该间隙闭合。在壳体110与压力传递材料118之间的界面119处，将均匀分布的压力120施加到承载电子部件(图3中未示出)的基板106上。
导电销122沿滑移运动114的方向延伸并且被接纳在设置在盖体112中的对应开口126中。在导电销122与开口126之间还设置有滑动配合。可以借助于在公布的欧洲专利申请EP 2903024A1中提出的压配合来将导电销附接至半导体模块的DCB基板(图3中未示出)。此外，为了便于安装盖体112以及避免DCB基板106上的任何不必要的机械应力，如参照图2描述的，导电销122具有可压缩和可弯曲的弹簧区域。
为了制造根据该特定实施方式的半导体电路布置结构100，首先将压力传递材料118浇铸到模塑工具内的经装配的基板106上。在使凝胶118固化之后，该部分从模塑模型被移除并且与壳体110装配。通过附接螺钉115并且将壳体牢固地安装至底板107，凝胶118被压缩。本质上，整个壳体110充当按压活塞以在基板106的表面上产生均匀分布的压力。
图5示出根据本发明的半导体电路布置结构100的又一有益实施方式。
根据该实施方式，压力传递材料118由较硬的材料(例如，较硬的硅凝胶或聚氨酯树脂)形成，该较硬的材料在尺寸上足够稳定以允许省去额外的框架。换言之，压力传递材料118提供框架111的功能。壳体仅包括盖体112，该盖体112在通过合适的固定装置(例如螺钉、夹子等，在附图中未示出)被固定至底板107时提供机械保护并且充当加压板。
沿方向114施加到盖体112上的压力在界面119处的压力传递材料118上产生分布的压力。该压力转而在压力传递材料118的内部建立均匀分布的压力120，该均匀分布的压力120均匀地作用于基板106的上表面(该图中未示出电子部件104)。以该方式，可以实现压力的均匀传递进而实现基板106的下表面与底板107之间的改进的热接触。必须注意的是，底板107当然也可以是完整的散热器。
总之，根据本发明，基板106的全部表面105——包括在硅器件104下方的位置——被压至底板107。这确保了在每一位置处的紧密连接并且通过在硅器件104与散热器之间提供较低的热阻而改进了关键发热位置处的热连接。较低的热阻意味着：电器件在操作期间生成的热被朝向散热器较快地传递，使得在相同的操作条件下器件温度将较低，并且可以增加总体寿命。此外，对于半导体电路布置结构100以及与其接触的材料，可以使用较低成本的材料。例如，对于第一电路载体，可以使用氧化铝陶瓷来代替氮化硅。
此外，在不会使半导体电路布置结构的功能和寿命退化的情况下，可以使半导体电路布置结构加载较高的功率。
与图11和图12示出的传统布置结构相比，可以省去DCB基板焊接处理以及额外的散热器的设置。
此外，通过根据本发明的方案，未将局部峰值力施加于DCB基板106或管芯104，使得在装配处理期间损坏陶瓷电路载体或管芯的风险显著降低。特别地，这对于由碳化硅和氮化镓制成的功率半导体管芯是重要的，因为碳化硅和氮化镓这些材料比硅更加坚硬。
此外，根据本发明的应用方法不必须进行预弯曲处理，使得可以省去相应的工具作业、制造和检验处理。因为在模块内不存在偏置机械力，所以在装配处理期间使DCB基板破裂的风险降低。最后，不必将功率半导体模块102粘至塑料壳体，使得可以节省另外的处理步骤和材料成本。
总之，通过根据本发明的封装构思，可以节省工具作业、工具设计、处理步骤、检验处理、检验设备和废品。
虽然在图2中示出弹性导电销122，但是根据本发明的方案并不一定需要特别昂贵的弹簧端子。此外，印刷电路板124上的宝贵空间不会被加压盖占据。
在以下事实中可以看出本发明的另外的优点：因为可以采用与传统布置结构所使用的那些材料和部件相同的材料和部件，所以不必设置特别的设备或处理。该构造可以使用任何热界面材料，并且模块装配对热界面材料的厚度以及应用方法较不敏感。最后，在不需要修改由用户执行的装配处理的情况下，本发明的封装构思与半导体电路布置结构100的所有的现有的应用环境兼容。
另外的优点是：本发明的方法在理论上不限制电路载体(DCB)的尺寸，并且不需要在传动电路载体布置结构的情况下所需进行的针对每个电路载体尺寸的特别的封装开发。
此外，底板的表面平整度不像对于现有封装技术那样是关键的，这是因为DCB也可以与凸面或凹面连接。
通过使用薄的DCB载体而存在进一步的热改进可能(缩短了从管芯到底板的温度扩散路径)。在现有封装形式中，这些薄载体通常对于破裂是非常敏感的，因此，直到现在这些薄载体的应用还受到限制。根据本发明的理念允许使这些薄载体与底板接触而不会使底板破裂。
另外的优点是，本发明的方法减少了基于相对贵的氮化铝陶瓷的电路载体的装配废品，基于氮化铝陶瓷的电路载体是非常好的导热体但是与氧化铝陶瓷相比非常容易破裂。
Claims (13)
1.一种半导体电路布置结构(100)，包括：
半导体模块(102)，所述半导体模块(102)具有装配在第一电路载体(106)的第一表面(105)上的至少一个电子部件(104)；
底板(107)，所述底板(107)与所述第一电路载体(106)的第二表面(108)相接触；以及
壳体(110)，所述壳体(110)具有框架(111)和盖体(112)，其中，所述壳体(110)被安装成覆盖所述底板(107)上的所述半导体模块(102)，
其中，所述半导体模块(102)至少部分地被涂覆有电绝缘的压缩材料(118)，所述压缩材料(118)覆盖所述至少一个电子部件(104)，电绝缘的所述压缩材料(118)包括凝胶材料，
其中，所述框架(111)适于包围所述半导体模块(102)以限定凹部(116)，所述凹部(116)至少部分地被填充有电绝缘的所述压缩材料(118)，并且
所述盖体(112)适于安装在所述框架(111)的一侧，与所述框架(111)的面对所述底板(107)的一侧相反并且相对于所述框架(111)沿朝向所述底板(107)的方向进行滑动运动以将机械压力施加在所述凹部(116)中填充的电绝缘的所述压缩材料(118)上，从而压缩电绝缘的所述压缩材料(118)。
2.根据权利要求1所述的半导体电路布置结构，其中，所述凝胶材料包括电绝缘的硅凝胶。
3.根据前述权利要求中的任一项所述的半导体电路布置结构，其中，所述盖体(112)包括以基本上平行于所述第一电路载体(106)的所述第一表面(105)的方式延伸的平坦表面。
4.根据权利要求1所述的半导体电路布置结构，还包括第二电路载体(124)，所述第二电路载体(124)被布置在所述壳体(110)的外部并且经由至少一个导电元件(122)连接至所述半导体模块(102)。
5.根据权利要求4所述的半导体电路布置结构，其中，所述至少一个导电元件(122)包括横跨所述第一电路载体(106)和所述第二电路载体(124)延伸的导电销，以及，所述盖体(112)包括至少一个开口(126)，所述导电销穿过所述至少一个开口(126)突出以与所述第二电路载体(124)相接触。
6.根据权利要求5所述的半导体电路布置结构，其中，所述导电销(122)被形成为在横跨所述第一电路载体(106)和所述第二电路载体(124)的方向上是能够压缩的。
7.根据权利要求1或2所述的半导体电路布置结构，其中，所述第一电路载体(106)由直接铜接合基板或厚膜载体形成。
8.一种装配半导体电路布置结构(100)的方法，所述方法包括以下步骤：
提供半导体模块(102)、底板(107)以及具有框架(111)和盖体(112)的壳体(110)，所述半导体模块(102)具有装配在第一电路载体(106)的第一表面(105)上的至少一个电子部件(104)；
将所述第一电路载体(106)附接至所述底板(107)；
将所述框架(111)安装在所述底板(107)上使得所述框架(111)包围所述半导体模块(102)；
用压力传递材料(118)至少部分地涂覆所述半导体模块(102)，使所述压力传递材料(118)覆盖所述至少一个电子部件(104)，其中，所述压力传递材料(118)包括凝胶材料；
将所述盖体(112)安装在所述框架(111)的一侧，与所述框架(111)的面对所述底板(107)的一侧相反使得所述盖体(112)将机械压力沿朝向所述底板(107)的方向施加于所述压力传递材料(118)；以及
其中，涂覆所述半导体模块(102)的步骤包括用凝胶材料的流体前驱体来至少部分地填充由所述框架(111)形成的凹部(116)；并且
在安装所述盖体(112)的步骤中，使所述盖体(112)相对于所述框架(111)沿朝向所述底板(107)的方向可滑动地运动以将机械压力施加在所述凹部(116)中填充的电绝缘的所述压力传递材料(118)上，从而压缩所述压力传递材料(118)。
9.根据权利要求8所述的方法，其中，所述方法还包括使所述前驱体固化以形成最终的凝胶材料的步骤。
10.根据权利要求9所述的方法，其中，所述盖体(112)在固化步骤之前被压到所述凝胶材料的所述前驱体上。
11.根据权利要求8所述的方法，其中，所述方法还包括附接横跨所述第一电路载体(106)延伸的至少一个导电销(122)，以及，所述盖体(112)包括至少一个开口(126)，在已经安装所述盖体(112)之后，所述导电销(122)穿过所述至少一个开口(126)突出。
12.根据权利要求11所述的方法，还包括以下步骤：安装第二电路载体(124)并且将所述第二电路载体(124)连接至所述至少一个导电销(122)。
13.根据权利要求8至12中的任一项所述的方法，还包括以下步骤：将所述第一电路载体(106)固定至所述底板(107)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102015221062.6A DE102015221062B4 (de) | 2015-10-28 | 2015-10-28 | Halbleiterschaltungsanordnung mit gepresstem gel und montageverfahren |
| DE102015221062.6 | 2015-10-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107017207A CN107017207A (zh) | 2017-08-04 |
| CN107017207B true CN107017207B (zh) | 2019-11-15 |
Family
ID=58545918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610970480.3A Active CN107017207B (zh) | 2015-10-28 | 2016-10-27 | 具有受压凝胶的半导体电路布置结构及装配方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107017207B (zh) |
| DE (1) | DE102015221062B4 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102018209024B4 (de) * | 2018-06-07 | 2021-08-19 | Infineon Technologies Ag | Vorrichtung mit einer von einer Rahmenstruktur begrenzten Funktionsstruktur und Verfahren zum Herstellen derselben |
| DE102019111366B3 (de) | 2019-05-02 | 2020-05-14 | Fachhochschule Kiel | Kompaktes Leistungselektronik-Modul mit vergrößerter Kühlfläche |
| DE102019111367A1 (de) | 2019-05-02 | 2020-11-05 | Danfoss Silicon Power Gmbh | Leistungselektronik-Modul mit verbesserter Kühlung |
| CN113782498B (zh) * | 2021-07-27 | 2024-05-17 | 华为数字能源技术有限公司 | 电源模块及功率器件 |
| CN117321762A (zh) * | 2022-04-28 | 2023-12-29 | 日立能源瑞士股份公司 | 半导体功率模块和用于制造半导体功率模块的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3204683A1 (de) * | 1982-02-11 | 1983-08-18 | Brown, Boveri & Cie Ag, 6800 Mannheim | Einrichtung zur kuehlung von verlustwaermeerzeugenden elektrischen bzw. elektronischen bauelementen |
| DE4407810C2 (de) * | 1994-03-09 | 1998-02-26 | Semikron Elektronik Gmbh | Schaltungsanordnung (Modul) |
| DE102006008807A1 (de) * | 2006-02-25 | 2007-09-06 | Semikron Elektronik Gmbh & Co. Kg | Anordnung mit einem Leistungshalbleitermodul und einem Kühlbauteil |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008012570B4 (de) | 2008-03-04 | 2014-02-13 | Infineon Technologies Ag | Leistungshalbleitermodul-System, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung |
| DE102009002191B4 (de) | 2009-04-03 | 2012-07-12 | Infineon Technologies Ag | Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung |
| DK2943999T3 (en) | 2013-01-14 | 2018-02-12 | Vishay Gen Semiconductor Llc | Electric push-in pin for a semiconductor module |
| EP2903024B1 (en) | 2014-01-31 | 2022-08-03 | Vincotech GmbH | Contact element, power semiconductor module and method of fabricating same |
-
2015
- 2015-10-28 DE DE102015221062.6A patent/DE102015221062B4/de active Active
-
2016
- 2016-10-27 CN CN201610970480.3A patent/CN107017207B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3204683A1 (de) * | 1982-02-11 | 1983-08-18 | Brown, Boveri & Cie Ag, 6800 Mannheim | Einrichtung zur kuehlung von verlustwaermeerzeugenden elektrischen bzw. elektronischen bauelementen |
| DE4407810C2 (de) * | 1994-03-09 | 1998-02-26 | Semikron Elektronik Gmbh | Schaltungsanordnung (Modul) |
| DE102006008807A1 (de) * | 2006-02-25 | 2007-09-06 | Semikron Elektronik Gmbh & Co. Kg | Anordnung mit einem Leistungshalbleitermodul und einem Kühlbauteil |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102015221062B4 (de) | 2020-04-23 |
| CN107017207A (zh) | 2017-08-04 |
| DE102015221062A1 (de) | 2017-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107017207B (zh) | 具有受压凝胶的半导体电路布置结构及装配方法 | |
| US7557442B2 (en) | Power semiconductor arrangement | |
| US7440282B2 (en) | Heat sink electronic package having compliant pedestal | |
| JP4825259B2 (ja) | 電力用半導体モジュール及びその製造方法 | |
| US7709951B2 (en) | Thermal pillow | |
| US5544412A (en) | Method for coupling a power lead to a bond pad in an electronic module | |
| US8053284B2 (en) | Method and package for circuit chip packaging | |
| US20040095727A1 (en) | Thermal heat spreaders designed for lower cost manufacturability, lower mass and increased thermal performance | |
| JP5843539B2 (ja) | 半導体装置及び当該半導体装置の製造方法 | |
| EP2020683A1 (en) | Semiconductor device and method for manufacturing same | |
| US20090102040A1 (en) | Power semiconductor module | |
| JP2012174965A (ja) | 電力用半導体装置 | |
| JP4503887B2 (ja) | 半導体装置の製造方法 | |
| JP2010199494A (ja) | 半導体装置及び半導体装置の製造方法 | |
| EP3740968B1 (en) | Power electronics module and a method of producing a power electronics module | |
| CN101150098B (zh) | 半导体器件 | |
| JPH10125834A (ja) | 半導体素子の放熱構造 | |
| WO2019187125A1 (ja) | 半導体装置 | |
| JPH1032305A (ja) | マルチチップモジュール | |
| US20120031651A1 (en) | Circuit board | |
| CN217308103U (zh) | 浸没液冷环境下使用的散热装置 | |
| JPH1168360A (ja) | 半導体素子の冷却構造 | |
| JP2004096034A (ja) | モジュール構造体の製造方法並びに回路基板の固定方法及び回路基板 | |
| JP2019102646A (ja) | 半導体装置 | |
| JPH11163564A (ja) | 電子機器及び電子機器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |