CN107003336B - 控制每引脚测量单元 - Google Patents

Abstract

本发明提供了一种示例性自动测试设备(ATE)，所述ATE包括：每引脚测量单元(PPMU)；被配置为执行状态机以控制所述PPMU的逻辑器；作为所述逻辑器的一部分或与逻辑器分离的存储器；以及用于命令逻辑器的控制系统；其中，响应于来自所述控制系统的命令，所述状态机被配置为以已知的间隔或在ATE事件下获取基于由所述PPMU进行的测量的输出的数据，并将所述数据存储在所述存储器中，或者以已知的间隔或以与事件同步的方式将所述数据从所述存储器输出到所述PPMU。

Description

控制每引脚测量单元

技术领域

本说明书整体涉及控制每引脚测量单元(PPMU)，该每引脚测量单元为自动测试设备(ATE)的一部分。

背景技术

自动测试设备(ATE)是指用于测试装置(诸如半导体、电子电路和印刷电路板组件)的自动化(通常计算机驱动的)系统。由ATE测试的装置被称为受测装置(DUT)。ATE包括每引脚测量单元(PPMU)。在某些ATE中，PPMU被配置为从DUT接收模拟信号，并且将模拟信号输出到DUT，作为测试过程的一部分。

发明内容

示例性自动测试设备(ATE)包括：每引脚测量单元(PPMU)；被配置为运行状态机以控制PPMU的逻辑器；作为逻辑器的一部分或与逻辑器分离的存储器；以及用于命令逻辑器的控制系统；其中，响应于来自控制系统的命令，状态机被配置为以已知的间隔或以与事件同步的方式获取基于由PPMU进行的测量的输出的数据并将该数据存储在存储器中，或者以已知的间隔或以与事件同步的方式将数据从存储器输出到PPMU。示例性ATE可包括下列特征中的一个或多个(单独地或组合地)。

ATE可被配置为测试受测装置(DUT)，所述DUT具有多个引脚。ATE可被配置为经由PPMU获取基于DUT的单个引脚处的值的数据，并将该数据存储在存储器中。ATE可被配置为测试具有多个引脚的DUT。ATE可被配置为经由PPMU获取基于DUT的多个引脚处的值的数据，并将该数据存储在存储器中。已知的间隔可以是可编程的。

ATE可包括：位于逻辑器与PPMU之间的模数转换器(ADC)，该ADC服务于一个或多个PPMU(包括所述PPMU)；其中逻辑器被配置为通过从ADC检索数据来获取数据。ATE可被配置为测试具有多个引脚的DUT；其中：ATE可被配置为经由PPMU获取基于DUT的单个引脚处的值的数据，并将该数据存储在存储器中；逻辑器被配置为将数据提供到控制系统；并且控制系统被配置为基于该数据重新构造波形。

ATE可被配置为测试具有多个引脚的DUT；其中ATE可被配置为经由PPMU获取基于DUT的单个引脚处的值的数据，并将该数据存储在存储器中；其中该数据可用于执行一个或多个操作，所述一个或多个操作包括测量信号噪声或者提取信号峰值振幅。

ATE可被配置为将数字模式输出到DUT，该数字模式包含控制数据；并且ATE可被配置为使用控制数据以基于控制数据来控制逻辑器。ATE可被配置为控制逻辑器何时获取基于PPMU的输出的数据，或者何时将数据从存储器输出到PPMU。ATE可被配置为控制逻辑器以在基于控制数据的时间获取数据。

ATE可包括处理装置，该处理装置对控制系统做出响应以控制逻辑器的操作。逻辑器可包括现场可编程门阵列(FPGA)；其中ATE包括多个FPGA，所述多个FPGA中的每一者均被配置为运行状态机以控制一个或多个PPMU；并且其中处理装置被配置为控制所述多个FPGA。

PPMU可包括数模转换器，并且存储器存储信号数据；并且逻辑器可被配置为将信号数据发送到存储器，并且PPMU被配置为生成AC波形以用于基于信号数据传送到DUT。

AC波形可为模拟波形。

PPMU可被配置为测量或外包传送电流波形，或者测量或外包传送电压波形。

本说明书(包括此发明内容部分)中所描述的特征中的任何两个或更多个可组合在一起以形成本文未具体描述的具体实施。

本文所述的测试系统和技术、或其部分可被实现为计算机程序产品或由计算机程序产品控制，该计算机程序产品包括存储于一个或多个非暂态机器可读存储介质上的指令，并且所述指令可在一个或多个处理装置上执行以控制(例如，协调)本文所描述的操作。本文所述的测试系统和技术、或其部分可被实现为设备、方法或电子系统，所述设备、方法或电子系统可包括一个或多个处理装置以及存储用于实现各种操作的可执行指令的存储器。

附图和以下具体实施方式陈述了一个或多个具体实施的详细信息。通过具体实施和附图以及通过权利要求书，其他特征和优点将显而易见。

附图说明

图1为自动测试设备(ATE)中示例性电路的框图，包括示例性每引脚测量单元(PPMU)电路。

图2为示例性ATE的高级框图，该示例性ATE可包括图1的电路和部件。

不同图中的类似附图标记指示类似元件。

具体实施方式

制造商可以在各个制造阶段测试装置。制造商出于经济上的刺激而要在制造工艺中尽可能早地检测并丢弃有缺陷元件。因此，许多制造商在将晶片切割成晶粒之前在晶片级处测试集成电路。在封装之前标记缺陷电路并通常将其丢弃，从而节省封装缺陷晶粒的成本。作为最后的检查，许多制造商在运输之前测试每件成品。这种过程测试封装件中的零件，这些零件已经在裸片上添加了额外费用。因此，具有精确的测试结果减少了对丢弃有价值零件的需要。

为了测试大量部件，制造商通常使用ATE(或“测试器”)。一些ATE，响应于测试程序集(TPS)中的指令，自动生成要施加到受测装置(DUT)的输入信号并且监测输出信号。ATE将输出信号与预期响应进行比较，以确定DUT是否有缺陷。ATE通常包括计算机系统和测试仪器或具有对应功能性的单个装置。在一些情况下，测试仪器向DUT提供电力。

图1示出了示例性ATE 100的示例性部件。这些部件包括计算机系统101和测试器102。在一些例子中，计算机系统101控制测试器102的操作，并从测试器102接收数据以供进一步处理。测试器102直接或间接(例如，通过装置接口板(DIB)(未示出))连接到DUT 104。在该例子中，测试器102将数据传送到DUT 104并且从DUT接收测试数据。例如，如下文关于图2所述，测试器102将测试数据发送到DUT 104，并且分析DUT对该测试数据的响应以便确定DUT是否正在正确工作或者是否在可接受的工作参数内工作。在一些具体实施中，测试器102包括被称为高速数字仪器(HSD)106的电路，所述高速数字仪器在图1中示出。HSD具有一个或多个被称为通道的电路。DUT具有一个或多个引脚，DUT使用所述一个或多个引脚来连接到其他电路。HSD通道可连接到DUT引脚以提供HSD仪器与DUT之间的通信。

在一个例子中，每个HSD 106包括将数字数据提供到DUT的电路，所述数字数据又被称为数字“测试模式”。这些测试模式可被设计为引起来自DUT的特定响应。DUT对这些测试模式的反应被ATE捕捉，以便确定DUT是已通过还是未通过基于测试模式的测试。通信发生在每个HSD通道107与对应的DUT引脚之间。尽管仅示出若干通信通道107，但通常存在比图中所示更多的通信通道。在一个示例性具体实施中，每个HSD通道可有一个DUT引脚。ATE与DUT之间的信号数量可视情况改变；然而，该数量在一些情况下可达到数百或数千。

在一些例子中，每个HSD可在每个通道上包括电路以检测该通道上的信号，以及将信号输出到该通道。该电路110的例子示出于图1中。在一些具体实施中，该电路，或其部分，包括在测试器中，但不包括在HSD中。在该例子中，电路110包括数字驱动和比较单元114。数字驱动和比较单元114包括用于将通道116上的数字信号驱动到DUT的驱动器115、具有用于数字信号的相应的低输入的比较器118和高输入的比较器119。在该例子中，电路110还包括一个或多个每引脚测量单元(PPMU)。可包括任何适当数量的PPMU。PPMU可用于测量DUT引脚的参数特性或模拟特性，或者将参数信号或模拟信号外包传送到DUT。PPMU可以能够外包传送和测量电压和电流两者。

示例性PPMU 120可被配置为从DUT接收信号或者将信号外包传送到DUT。在该例子中，PPMU 120包括模拟输入端122、模拟输出端123、以及连接到模拟输出端的数模转换器(DAC)124。在一些具体实施中，可存在多个PPMU，如图所示。在一些例子中，PPMU可包括与图示相比不同的、替代的、和/或额外的电路。在该例子中，模数转换器(ADC)125从DUT接收PPMU测量的模拟信号，并将那些信号转换成数字形式。在一些具体实施中，单个ADC服务于多个PPMU(如图所示)：然而，这不是必须的。DAC和ADC可集成到PPMU中或者可为独立的部件。可编程逻辑127—在该例子中为现场可编程门阵列(FPGA)，连接到ADC 125和DAC 124两者。在一些具体实施中，可编程逻辑127可被其他适当的逻辑器和/或电路(诸如专用集成电路(ASIC)或其他处理装置)替代或增强。此外，可存在多个此类装置。在一些例子中，可编程逻辑127为HSD的一部分(如图所示)，但在其他例子中，可编程逻辑127驻存在测试器或系统上的其他地方。

在该例子中，可编程逻辑127实施处理装置和存储器。在其他具体实施中，存储器可位于处理装置外部，或者存储器可部分地位于逻辑器内部并且部分地位于逻辑器外部，或者可完全地位于逻辑器外部。在该例子中，处理装置用于执行一个或多个状态机131。在该例子中，可编程逻辑实施的状态机与一个或多个ADC诸如ADC 125交互。状态机还可对计算机系统101输出的一个或多个命令做出响应。例如，响应于来自计算机系统101的命令(例如，单个命令)或其他指令，状态机可从一个或多个ADC检索(例如，读取或请求并且接收)数据。数据可表示PPMU 120的输出，并且因此可表示PPMU生成的测量值。

通过提供状态机以控制与PPMU的交互，本文所述的示例性ATE通过PPMU能够以固定的、已知的或可编程的间隔检索数据，并且以固定的、已知的或可编程的间隔外包传送数据。例如，在可编程逻辑中运行的状态机可专用于获取和外包传送数据的任务(与还执行其他任务的计算机系统相反)。因此，在一些情况下，状态机能够比计算机系统保持更精确的定时以用于数据检索和外包传送。此外，在一些具体实施中，状态机可对计算机系统的单个命令做出响应。因此，一旦状态机接收到该命令，对数据检索和外包传送的控制便被传送到状态机，状态机可以固定的、已知的或可编程的间隔执行那些操作。固定的、已知的或可编程的间隔可为硬编码的或可编程的。

在一些具体实施中，状态机可被配置为从多个DUT通道获取数据。例如，状态机可被配置为通过与ADC通信来从不同通道获取数据，该ADC连接到那些通道的PPMU。在一个例子中，ADC可依次从每个通道请求数据，并且然后根据指示重复该请求。数据可依次存储在可编程逻辑中存储器129的位置中。在一些具体实施中，状态机可被配置为通过与ADC通信来从单个DUT引脚获取数据，该ADC连接到对应通道的PPMU。例如，状态机可被配置为以已知的间隔获取基于由PPMU 120进行的测量的输出的数据并将该数据存储在可编程逻辑上的存储器中(或者，在一些具体实施中，以已知的间隔将数据从存储器输出到PPMU)。例如，状态机可以已知的间隔(例如，每8毫秒)从ADC 125读取数据以获取与DUT处的波形对应的读数。该数据可依次存储在存储器中。因此，PPMU可有效地用于以已知的间隔对DUT引脚处的信号采样。存储在存储器129中的数据可用于重新构造DUT处的波形、测量信号中的噪声、确定信号的峰值振幅、并且/或者确定与DUT信号相关的任何其他适当参数，该DUT信号可基于所述数据确定。在一些具体实施中，数据可传输到计算机系统101，并且计算机系统101可执行用于执行以下操作的处理：重新构造DUT处的波形、测量信号中的噪声、确定信号的峰值振幅，等等。在其他具体实施中，这种处理可在测试器中的可编程逻辑中或者嵌入式处理器130中执行。

在一些具体实施中，存储器129同时用于存储数字化ADC数据以及外包传送DAC数据。在一些具体实施中，要输出到PPMU DAC的模式数据可驻存在存储器129外部，而捕捉存储器可集成到PPMU中。

在一些具体实施中，前述电路可用于对多个DUT引脚处的信号采样。例如，为了对两个DUT引脚处的信号采样，状态机可交替地或同时地从两个不同的PPMU获取数据，所述PPMU连接到对应于那些DUT引脚的那两个通道。所获取的数据可存储在存储器中(例如，对于每个DUT引脚，存储在每隔一个存储器位置处)，并用于重新构造这两个信号或者执行与它们相关的任何其他适当的处理。该概念可扩展到任何数量的通道、引脚和信号。

如上所述，在一些具体实施中，PPMU可作为传送到DUT的数据的来源来操作。例如，状态机可以已知的间隔从存储器129读出数据并将该数据输出到DAC 124。DAC可基于该数据生成模拟信号，并将模拟信号输出到DUT引脚116。因此，可编程逻辑可被配置为从存储器发送信号数据，并且PPMU可被配置为生成AC(例如，低频模拟)波形以用于基于信号数据传送到DUT。

如上所述，数据可被状态机以固定的、已知的或可编程的间隔从ADC读取，或者被状态机以固定的、已知的或可编程的间隔提供到DAC。在一些具体实施中，固定的、已知的或可编程的间隔可被计算机系统编程到状态机中。在一些具体实施中，所述固定的、已知的或间隔可以是可改变的或不可改变的。

在一些具体实施中，ATE 100可包括多个可编程逻辑装置(例如，多个FPGA)，所述可编程逻辑装置中的每一个可被配置为服务于多个PPMU并且运行上述类型的状态机。嵌入式处理器130可被编程为控制和/或协调各种可编程逻辑装置的操作。嵌入式处理器130可通过从计算机系统101提供的命令被控制/编程。在一些具体实施中，ATE中可包括多个嵌入式处理器。由于嵌入式处理器可为专用装置，因此可将对可编程逻辑的定时控制保持在适当的容差内。在一些例子中，嵌入式处理器是一个或多个HSD的一部分(如图所示)，但在其他例子中，嵌入式处理器驻存在测试器或系统上的其他地方。

在一些具体实施中，对DUT引脚处的信号采样不与任何具体定时同步。例如，数据可采样的时间事先未知，从而获得对信号的未指定间隔的采样。在一些具体实施中，测试模式中的或者连同测试模式一起发送的控制数据可用于使对来自DUT的数据采样同步或者将信号提供到DUT同步。例如，控制数据可从HSD或其他地方发送到可编程逻辑。可编程逻辑可使用控制数据以将DUT数据的采样与到DUT的数据输出同步，从而使DUT处(输入或输出)的信号在已知的时间被采样。就此而言，可编程逻辑可使用控制数据以将状态机与任何适当的ATE事件/操作同步。

如上所述，本文描述的示例性技术可以至少部分地在ATE上实施。在示例性操作中，ATE(也称为“测试器”或“测试系统”)根据测试程序集(TPS)中的指令进行操作，以自动生成将施加到DUT的输入信号，并监测来自DUT的输出信号。ATE将输出信号与预期响应进行比较，以确定DUT是否有缺陷。ATE通常包括计算机系统和测试仪器或具有对应功能性的单个装置。

参见图2，用于测试DUT 205的示例性ATE 200包括测试器(或“测试仪器”)202。测试器202可包括上文关于图1所述的电路。DUT 205可连接到DIB 201，该DIB可连接到本文所述类型的一个或多个示例性仪器模块，以将信号发送到DUT并且从DUT接收信号。

测试器202可包括多个通道，通道中的每一个可为HSD的一部分，如上所述。为控制测试器202，系统200包括通过硬线连接206与测试器202连接的计算机系统204。在示例性操作中，计算机系统204向测试器202发送命令以启动用于测试DUT 205的例程和函数的执行过程。此类执行测试例程可发起生成测试信号并将测试信号传输至DUT 205，并且收集来自DUT的响应(例如，经由仪器模块)。系统200可测试多种类型的DUT。在一些具体实施中，DUT可为RF、微波或其他无线装置。在一些具体实施中，DUT可为任何适当的半导体或其他装置，诸如集成电路(IC)芯片(例如，存储器芯片、微处理器、模数转换器、数模转换器等)或其他装置。

为了提供测试信号和收集来自DUT的响应，测试器202连接到DUT 205的内部电路的接口。例如，DUT可插入DIB 201中的插槽内，该插槽包含DUT与测试器中仪器模块之间的电连接的接口。导体208(例如，一个或多个导电通路)连接到该接口，并且用于向DUT 205的内部电路传送测试信号(例如，切换或DC测试信号等)。导体208还响应于由测试器202提供的测试信号来感测信号。例如，可在引脚210处(例如，通过如上所述的PPMU)感测电压信号或电流信号以响应测试信号，并且该电压信号或电流信号可通过导体208发送至测试器202以供分析。也可对DUT 205中包括的其他引脚执行这种单端口测试。例如，测试器202可向其他引脚提供测试信号和收集通过导体(其传送所提供的信号)反射回去的关联信号。通过收集反射信号，可将引脚的输入阻抗连同其他单端口测试量一起表征。在其他测试场景中，可通过导体208将数字信号发送至引脚210以在DUT 205上存储数字值。一旦存储，就可访问DUT 205以检索此存储数字值并将其通过导体208发送至测试器202。然后可识别检索的数字值以确定是否在DUT 205上存储了正确的值。

除执行单端口测量之外，测试器202还可执行双端口或多端口测试。例如，可通过导体208将测试信号注入引脚210中，并且可从DUT 205的一个或多个其他引脚收集响应信号。可将该响应信号提供给测试器202以确定多个量，诸如增益响应、相位响应和其他吞吐量测量量。还可以执行其他测试。

虽然本说明书描述了与“测试”和“测试系统”相关的示例性具体实施，但本文所述的装置和方法可用在任何适当的系统中，并且不限于测试系统，也不限于本文所述的示例性测试系统。

如本文所述执行的测试可使用硬件或硬件和软件的组合来实现。例如，类似本文所述测试系统的测试系统可包括位于各种点处的各种控制器和/或处理装置。中央计算机可协调在各种控制器或处理装置当中的操作。中央计算机、控制器和处理装置可执行各种软件例程来实现对测试和校准的控制和协调。

测试可至少部分地通过使用一种或多种计算机程序产品来控制，所述计算机程序产品例如为一种或多种信息载体(如一种或多种非暂态机器可读介质)中有形地体现的一种或多种计算机程序，以由一种或多种数据处理装置执行或控制一种或多种数据处理设备的运行，所述数据处理设备例如可编程处理器、计算机、多台计算机和/或可编程逻辑部件。

计算机程序可采用任何形式的编程语言编写，包括编译或解释语言，并且其可被以任何形式配置，包括作为独立程序或作为模块、部件、子程序或适用于计算环境中的其他单元。计算机程序可被部署在一台计算机上执行，或被部署在位于一个位置处或者分布在多个位置处并通过网络互连的多台计算机上执行。

与实施全部或部分测试和校准相关联的动作可由一个或多个可编程处理器执行，所述处理器执行一个或多个计算机程序来完成本文所述的功能。全部或部分测试和校准可使用专用逻辑电路(例如，FPGA(现场可编程门阵列)和/或ASIC(专用集成电路))来实施。

适用于计算机程序执行的处理器包括(举例来说)通用和专用微处理器两者，以及任何种类数字计算机的任何一个或多个处理器。通常，处理器将从只读存储区或随机存取存储区或这二者接收指令和数据。计算机(包括服务器)的元件包括用于执行指令的一个或多个处理器以及用于存储指令和数据的一个或多个存储区装置。通常，计算机还将包括(或者操作性地耦接以从其接收数据或向其传输数据或进行这两者)一个或多个机器可读存储介质，诸如用于存储数据的大容量PCB，例如，磁盘、磁光盘或光盘。适于实施计算机程序指令和数据的机器可读存储介质包括所有形式的非易失性存储区，包括(以举例的方式)半导体存储区装置，如，EPROM、EEPROM和快闪存储区装置；磁盘，如内部硬盘或可移除盘；磁光盘；以及CD-ROM和DVD-ROM盘。

如本文所用的任何“电连接”可暗指直接的物理连接，或包括中间部件但仍允许电信号(包括无线信号)在所连接的部件之间流动的连接。除非另有说明，否则无论是否用“电”来修饰术语“连接”，本文中所提到的任何涉及电路的“连接”均为电连接，而不一定是直接的物理连接。

本文所述的不同具体实施的元件可组合在一起以形成未在上面具体阐明的其他实施例。多个元件可被排除在本文所述的结构之外而不对其操作产生不利影响。此外，各单独元件可组合为一个或多个独立元件来执行本文所述的功能。

Claims (17)

1.一种自动测试设备ATE，包括：

第一电路，包括：

数字电路，在测试通道上将数字测试信号输出到受测装置DUT并从所述DUT接收数字响应信号；

每引脚测量单元PPMU，在所述测试通道上将模拟测试信号输出到所述DUT并从所述DUT接收模拟响应信号，所述PPMU和所述数字电路被分别连接到所述第一电路内的所述测试通道；

包括状态机并且被配置为执行所述状态机以控制所述PPMU的逻辑器；以及

作为所述逻辑器的一部分或与所述逻辑器分离的存储器；以及

控制系统，输出命令至所述状态机，以向所述状态机传送对从所述DUT获取数据和输出数据至所述DUT的控制；

其中，所述状态机被配置为获取基于所述模拟响应信号的第一数据并将所述第一数据存储在所述存储器中，以及

其中所述数字电路被配置为输出控制数据，所述控制数据被所述逻辑器接收，并且可用于控制所述状态机，以与向所述DUT输出所述数字测试信号同步地获取所述第一数据。

2.根据权利要求1所述的ATE，其中所述ATE被配置为测试所述DUT，所述DUT具有多个引脚；并且

其中所述第一数据基于所述DUT的单个引脚处的值。

3.根据权利要求1所述的ATE，其中所述ATE被配置为测试所述DUT，所述DUT具有多个引脚；并且

其中所述第一数据基于所述DUT的多个引脚处的值。

4.根据权利要求1所述的ATE，还包括：

位于所述逻辑器与所述PPMU之间的模数转换器ADC，所述ADC服务于包括所述PPMU一个或多个PPMU；

其中所述状态机被配置为通过从所述ADC检索所述第一数据来获取所述第一数据。

5.根据权利要求1所述的ATE，其中所述ATE被配置为测试所述DUT，所述DUT具有多个引脚；

其中所述第一数据基于所述DUT的单个引脚处的值；

其中所述逻辑器被配置为将所述第一数据提供到所述控制系统；并且

其中所述控制系统被配置为基于所述第一数据重新构造波形。

6.根据权利要求1所述的ATE，其中所述ATE被配置为测试所述DUT，所述DUT具有多个引脚；

其中所述第一数据基于所述DUT的单个引脚处的值；以及

其中所述第一数据可用于执行一个或多个操作，所述一个或多个操作包括测量信号噪声或者提取信号峰值振幅。

7.根据权利要求1所述的ATE，其中所述ATE被配置为控制所述状态机何时获取所述第一数据，或者何时将第二数据从所述存储器输出到所述PPMU。

8.根据权利要求7所述的ATE，其中所述ATE被配置为控制所述状态机以在基于所述控制数据的时间获取所述第一数据。

9.根据权利要求1所述的ATE，还包括：

处理装置，所述处理装置对所述控制系统做出响应以控制所述逻辑器的操作。

10.根据权利要求9所述的ATE，其中所述逻辑器包括现场可编程门阵列FPGA；

其中所述ATE包括多个FPGA，所述多个FPGA中的每一者均被配置为执行状态机以控制一个或多个PPMU；并且

其中所述处理装置被配置为控制所述多个FPGA。

11.根据权利要求1所述的ATE，其中所述PPMU包括数模转换器；并且

其中所述模拟测试信号包括基于存储在所述存储器中的第二数据的AC波形。

12.根据权利要求1所述的ATE，其中所述PPMU能够被配置为测量或外包传送电流波形，或者测量或外包传送电压波形。

13.一种操作自动测试设备ATE的方法，所述ATE包括第一电路，其中所述第一电路包括每引脚测量单元PPMU、包括状态机并且被配置为执行所述状态机以控制所述PPMU的逻辑器、以及作为所述逻辑器的一部分或与所述逻辑器分离的存储器，所述方法包括：

从数字电路输出数字测试信号和控制数据，所述数字测试信号在测试通道上输出到受测装置DUT；

输出命令至由所述ATE中的所述逻辑器执行的所述状态机，所述命令向所述状态机传送对从所述DUT获取数据和输出数据至所述DUT的控制；

在所述逻辑器接收所述控制数据；以及

与将所述数字测试信号输出到所述DUT同步地并且基于所述控制数据，执行所述状态机以：(i)获取第一数据，所述第一数据基于由所述PPMU响应于由所述PPMU在所述测试通道上发送到所述DUT的模拟测试信号而从所述DUT接收的模拟响应信号，所述PPMU和所述数字电路被分别连接到所述第一电路内的所述测试通道，并(ii)将所述第一数据存储在所述存储器中。

14.一种或多种存储指令的非暂态机器可读存储介质，所述指令能够在自动测试设备ATE的操作期间执行，所述ATE第一电路，其中所述第一电路包括每引脚测量单元PPMU、包括状态机并且被配置为执行所述状态机以控制所述PPMU的逻辑器、以及作为所述逻辑器的一部分或与所述逻辑器分离的存储器，所述操作包括：

从数字电路输出数字测试信号和控制数据，所述数字测试信号在测试通道上输出到受测装置DUT；

输出命令至由所述ATE中的所述逻辑器执行的所述状态机，所述命令向所述状态机传送对从所述DUT获取数据和输出数据至所述DUT的控制；

在所述逻辑器接收所述控制数据；以及

与将所述数字测试信号输出到所述DUT同步地并且基于所述控制数据，执行所述状态机以：(i)获取第一数据，所述第一数据基于由所述PPMU响应于由所述PPMU在所述测试通道上发送到所述DUT的模拟测试信号而从所述DUT接收的模拟响应信号，所述PPMU和所述数字电路被分别连接到所述第一电路内的所述测试通道，并(ii)将所述第一数据存储在所述存储器中。

15.根据权利要求14所述的一种或多种存储指令的非暂态机器可读存储介质，其中所述ATE被配置为测试所述DUT，所述DUT具有多个引脚；并且

其中所述第一数据基于所述DUT的单个引脚处的值。

16.根据权利要求14所述的一种或多种存储指令的非暂态机器可读存储介质，其中所述ATE被配置为测试所述DUT，所述DUT具有多个引脚；并且

其中所述第一数据基于所述DUT的多个引脚处的值。

17.根据权利要求14所述的一种或多种存储指令的非暂态机器可读存储介质，其中所述ATE被配置为测试所述DUT，所述DUT具有多个引脚；

其中所述第一数据基于所述DUT的单个引脚处的值；以及

其中所述第一数据可用于执行一个或多个操作，所述一个或多个操作包括测量信号噪声或者提取信号峰值振幅。

Images