CN106981458A - 一种含腔体结构的三维陶瓷基板及其制备方法 - Google Patents

一种含腔体结构的三维陶瓷基板及其制备方法 Download PDF

Info

Publication number
CN106981458A
CN106981458A CN201710181066.9A CN201710181066A CN106981458A CN 106981458 A CN106981458 A CN 106981458A CN 201710181066 A CN201710181066 A CN 201710181066A CN 106981458 A CN106981458 A CN 106981458A
Authority
CN
China
Prior art keywords
ceramic substrate
body structure
cavity body
ceramic
slurry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710181066.9A
Other languages
English (en)
Other versions
CN106981458B (zh
Inventor
陈明祥
程浩
郝自亮
刘松坡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polytron Technologies Inc Of Wuhan
Original Assignee
Polytron Technologies Inc Of Wuhan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Polytron Technologies Inc Of Wuhan filed Critical Polytron Technologies Inc Of Wuhan
Priority to CN201710181066.9A priority Critical patent/CN106981458B/zh
Publication of CN106981458A publication Critical patent/CN106981458A/zh
Application granted granted Critical
Publication of CN106981458B publication Critical patent/CN106981458B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种含腔体结构的三维陶瓷基板，包括平面陶瓷基板及附着其上的腔体结构。本发明还公开了其制备方法，首先制备表面含金属线路的平面陶瓷基板，根据腔体结构和尺寸要求，设计和制备模具，配制低温固化陶瓷浆料；然后将平面陶瓷基板与塑料模具对准后合模，采用机械振动、压力注射或抽真空等方式，使陶瓷浆料均匀填入模具腔内；在室温或低温(低于100度)下静置15～60分钟，浆料固化后脱模。本发明的三维陶瓷基板，耐热性好、耐腐蚀，密封性好；本发明的三维陶瓷基板制备方法，材料成本低、工艺简单、图形精度高，特别是陶瓷浆料可在室温或低于100度下固化，满足白光LED、紫外LED及其他电子器件气密封装需求。

Description

一种含腔体结构的三维陶瓷基板及其制备方法
技术领域
本发明属于电子制造领域，具体涉及一种含腔体结构的三维陶瓷基板及其制备方法。
背景技术
白光LED(Light Emitting Diode，发光二极管)相比于传统照明光源(白炽灯、荧光灯等)，具有光效高、使用寿命长、节能环保等优点。目前白光LED一般采用蓝光LED芯片激发黄色荧光粉来获得白光。如图1所示，白光LED模组一般包括蓝光LED芯片、含荧光粉胶层、金线、透镜、散热基板及金属线路层。加装透镜主要是为了提高模组出光效率与可靠性，通常采用昂贵的模顶(Molding)工艺制备。由于荧光粉胶层一般采用涂覆工艺制备，由于荧光粉沉淀(浓度不均匀)或胶层厚度不均匀，导致LED模组发光存在空间颜色均匀性等问题。
为了降低白光LED封装成本，解决空间颜色均匀性等问题，研发人员提出了一种新型白光LED封装结构(如图2)。具体包括蓝光LED芯片、含荧光粉胶层、金线、围坝(环绕壁)、散热基板及金属线路层，其表面平整，荧光粉胶层涂覆工艺简单且厚度均匀，特别适合COB(板上芯片封装)、多芯片集成封装等LED封装需求。基板材料为金属基板(如MCPCB)或陶瓷基板；围坝采用高分子材料点胶工艺制备，形成腔体结构(容纳LED芯片)，同时控制荧光粉胶层形状(高度一般为0.5-2mm)。但由于高分子材料耐热性差，导热性低，难以满足大功率LED或高温环境下使用的LED器件封装需求。为此，研发人员提出采用具有陶瓷围坝结构的LTCC(低温共烧陶瓷基板)来封装白光LED(如图3)。LTCC采用丝网印刷在陶瓷生胚片上形成金属线路层，然后通过多层叠加生胚片后烧结制备。为了降低烧结温度，在陶瓷胚料中添加了玻璃粉，致使LTCC综合热导率低(2-3W/m.K)，且工艺成本高，难以在白光LED封装中广泛应用。
专利CN201420534314.5提出采用丝网印刷+高温烧结技术在陶瓷基片上直接制备陶瓷围坝。由于丝网印刷技术特点，需要多次(层)印刷才能满足围坝高度要求(一般为0.5-1.0mm，而每次印刷只能获得20-30微米高度)，且图形精度差。此外，由于陶瓷浆料烧结温度高(一般大于850度)，该技术仅适用于在TFC(厚膜陶瓷基板，通过在陶瓷基片上丝网印刷银浆料，在850度高温下烧结制备金属线路层)上制备围坝，难以满足在DBC(直接键合陶瓷基板，在1065度高温下，铜箔氧化与陶瓷直接共晶键合制备)、DPC(电镀陶瓷基板，在陶瓷基板上通过光刻、显影与图形电镀技术形成金属线路层，工艺温度一般低于200度)和金属基板(如MCPCB)上制备陶瓷围坝的需求。
此外，也有研究者提出在陶瓷基板(如TFC、DPC等)上粘结预制成型的金属环结构(围坝)，满足LED封装需求(如图4)。但粘胶材料耐热性与耐老化性能差(如抗紫外线等)，且陶瓷、金属、粘胶材料热膨胀系数(CTE)差较大，严重影响了LED器件可靠性。
另一方面，对于紫外/深紫外LED、加速度计、陀螺仪等电子器件，或者在高温高湿等恶劣环境下使用的电子器件，必须采用具有腔体结构的三维基板，实现气密封装(芯片置于腔体中，防止外界水汽、氧气、灰尘等影响，如图5)。但现有的基板腔体结构一般采用高温工艺制备(如LTCC和HTCC)，难以与现有封装材料与工艺兼容，且成本高，限制了其批量生产与应用。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供一种含腔体结构的三维陶瓷基板及其制备方法,能够在室温或低温(低于100度)下，直接在平面陶瓷基板表面制备高精度的陶瓷腔体结构(围坝、环绕壁)，满足电子器件气密封装需求。
为实现上述目的，按照本发明的一个方面，提供一种含腔体结构的三维陶瓷基板，包括平面陶瓷基板及附着其上的腔体结构，其中，所述腔体结构由低温固化陶瓷浆料凝结、固化、脱模后制备。
优选地，其特征在于，所述平面陶瓷基板为直接电镀陶瓷基板(DPC)、直接键合陶瓷基板(DBC)或厚膜陶瓷基板(TFC)，其表面布置有金属线路。
优选地，所述腔体结构为圆形环、方形环或其他闭合环形结构。
优选地，所述低温固化陶瓷浆料为一种无机材料浆料，由水、氧化物和磷酸盐材料按比例混合而成。
优选地，所述氧化物为氧化钙、氧化镁、氧化铝、氧化铁或氧化锌。
优选地，所述磷酸盐材料为磷酸二氢氨或磷酸二氢钾。
优选地，所述低温固化陶瓷浆料的凝结温度低于100℃。
按照本发明的另一个方面，提供一种含腔体结构的三维陶瓷基板的制备方法，包括如下步骤：
S1：制备含金属线路的平面陶瓷基板；
S2：根据腔体结构和尺寸要求，设计和制备模具；
S3：清洗平面陶瓷基板和模具，并将平面陶瓷基板与模具对准后合模；
S4：配制低温固化陶瓷浆料，并置于真空下排除浆料中气泡；
S5：采用机械振动、压力注射或抽真空方式，使陶瓷浆料充满模具腔；
S6：在室温或低于100℃环境下静置15～60分钟，陶瓷浆料固化后脱模，得到含所述腔体结构的三维陶瓷基板。
优选地，所述模具材料为塑料、橡胶或其他高分子材料。
优选地，所述平面陶瓷基板背面有预划线，便于后期分割。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
(1)本发明含腔体结构的三维陶瓷基板，其腔体结构由低温固化陶瓷浆料凝结、固化、脱模后制备。由于所述低温固化陶瓷浆料为一种无机材料浆料，由水、氧化物和磷酸盐材料按比例混合而成，流动性好，15～60分钟固化，易于脱模。因此，其固化后所形成的含腔体结构的三维陶瓷基板的强度高(抗压强度大于30MPa)，耐热性好、耐腐蚀。
(2)本发明的三维陶瓷基板制备方法中，腔体结构由低温固化陶瓷浆料凝结、固化、脱模后制备，工艺简单、图形精度高，而且所述低温固化陶瓷浆料为一种无机材料浆料，由水、氧化物和磷酸盐材料按比例混合而成，材料成本低。此外，陶瓷浆料可在低温下固化，满足在DPC、DBC、TFC等平面陶瓷基板及金属基板上直接制备腔体结构的要求。
附图说明
图1为现有技术中含透镜的白光LED模组结构示意图；图1中，11-封装基板、12-金属线路、13-金线、14-LED芯片、15-荧光粉胶、16-透镜；
图2为现有技术中采用高分子围坝的白光LED封装结构示意图；图2中，21-封装基板(金属或陶瓷)、22-金属线路、23-金线、24-LED芯片、25-荧光粉胶、26-高分子围坝(环绕壁)；
图3为现有技术中采用低温共烧陶瓷基板(LTCC)的白光LED封装结构示意图；图3中，31-LTCC陶瓷基板、32-LTCC陶瓷基板内部线路、33-LTCC陶瓷基板表面金属线路、34-金线，35-LED芯片、36-荧光粉胶、37-陶瓷围坝；
图4为现有技术中采用金属围坝(金属环粘结)的三维基板结构示意图；图4中，41-陶瓷基板、42-粘结材料、43-金属线路、44-金线、45-LED芯片、46-荧光粉胶、47-金属围坝(环绕壁)；
图5为现有技术中电子器件气密封装结构示意图；图5中，51-陶瓷基板、52-金属线路、53-金线、54-电子芯片、55-惰性气体或真空、56-盖板(玻璃或金属)、57-围坝(环绕壁)；
图6(a)为本发明实施例的一种含腔体结构的三维陶瓷基板结构示意图；
图6(b)为本发明实施例的一种含圆环腔体的陶瓷基板三维示意图；
图6(a)和图6(b)中，61-平面陶瓷基板、62-陶瓷腔体结构(围坝、环绕壁)、63-陶瓷基片、64-金属线路、65-金属通孔、66-预划线；
图7为本发明实施例的一种含腔体结构的三维陶瓷基板涉及的硅胶模具结构图；图7中，71-硅胶模具；
图8为本发明实施例的一种含腔体结构的三维陶瓷基板与硅胶模具对准合模示意图；图8中，81-陶瓷基片、82-金属线路、83-金属通孔、84-硅胶模具；
图9为本发明实施例的一种含腔体结构的三维陶瓷基板涉及的陶瓷浆料注浆示意图；图9中，91-陶瓷基片、92-金属线路、93-金属通孔、94-低温固化陶瓷浆料、95-硅胶模具；
图10为本发明实施例的一种含腔体结构的三维陶瓷基板示意图；图10中，101-陶瓷基片、102-金属线路、103-金属通孔、104-陶瓷腔体、105-预划线；
图11为本发明实施例的一种含腔体结构的三维陶瓷基板与聚四氟乙烯模具对准合模示意图；图11中，111-陶瓷基片、112-金属线路、113-预划线、114-低温固化陶瓷浆料、115-聚四氟乙烯模具；
图12(a)为本发明实施例的一种含腔体结构的三维陶瓷基板示意图；
图12(b)为本发明实施例的一种含方形腔体的陶瓷基板三维示意图。
图12(a)和12(b)中，121-陶瓷基片、122-金属线路、123-腔体结构、124-预划线。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明实施例的一种含腔体结构的三维陶瓷基板，包括平面陶瓷基板及附着其上的腔体结构。其中，所述平面陶瓷基板表面设置有金属线路，所述腔体结构由低温固化陶瓷浆料凝结、固化、脱模后制备而成。
所述低温固化陶瓷浆料为一种无机材料浆料，由水、氧化物和磷酸盐材料按照比例混合而成。该低温固化陶瓷浆料流动性好，15～60分钟即可固化，并且容易脱模。而且，固化后所形成的含腔体结构的三维陶瓷基板强度高(抗压强度大于30MPa)，耐热性好、耐腐蚀。特别是陶瓷浆料可在室温或低于100度下固化，满足在平面陶瓷基板为直接电镀陶瓷基板DPC、直接键合陶瓷基板DBC或厚膜陶瓷基板TFC等平面陶瓷基板及金属基板(如MCPCB)上直接制备腔体结构的要求。
本发明实施例的一种含腔体结构的三维陶瓷基板制备方法，具体包括：
(1)制备含金属线路的平面陶瓷基板；
(2)根据腔体结构和尺寸要求，设计和制备模具，所述模具材料为塑料、橡胶或其他高分子材料；
(3)清洗平面陶瓷基板和模具，并将平面陶瓷基板与模具对准后合模；
(4)配制低温固化陶瓷浆料。低温固化陶瓷浆料为一种无机材料浆料，由水、氧化物和磷酸盐材料照比例混合而成，具有流动性好，固化速度快(15～60分钟固化)，易于脱模，固化体强度高(抗压强度大于30MPa)，耐热性好、耐腐蚀等优点。特别是陶瓷浆料可在室温或低于100度下固化，满足在DPC、DBC、TFC等平面陶瓷基板及金属基板上直接制备腔体结构的要求；并将所述低温固化陶瓷浆料置于真空下排除浆料中气泡；
(5)采用机械振动、压力注射或抽真空方式，使陶瓷浆料充满模具腔；
(6)在室温或低于100℃环境下静置15～60分钟，陶瓷浆料固化后脱模，得到含所述腔体结构的三维陶瓷基板。
本发明的三维陶瓷基板制备方法，所述腔体结构由低温固化陶瓷浆料凝结、固化、脱模后制备，工艺简单、图形精度高，而且所述低温固化陶瓷浆料为一种无机材料浆料，由水、氧化物和磷酸盐材料照比例混合而成，材料成本低，此外，陶瓷浆料可在室温或低于100度下固化，满足在DPC、DBC、TFC等平面陶瓷基板及金属基板上直接制备腔体结构的要求。
实施例1
图6(a)为本发明实施例的一种含腔体结构的三维陶瓷基板结构示意图，图10为本发明实施例的一种含腔体结构的三维陶瓷基板示意图，如图6(a)和图10所示，实施例1提供了一种含腔体结构的三维陶瓷基板，包括电镀陶瓷基板60和腔体结构61。其中，电镀陶瓷基板包括陶瓷基片62、金属线路63和金属通孔64；腔体位于陶瓷基片62及金属线路63上，为圆环形结构，所述圆环形腔体内径为2mm，外径为3mm，高度为0.3mm。
实施例1的一种含腔体结构的三维陶瓷基板制备方法，包括：
(1)制备电镀陶瓷基板(DPC)，表面有金属线路，内部有金属通孔；
(2)根据腔体结构要求，加工金属模具(凹模)，再通过模具转移法，得到硅胶模具，如图7所示；
(3)采用乙醇和去离子水分别清洗DPC陶瓷基板和硅胶模具各5分钟，然后用氮气吹干；将DPC陶瓷基板与硅胶模具对准后合模，如图8所示；
(4)分别称取50克氧化钙、80克磷酸二氢氨和30克自来水，将三者混合后搅拌均匀，得到低温固化陶瓷浆料；然后将浆料置于真空下5分钟，消除气泡；
(5)采用压力注射(进口)和真空吸附(出口)方法，使陶瓷浆料填充DPC陶瓷基板与硅胶模具的间隙，如图9所示；
(6)将填充浆料的陶瓷基板与硅胶模具一起置于50度烘箱中30分钟，去除硅胶模具，得到含圆环形腔体结构的三维陶瓷基板，如图6(b)所示。
在本发明的优选实施例中，所述腔体结构为圆形环，内径为2mm，外径为3mm，高度0.3mm。
实施例2
如图12(a)所示，实施例2提供了一种含腔体结构的三维陶瓷基板，包括平面陶瓷基板和腔体结构123。其中，所述平面陶瓷基板为厚膜陶瓷基板(TFC)，包括陶瓷基片121和金属线路122；腔体位于陶瓷基片121及金属线路122上，为正方形环状结构，边长为5mm，环宽度为1mm，高度为1.0mm。
实施例2的一种含腔体结构的三维陶瓷基板制备方法，包括：
(1)制备厚膜陶瓷基板(TFC)，表面有金属线路；
(2)根据腔体结构要求，加工金属模具(凹模)，再通过模具转移法，得到聚四氟乙烯模具；
(3)采用乙醇和去离子水分别清洗厚膜陶瓷基板和聚四氟乙烯模具各5分钟，然后用氮气吹干；将厚膜陶瓷基板与聚四氟乙烯模具对准后合模，如图11所示；
(4)分别称取50克氧化镁、100克磷酸二氢钾和40克自来水，将三者混合后搅拌均匀，得到低温固化陶瓷浆料；然后将浆料置于真空下5分钟，消除气泡；
(5)采用压力注射(进口)和真空吸附(出口)方法，使陶瓷浆料填充厚膜陶瓷基板与聚四氟乙烯模具的间隙；
(6)浆料固化温度为60度，固化时间为15分钟，脱模，得到含方形环腔体结构的三维陶瓷基板，如图12(b)。
实施例3
实施例3提供了一种含腔体结构的三维陶瓷基板，包括平面陶瓷基板和腔体结构。其中，所述平面陶瓷基板为直接键合陶瓷基板(DBC)，包括陶瓷基片和金属线路；腔体位于陶瓷基片及金属线路上，为长方形环状结构，长度为10mm，宽度为6.0mm，环宽度为2.0mm，高度为2.0mm。
实施例3的一种含腔体结构的三维陶瓷基板制备方法，包括：
(1)制备直接键合陶瓷基板(DBC)，表面有金属线路；
(2)根据腔体结构要求，加工金属模具(凹模)，再通过模具转移法，得到聚四氟乙烯模具；
(3)采用乙醇和去离子水分别清洗DBC陶瓷基板和聚四氟乙烯模具各5分钟，然后用氮气吹干；将DBC陶瓷基板与聚四氟乙烯模具对准后合模；
(4)分别称取50克氧化铝、100克磷酸二氢钾和20克自来水，将三者混合后搅拌均匀，得到低温固化陶瓷浆料；然后将浆料置于真空下5分钟，消除气泡；
(5)采用压力注射(进口)和真空吸附(出口)方法，使陶瓷浆料填充DBC陶瓷基板与聚四氟乙烯模具的间隙；
(6)浆料固化温度为25度，固化时间为60分钟，脱模，得到含长方形环状腔体结构的三维陶瓷基板。
在本发明的优选实施例中，给出了所述氧化物的种类和比例，但本发明不限于上述实施例给出的氧化物种类和比例。所述氧化物可以为实施例中的为氧化钙、氧化镁、氧化铝，还可以为氧化铁或氧化锌等金属氧化物，具体氧化物的种类和比例根据实际需要确定。
在本发明的优选实施例中，给出了所述磷酸盐材料的种类，但本发明不限于上述实施例给出的磷酸盐材料的种类。所述磷酸盐材料可以为磷酸二氢氨或磷酸二氢钾，还可以是其他类似的磷酸盐材料，具体磷酸盐材料的种类根据实际需要确定。
在本发明的优选实施例中，给出了所述腔体结构形式和尺寸，但本发明不限于上述实施例给出的腔体结构形式。所述腔体结构可以为圆形环(例如：内径为2mm，外径为3mm，高度为0.3mm)，正方形环(例如：边长为5mm，环宽度为1.0mm，高度为1.0mm)或长方形环(例如：长度为10mm，宽度为6mm，环宽度为2.0mm，高度为2.0mm)，还可以是其他闭合环形结构和尺寸，具体腔体结构形式和尺寸根据实际需要确定。
在本发明的优选实施例中，给出了所述平面陶瓷基板的类型，但本发明不限于上述实施例给出的平面陶瓷基板类型，平面陶瓷基板可以为电镀陶瓷基板DPC、直接键合陶瓷基板DBC或厚膜陶瓷基板TFC，还可以为其他类型的平面陶瓷基板，具体平面陶瓷基板的类型根据实际需要确定。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种含腔体结构的三维陶瓷基板，其特征在于，包括平面陶瓷基板及附着其上的腔体结构，其中，所述腔体结构由低温固化陶瓷浆料凝结、固化、脱模后制备。
2.根据权利要求1所述的一种含腔体结构的三维陶瓷基板，其特征在于，所述平面陶瓷基板为直接电镀陶瓷基板(DPC)、直接键合陶瓷基板(DBC)或厚膜陶瓷基板(TFC)，其表面布置有金属线路。
3.根据权利要求1所述的一种含腔体结构的三维陶瓷基板，其特征在于，所述腔体结构为圆形环、方形环或其他闭合环形结构。
4.根据权利要求1所述的一种含腔体结构的三维陶瓷基板，其特征在于，所述低温固化陶瓷浆料为一种无机材料浆料，由水、氧化物和磷酸盐材料按比例混合而成。
5.根据权利要求4所述的一种含腔体结构的三维陶瓷基板，其特征在于，所述氧化物为氧化钙、氧化镁、氧化铝、氧化铁或氧化锌。
6.根据权利要求4所述的一种含腔体结构的三维陶瓷基板，其特征在于，所述磷酸盐材料为磷酸二氢氨或磷酸二氢钾。
7.根据权利要求1或4所述的一种含腔体结构的三维陶瓷基板，其特征在于，所述低温固化陶瓷浆料的凝结温度低于100℃。
8.一种含腔体结构的三维陶瓷基板的制备方法，其特征在于，包括如下步骤：
S1：制备含金属线路的平面陶瓷基板；
S2：根据腔体结构和尺寸要求，设计和制备模具；
S3：清洗平面陶瓷基板和模具，并将平面陶瓷基板与模具对准后合模；
S4：配制低温固化陶瓷浆料，并置于真空下排除浆料中气泡；
S5：采用机械振动、压力注射或抽真空方式，使陶瓷浆料充满模具腔；
S6：在室温或低于100℃环境下静置15～60分钟，陶瓷浆料固化后脱模，得到含所述腔体结构的三维陶瓷基板。
9.根据权利要求8所述的一种含腔体结构的三维陶瓷基板的制备方法，其特征在于，所述模具材料为塑料、橡胶或其他高分子材料。
10.根据权利要求8所述的一种含腔体结构的三维陶瓷基板的制备方法，其特征在于，所述平面陶瓷基板背面有预划线，便于后期分割。
CN201710181066.9A 2017-03-24 2017-03-24 一种含腔体结构的三维陶瓷基板及其制备方法 Active CN106981458B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710181066.9A CN106981458B (zh) 2017-03-24 2017-03-24 一种含腔体结构的三维陶瓷基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710181066.9A CN106981458B (zh) 2017-03-24 2017-03-24 一种含腔体结构的三维陶瓷基板及其制备方法

Publications (2)

Publication Number Publication Date
CN106981458A true CN106981458A (zh) 2017-07-25
CN106981458B CN106981458B (zh) 2020-05-22

Family

ID=59339585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710181066.9A Active CN106981458B (zh) 2017-03-24 2017-03-24 一种含腔体结构的三维陶瓷基板及其制备方法

Country Status (1)

Country Link
CN (1) CN106981458B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863436A (zh) * 2017-10-13 2018-03-30 武汉利之达科技股份有限公司 一种含金属腔体的三维陶瓷基板及其制备方法
CN107978567A (zh) * 2017-11-29 2018-05-01 华中科技大学 一种三维陶瓷基板及其制备方法
CN111925228A (zh) * 2020-05-15 2020-11-13 山西华微紫外半导体科技有限公司 氧化铝陶瓷基板上围坝的共晶焊接方法
CN112290772A (zh) * 2020-08-26 2021-01-29 北京卫星制造厂有限公司 一种负载点电源模块的3d集成结构及组装工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1215711A (zh) * 1998-09-25 1999-05-05 清华大学 精密陶瓷部件的无毒性凝胶注模成型工艺
CN101496112A (zh) * 2005-12-06 2009-07-29 科奥瑞新公司 化学键合的陶瓷辐射屏蔽材料及制备方法
CN102709442A (zh) * 2012-05-25 2012-10-03 瑞声声学科技(深圳)有限公司 Led封装挡墙的制造方法
CN106029594A (zh) * 2014-02-21 2016-10-12 肖特股份有限公司 高均匀性玻璃陶瓷部件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1215711A (zh) * 1998-09-25 1999-05-05 清华大学 精密陶瓷部件的无毒性凝胶注模成型工艺
CN101496112A (zh) * 2005-12-06 2009-07-29 科奥瑞新公司 化学键合的陶瓷辐射屏蔽材料及制备方法
CN102709442A (zh) * 2012-05-25 2012-10-03 瑞声声学科技(深圳)有限公司 Led封装挡墙的制造方法
CN106029594A (zh) * 2014-02-21 2016-10-12 肖特股份有限公司 高均匀性玻璃陶瓷部件

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863436A (zh) * 2017-10-13 2018-03-30 武汉利之达科技股份有限公司 一种含金属腔体的三维陶瓷基板及其制备方法
CN107863436B (zh) * 2017-10-13 2019-11-19 武汉利之达科技股份有限公司 一种含金属腔体的三维陶瓷基板及其制备方法
CN107978567A (zh) * 2017-11-29 2018-05-01 华中科技大学 一种三维陶瓷基板及其制备方法
CN107978567B (zh) * 2017-11-29 2020-11-06 武汉利之达科技股份有限公司 一种三维陶瓷基板及其制备方法
CN111925228A (zh) * 2020-05-15 2020-11-13 山西华微紫外半导体科技有限公司 氧化铝陶瓷基板上围坝的共晶焊接方法
CN112290772A (zh) * 2020-08-26 2021-01-29 北京卫星制造厂有限公司 一种负载点电源模块的3d集成结构及组装工艺
CN112290772B (zh) * 2020-08-26 2022-03-04 北京卫星制造厂有限公司 一种负载点电源模块的3d集成结构及组装工艺

Also Published As

Publication number Publication date
CN106981458B (zh) 2020-05-22

Similar Documents

Publication Publication Date Title
CN106981458A (zh) 一种含腔体结构的三维陶瓷基板及其制备方法
KR102107901B1 (ko) 전력 반도체 집성식 패키징용 세라믹 모듈 및 그 제조 방법
CN102263194A (zh) 半导体封装与制造半导体封装的方法
CN107863436B (zh) 一种含金属腔体的三维陶瓷基板及其制备方法
CN108133670B (zh) 集成封装led显示模块封装方法及led显示模块
CN103219447B (zh) Top-led封装器件及其制备方法
CN109904138A (zh) 一种三维陶瓷基板及其制备方法
US20060186423A1 (en) Method of making optical light engines with elevated LEDs and resulting product
CN101123286A (zh) 发光二极管封装结构和方法
WO2014101602A1 (zh) 应用远距式荧光粉层的led封装结构及其制成方法
WO2012012974A1 (zh) 一种led封装结构及其封装方法
CN109545771A (zh) 一种高集成模块级封装用多层氮化铝基板及其制造方法
CN103730565B (zh) 一种氮化铝cob led光源的封装方法
JP2011138831A (ja) 発光装置の製造方法
CN103755351A (zh) Led用低成本氮化铝陶瓷基片的生产方法
US8883533B2 (en) Method for manufacturing light emitting diode package
CN102468403A (zh) 发光二极管封装结构
CN103840063A (zh) Led封装基板及其制作方法
CN102891242A (zh) Led封装器件
CN103165797A (zh) 白光led薄膜封装用荧光粉预制薄膜及其制备方法
Chu et al. A silicon-based LED packaging substrate with an island structure for phosphor encapsulation shaping
Cheng et al. White LEDs with high optical consistency packaged using 3D ceramic substrate
CN108811307B (zh) 一种三维陶瓷电路板及其制备方法
CN104900780B (zh) Led卷对卷封装模组
Cao et al. Silicon-based system in packaging for light emitting diodes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: The invention relates to a three-dimensional ceramic substrate containing a cavity structure and a preparation method thereof

Effective date of registration: 20220317

Granted publication date: 20200522

Pledgee: Bank of China Limited Wuhan provincial branch

Pledgor: WUHAN LIZHIDA TECHNOLOGY CO.,LTD.

Registration number: Y2022420000066

PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Granted publication date: 20200522

Pledgee: Bank of China Limited Wuhan provincial branch

Pledgor: WUHAN LIZHIDA TECHNOLOGY CO.,LTD.

Registration number: Y2022420000066