CN106936742A - 基于神经网络的多档码速率自适应解调系统及方法 - Google Patents

Abstract

本发明提出了一种基于神经网络的多档码速率自适应解调系统及方法，用于解决现有多档码速率自适应解调系统实现复杂度高及解调方法计算量大的技术问题；在该解调系统中，ADC采样模块先采样模拟调制信号，码元特征点提取模块再利用构建神经网络模块训练的一维卷积神经网络对采样后信号的相位突变点进行检测，码速率估计模块再根据该检测结果估计采样后信号码速率，信噪比估计模块再估计采样后信号信噪比，控制器模块再根据码速率估计结果和信噪比估计结果选择解调模块的低通滤波系数和内插结构，并计算解调模块的采样率转换倍数，最后解调模块利用选择出的低通滤波系数和内插结构，以及计算出的采样率转换倍数，对采样后信号进行解调。

Description

基于神经网络的多档码速率自适应解调系统及方法

技术领域

本发明属于数字通信技术领域，涉及一种基于神经网络的多档码速率自适应解调系统及方法，可用于载波速率已知，码速率在已知的多档码速率中变化的相移键控(PSK)解调系统中。

背景技术

数字调制解调技术是数字通信系统中必不可少的组成部分，所谓调制是指为了易于发射基带信号，而将基带信号加载到较高频率的载波信号上的过程；解调则是调制的逆过程，是从已调信号中恢复出原始基带信号的过程，而数字调制解调则是采用数字信号处理的方法来实现调制解调。

根据基带信息控制载波参数的不同，现有的数字调制方式可以分为幅度键控(ASK)、频移键控(FSK)和相移键控(PSK)三种基本调制方式，它们分别将基带信号的信息加载在载波的幅度、频率和相位上，其中PSK调制在这三种基本数字调制方式中，抗噪性能最好，频谱利用率最高，现已在中高速数据传输场合中得到广泛应用，如卫星通信等场合。

在卫星通信系统中，信道受到太空粒子的干扰，以及长距离传输时受到天气等因素的影响，信道质量往往有较大的差别，所以发送端往往会在不更改其他调制参数的情况下，根据不同信道质量，采用不同的码速率，当信道质量较佳时，采用较高码速率进行通信，以保证高速率通信，当信道质量较恶劣的时候，为保证系统的通信质量，则采用较低码速率进行通信，所以地面接收端必须能在未知当前码速率的情况下，估计出当前码速率，进而完成自适应解调。一般地，发送端和接收端采用约定的多档码速率来适应不同信道质量的通信，该种方式下，可减小接收端自适应解调系统的复杂度，同时可提高码速率估计准确度，进而提高解调性能。

目前，针对多档码速率自适应解调的研究较多，这些研究中提出的自适应解调系统一般包括ADC采样模块、码速率估计模块、载波同步模块、下采样模块、基于单点Farrow内插结构的定时同步模块以及判决输出模块，ADC采样模块先对模拟调制信号进行采样，载波同步模块再对采样后信号进行载波恢复、下变频和低通滤波，下采样模块再将载波同步模块输出信号的采样率转换为适合定时同步模块处理的采样率，定时同步模块再对采样率转换后信号进行定时同步，最后判决输出模块对定时同步后信号进行符号判决，判决输出数据即为最终解调输出数据，其中码速率估计模块通过对采样后信号或者下变频后信号进行多组滤波或多次抽取来实现对当前码速率的估计，进而使得多档码速率的自适应解调成为可能，但多组滤波或者多次抽取增大了码速率估计模块的实现复杂度，进而使得该种解调系统实现复杂度较高，例如申请公布号为CN105516041 A、名称为“一种低信噪比下自适应数字解调系统”的专利申请，公开了一种低信噪比下的多档码速率自适应解调系统，该系统中，码速率估计原理为：首先将下变频后信号依次通过N个档位的低通滤波器，其中N为发送端可能发送的码速率的种类数，然后再比较各个低通滤波器输出信号分别经过一个带通滤波器和一个低通滤波器后的信号功率大小，最后根据比较结果判断当前码速率的档位，该解调系统可以在较低信噪比下取得较好的解调性能，但是N个档位的滤波设计增大了系统的资源占用率和实现复杂度；目前针对多档码速率的自适应解调方法，一般通过对模拟调制信号的采样后信号或下变频后信号进行多组滤波或多次抽取，再通过比较多组滤波或多次抽取后信号的幅度大小或者功率大小来判断当前码速率档位，例如授权公告号为CN102801663B、名称为“一种用于深空探测器的多档码速率估计方法”的中国专利，公开了一种多档已知码速率的自适应解调方法，先对模拟调制信号的采样后信号分别进行高速率、中速率和低速率的滤波抽样，再按照低速率信号优先于中速率信号优先于高速率信号的顺序对滤波抽样后信号进行码速率估计，其中码速率估计方法具体为：首先对滤波抽样后信号进行去调制处理，然后对去调制后信号进行FFT运算，并计算FFT运算后实部与虚部的平方和，最后通过判断计算出的平方和的最大值、次大值、第三大值以及除最大值、次大值、第三大值外的平均值来判断当前的码速率档位，因为该解调方法进行了3次滤波抽样，所以其计算量较大。

发明内容

本发明针对上述已有系统及方法存在的缺点，提出了一种基于神经网络的多档码速率自适应解调系统及方法，利用PSK调制信号只有有限种相位以及神经网络可用于分类的特点，对未知码速率档位的采样后信号的码速率进行估计，从而实现对多档码速率的自适应解调，用于解决现有多档码速率自适应解调系统实现复杂度高及解调方法计算量大的技术问题。

为实现上述目的，本发明采取的技术方案为：

一种基于神经网络的多档码速率自适应解调系统，包括ADC采样模块、构建神经网络模块、码元特征点提取模块、码速率估计模块、信噪比估计模块、解调模块和控制器模块，其中：

ADC采样模块，用于将接收的模拟调制信号S₁转化为数字信号S₂；

构建神经网络模块，用于构建一维卷积神经网络，并利用数字信号S₂及对应的相位突变标记，对该一维卷积神经网络进行训练；

码元特征点提取模块，用于利用构建神经网络模块的训练结果，对数字信号S₂的每个采样点的相位进行检测，并输出检测结果；

码速率估计模块，用于根据码元特征点提取模块的检测结果，对数字信号S₂的码速率进行估计，并输出码速率估计结果；

信噪比估计模块，用于对数字信号S₂的信噪比进行估计，并输出信噪比估计结果；

解调模块，包括载波同步模块、下采样模块、定时同步模块和判决输出模块，其中：载波同步模块，用于对数字信号S₂进行载波恢复、下变频和低通滤波，并输出低通滤波后的高速基带信号S₃；下采样模块，用于对高速基带信号S₃的采样率进行转换，并输出转换后的低速基带信号S₄；定时同步模块，用于对低速基带信号S₄进行定时同步，并输出定时同步后的待判决数字信号S₅；判决输出模块，用于对待判决数字信号S₅进行符号判决，并输出判决后数据；

控制器模块，用于根据码速率估计模块的码速率估计结果和信噪比估计模块的信噪比估计结果，对载波同步模块进行低通滤波时采用的一组低通滤波系数及定时同步模块采用的Farrow内插结构进行选择，并对下采样模块的采样率转换倍数进行计算。

上述的基于神经网络的多档码速率自适应解调系统，所述低通滤波，其滤波系数包括N组预先设计的低通滤波系数，且该N组低通滤波系数与发送端可能发送的N档码速率相对应。

上述的基于神经网络的多档码速率自适应解调系统，所述定时同步模块，包括2点、3点和4点Farrow内插结构。

一种基于神经网络的多档码速率自适应解调方法，包括如下步骤：

(1)、ADC采样模块对模拟调制信号S₁进行模数转换：ADC采样模块接收模拟调制信号S₁，并以采样频率f_s对该模拟调制信号S₁进行采样，得到数字信号S₂；

(2)、构建神经网络模块获取训练的一维卷积神经网络：构建神经网络模块构建一维卷积神经网络，并利用数字信号S₂及对应的相位突变标记，对构建的一维卷积神经网络进行训练，得到训练的一维卷积神经网络；

(3)、码元特征点提取模块获取携带有数字信号S₂相位突变信息的数字序列：码元特征点提取模块利用训练的一维卷积神经网络对数字信号S₂的相位突变点进行检测，在检测出相位突变的采样点处标记数字1，在未检测出相位突变的采样点处标记数字0，得到标记的0或1数字序列并输出；

(4)、码速率估计模块根据标记的0或1数字序列，对数字信号S₂的码速率进行估计，得到估计码速率rb并输出；

(5)、信噪比估计模块对数字信号S₂的信噪比进行估计，得到数字信号S₂的估计信噪比SNR并输出；

(6)、控制器模块选择Farrow内插结构和一组低通滤波系数，同时计算采样率转换倍数m：

(6a)、控制器模块根据数字信号S₂的估计信噪比SNR，选择定时同步模块采用的Farrow内插结构；

(6b)、控制器模块根据估计码速率rb及已知的发送端可能发送的码速率，计算数字信号S₂的真实码速率rb_s，并从载波同步模块预先设计的N组低通滤波系数中，选择出与该真实码速率rb_s相对应的一组低通滤波系数；

(6c)、控制器模块根据定时同步模块采用的Farrow内插结构，利用ADC采样模块的采样频率f_s和数字信号S₂的真实码速率rb_s，计算下采样模块的采样率转换倍数m；

(7)、载波同步模块获取高速基带信号S₃：

(7a)、载波同步模块对数字信号S₂进行载波恢复，得到本地载波信号f₀；

(7b)、载波同步模块利用本地载波信号f₀，对数字信号S₂进行下变频，得到下变频后数字信号S₂'；

(7c)、载波同步模块利用步骤(6b)选择出的一组低通滤波系数，对下变频后数字信号S₂'进行低通滤波，得到高速基带信号S₃并输出；

(8)、下采样模块利用步骤(6c)计算出的采样率转换倍数m，对高速基带信号S₃的采样率进行速率转换，得到采样率为f_s/m的低速基带信号S₄并输出；

(9)、定时同步模块采用步骤(6a)选择出的Farrow内插结构，对低速基带信号S₄进行定时同步，得到待判决数字信号S₅并输出；

(10)、判决输出模块，对待判决数字信号S₅进行符号判决，得到判决后数据并输出，实现对未知码速率档的模拟调制信号的自适应解调。

本发明与现有技术相比，具有以下优点：

1、本发明的解调系统中，码元特征点提取模块利用构建神经网络模块训练的一维卷积神经网络对采样后信号的相位突变点进行检测，因为神经网络可通过训练实现分类功能，且对相位突变的检测非常敏感，对噪声不敏感，所以利用一维卷积神经网络估计码速率具有可行性，且构建神经网络模块只需利用已知的多档码速率中的其中一档码速率对应的采样后数据，对创建的一维卷积神经网络进行一次训练，即可实现对3种以上的多档不同码速率调制信号的自适应解调，从而有效减小了解调系统的实现复杂度，并提高了系统的适应范围。

2、本发明的解调系统中，载波同步模块在进行低通滤波时只需进行一组低通滤波，避免了现有的多档码速率自适应系统大都需要进行多组滤波的问题，从而进一步有效减小了解调系统的实现复杂度。

3、本发明的解调方法中，在对采样率转换后信号进行定时同步时，根据采样后信号的信噪比，采用最合适的Farrow内插结构来实现定时同步，当信噪比较高时，使用2点或者3点Farrow内插结构，避免了现有PSK解调方法中大都采用固定的4点Farrow内插结构的缺点，从而有效减小了解调方法的计算量，提高了解调效率。

4、本发明的解调方法中，在对采样后信号的码速率进行估计时，采用卡尔曼滤波器对相邻相位突变标记之间的采样点数的偏差值进行了滤除，从而提高了码速率估计的准确度和抗噪声性能。

附图说明

附图1是本发明解调系统的结构示意图；

附图2是本发明解调方法的实现流程图；

附图3是本发明实施例中对码速率为5MHz、10MHz和15MHz的调制信号的码元特征点分别进行提取的提取结果波形图；

附图4是本发明实施例中码速率分别为5MHz、10MHz和15MHz时，载波同步模块的输出信号波形图；

附图5是本发明实施例中发送端原始码元波形图以及码速率分别为5MHz、10MHz和15MHz时，判决输出模块的输出信号波形图。

具体实施方式

以下结合附图和具体实施例，对本发明作进一步详细说明。

参照图1，一种基于神经网络的多档码速率自适应解调系统，包括ADC采样模块1、构建神经网络模块2、码元特征点提取模块3、码速率估计模块4、信噪比估计模块5、解调模块6和控制器模块7，其中：

ADC采样模块1，用于将接收的模拟调制信号S₁转化为数字信号S₂，可根据待设计系统的要求选择合适的ADC芯片，本发明中，选择12位位宽，最高采样频率为500MHz的ADC9434芯片作为一个实施例；

构建神经网络模块2，用于构建一维卷积神经网络，并利用数字信号S₂及对应的相位突变标记，对该一维卷积神经网络进行训练，本发明中采用的一维卷积神经网络是一种非线性模型，它通过多个感知器的组合叠加来解决非线性的分类问题，对于PSK信号而言，载波的每一种相位就是一个类别，所以通过神经网络的学习，最终可以将载波的几类相位分类出来，即就是可以通过一维卷积神经网络检测出相位突变。

码元特征点提取模块3，用于利用构建神经网络模块2的训练结果，对数字信号S₂的每个采样点的相位进行检测，并输出检测结果；

码速率估计模块4，用于根据码元特征点提取模块3的检测结果，对数字信号S₂的码速率进行估计，并输出码速率估计结果，该模块是实现多档码速率自适应解调的关键部分，其实现的可行性及码速率估计准确度决定了多档码速率自适应解调系统是否具有可行性；

信噪比估计模块5，用于对数字信号S₂的信噪比进行估计，并输出信噪比估计结果；

解调模块6，包括载波同步模块61、下采样模块62、定时同步模块63和判决输出模块64，其中：载波同步模块61，用于对数字信号S₂进行载波恢复、下变频和低通滤波，并输出低通滤波后的高速基带信号S₃，在进行低通滤波时，所用的滤波系数包括N组预先设计的低通滤波系数，且该N组低通滤波系数与发送端可能发送的N档码速率相对应，因为在进行低通滤波时需要设计的低通滤波器的截止频率或者过渡带和码速率有关，所以需要根据N档不同的码速率设计N组不同的低通滤波系数，而在具体的某次任务中，系统会根据当前的码速率，在这N组中选择其中的一组滤波系数对下变频后信号进行滤波；下采样模块62，用于对高速基带信号S₃的采样率进行转换，并输出转换后的低速基带信号S₄，这里进行采样率转换的原因是：定时同步模块63对其输入信号的采样率有一定要求，且会根据定时同步模块63采用的算法结构的不同而对输入信号的采样率的要求不同；定时同步模块63，用于对低速基带信号S₄进行定时同步，并输出定时同步后的待判决数字信号S₅，其中，定时同步采用基于Farrow内插结构的Gardner环算法来消除发送端与接收端的时钟误差和传输过程中的信号时延，Gardner环一般由内插滤波器、数控振荡器、基于Gardner算法的相位误差检测器以及环路滤波器组成，本发明中定时同步模块有2点、3点和4点Farrow内插结构可选，2点Farrow内插结构要求输入信号的采样率是码速率的2倍，3点和4点Farrow内插结构则同理；判决输出模块64，用于对待判决数字信号S₅进行符号判决，并输出判决后数据，这里的符号判决是指：所判决数据大于0时判为1，小于0时判为0，判决后数据即为解调输出数据；

控制器模块7，用于根据码速率估计模块4的码速率估计结果和信噪比估计模块5的信噪比估计结果，对载波同步模块61进行低通滤波时采用的一组低通滤波系数及定时同步模块63采用的Farrow内插结构进行选择，并对下采样模块62的采样率转换倍数进行计算。

参照图2，一种基于神经网络的多档码速率自适应解调方法，包括如下步骤：

步骤1、ADC采样模块1对模拟调制信号S₁进行模数转换：ADC采样模块1接收模拟调制信号S₁，并以采样频率f_s对该模拟调制信号S₁进行采样，得到数字信号S₂。

步骤2、构建神经网络模块2获取训练的一维卷积神经网络：构建神经网络模块2构建一维卷积神经网络，并利用数字信号S₂及对应的相位突变标记，对构建的一维卷积神经网络进行训练，得到训练的一维卷积神经网络，其中，本发明中的一维卷积神经网络，包括依次连接的输入层、卷积层、隐含层和输出层，其中输入层的节点个数与一个载波周期的采样点个数M相同，输入层的输入向量为数字信号S₂的连续M个采样点，输出层的节点个数为1，输出层的输出向量为输入层的输入向量中是否含有相位突变的一个标记，在对该一维卷积神经网络进行训练时，只需利用发送端可能发送的其中一种档码速率对应的数字信号S₂作为训练数据，对该一维卷积神经网络进行一次训练即可，从而可减小训练的复杂度，进而减小整个解调系统的实现复杂度，为了使一次训练可以在不同信噪比下都能取得良好的相位检测结果，本实施例中将训练时的数字信号S₂的信噪比设为0。

步骤3、码元特征点提取模块3获取携带有数字信号S₂相位突变信息的数字序列：码元特征点提取模块3利用训练的一维卷积神经网络对数字信号S₂的相位突变点进行检测，在检测出相位突变的采样点处标记数字1，在未检测出相位突变的采样点处标记数字0，得到标记的0或1数字序列并输出。

步骤4、码速率估计模块4根据标记的0或1数字序列，对数字信号S₂的码速率进行估计，得到估计码速率rb并输出，计算估计码速率rb的实施步骤如下：

步骤4a、码速率估计模块4对标记的0或1数字序列中相邻两个数字1之间的采样点数进行统计，并依次以10个统计结果为一组，再统计每组中的最小值，并将每组的最小值依次存储至数组phase中；

步骤4b、码速率估计模块4对数组phase中的数值进行卡尔曼滤波，并将滤波结果赋值给N_min；

步骤4c、码速率估计模块4对估计码速率rb进行计算，计算公式为：

其中，f_s为ADC采样模块1的采样频率。

这里的最小相位间隔N_min即对应一个码元内的采样点数，但由于噪声的存在以及采样位置可能不在一个码元的起始位置等原因，而导致会出现一定的测量误差，所以本发明中以10个统计结果为一组，即至少每10个码元搜索一次单次最小相位间隔N_min'，因为一般的数字通信系统中都会对基带信号进行加扰处理，使码元较均匀地分散开来，减少长0长1码元串出现的概率，所以从工程经验的角度而言，一般10个码元中就会出现一个最小码元，但为了避免一些特殊情况，本发明中采用卡尔曼滤波将偏差较大的值滤除掉，进一步增加码速率估计准确度。

表1

参考表1是信噪比为10dB、码速率为10MHz时，以10个统计结果为一组时，每组中的最小值，即数组phase中的数值，再对数组phase中的数值进行卡尔曼滤波，在本实施例中phase[15]的值为63，显然是一个偏差值，由表1中的其他正常值可推知63应该对应两个码元的采样点数，而这种情况是可能存在的，所以本发明中使用卡尔曼滤波器对phase数组中的数值进行平滑滤波，本实施例中卡尔曼滤波器的最后滤波结果为32.7，即N_min为32.7，再结合本实施例中ADC采样模块1的采样频率f_s(320MHz)，可计算出的估计码速率rb为9.79MHz。

步骤5、信噪比估计模块5对数字信号S₂的信噪比进行估计，得到数字信号S₂的估计信噪比SNR并输出，本实施例中采用基于信号协方差矩阵分解算法估计信噪比，但本发明中并不局限于仅使用该方法。

步骤6、控制器模块7选择Farrow内插结构和一组低通滤波系数，同时计算采样率转换倍数m：

步骤6a、控制器模块7根据数字信号S₂的估计信噪比SNR，选择定时同步模块63采用的Farrow内插结构，选择方法为：当估计信噪比SNR大于30dB时，选择2点Farrow内插结构，当估计信噪比SNR大于20dB小于30dB时，选择3点Farrow内插结构，否则选择4点Farrow内插结构，本发明设计该种选择方法是考虑到较高信噪比下，采用2点Farrow内插结构和4点Farrow内插结构的解调效果差别不大，而2点Farrow内插结构下，定时同步模块的输入信号的采样率是码速率的2倍，4点Farrow内插结构下，则对应的是码速率的4倍，所以2点Farrow内插结构下的处理数据量是4点Farrow内插结构下的一半，从而该种设计方法可以有效减小解调过程中的计算量。

步骤6b、控制器模块7根据估计码速率rb及已知的发送端可能发送的码速率，计算数字信号S₂的真实码速率rb_s，并从载波同步模块61预先设计的N组低通滤波系数中，选择出与该真实码速率rb_s相对应的一组低通滤波系数，其中，计算真实码速率rb_s的步骤为：

步骤6b1、控制器模块7计算|rb-rb_i|，得到码速率估计误差R_i，其中，rb_i为发送端可能发送的码速率，i为码速率档位，且i的取值从1到N，N为发送端可能发送的码速率种类数；

步骤6b2、控制器模块7计算码速率估计误差R_i的最小值R_min，并将计算出的最小值R_min对应的发送端可能发送的码速率rb_i赋值给数字信号S₂的真实码速率rb_s。

步骤6b1和步骤6b2即就是通过将估计码速率rb与发送端可能发送的各档码速率相比较，得到一个和估计码速率rb相差最小的一个已知码速率作为当前数字信号S₂的真实码速率rb_s，如在本实施例中，发送端可能发送3档码速率的调制信号，分别为5MHz，10MHz，15MHz，由步骤4已计算出估计码速率rb为9.79MHz，则控制器模块7按照步骤6b1和步骤6b2可求出rb_s为10MHz。

步骤6c、控制器模块7根据定时同步模块63采用的Farrow内插结构，利用ADC采样模块1的采样频率f_s和数字信号S₂的真实码速率rb_s，计算下采样模块62的采样率转换倍数m，其中采样率转换倍数m的计算公式为：

步骤7、载波同步模块61获取高速基带信号S₃：

步骤7a、载波同步模块61对数字信号S₂进行载波恢复，得到本地载波信号f₀；

步骤7b、载波同步模块61利用本地载波信号f₀，对数字信号S₂进行下变频，得到下变频后数字信号S₂'；

步骤7c、载波同步模块61利用步骤6b选择出的一组低通滤波系数，对下变频后数字信号S₂'进行低通滤波，得到高速基带信号S₃并输出，其中，高速基带信号S₃即为载波同步模块的输出。

步骤8、下采样模块62利用步骤6c计算出的采样率转换倍数m，对高速基带信号S₃的采样率进行速率转换，得到采样率为f_s/m的低速基带信号S₄并输出。

步骤9、定时同步模块63采用步骤6a选择出的Farrow内插结构，对低速基带信号S₄进行定时同步，得到待判决数字信号S₅并输出。

步骤10、判决输出模块64，对待判决数字信号S₅进行符号判决，得到判决后数据并输出，实现对未知码速率档的模拟调制信号的自适应解调。

以下结合仿真实验，对本发明的技术效果进行详细说明：

1、仿真条件和内容：

本实施例中，ADC采样模块1通过采用一块ADC采集卡来实现，具体的ADC芯片为AD公司的ADC9434芯片，其位宽为12位，最高采样频率为500MHz，系统中的其他模块均通过在通用计算机上编写Matlab程序来实现。

为了考核本发明对多档码速率的自适应解调能力，本实施例对采样速率f_s为320MHz，载波速率f_c为140MHz，信噪比为10dB，码速率rb为5MHz、10MHz和15MHz的调制信号进行自适应解调过程的仿真。

2、仿真结果分析：

参照图3，图3(a)、图3(b)和图3(c)分别是数字信号S₂的码速率为5MHz、10MHz和15MHz时，码元特征点提取模块3的一段输出波形。从图3(a)、图3(b)和图3(c)可以看出，3种不同码速率下，训练完成的一维卷积神经网络在较低信噪比下对码元突变点的检测均非常灵敏，所以该仿真验证了本发明中利用一维卷积神经网络对数字信号S₂的码速率进行估计的可行性。

参照图4，图4(a)、图4(b)和图4(c)分别是对码速率为5MHz、10MHz和15MHz的模拟调制信号进行解调时，载波同步模块61的输出信号波形图。从图4(a)、图4(b)和图4(c)可以看出，3种不同码速率下，载波同步模块61的输出信号中的高频分量均已被滤除，所以该仿真验证了本发明中控制器模块7选择的低通滤波系数的正确性，也再次验证了利用一维卷积神经网络估计码速率的可行性。

参照图5，图5(a)是发送端的原始码元序列波形图，图5(b)、图5(c)和图5(d)分别是对携带相同原始码元信息的码速率为5MHz、10MHz和15MHz的模拟调制信号进行自适应解调时，判决输出模块64的输出波形图，所以从图5可以看出，3种码速率下，判决输出模块64的输出波形与发送端发送的原始码元相同，所以该仿真验证了本发明中自适应解调的正确性以及系统实现的可行性。

本发明未详细说明部分属于本领域技术人员公知常识。

以上描述仅是本发明的一个具体实例，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (9)

1.一种基于神经网络的多档码速率自适应解调系统，其特征在于：包括ADC采样模块、构建神经网络模块、码元特征点提取模块、码速率估计模块、信噪比估计模块、解调模块和控制器模块，其中：

ADC采样模块，用于将接收的模拟调制信号S₁转化为数字信号S₂；

构建神经网络模块，用于构建一维卷积神经网络，并利用数字信号S₂及对应的相位突变标记，对该一维卷积神经网络进行训练；

码元特征点提取模块，用于利用构建神经网络模块的训练结果，对数字信号S₂的每个采样点的相位进行检测，并输出检测结果；

码速率估计模块，用于根据码元特征点提取模块的检测结果，对数字信号S₂的码速率进行估计，并输出码速率估计结果；

信噪比估计模块，用于对数字信号S₂的信噪比进行估计，并输出信噪比估计结果；

解调模块，包括载波同步模块、下采样模块、定时同步模块和判决输出模块，其中：载波同步模块，用于对数字信号S₂进行载波恢复、下变频和低通滤波，并输出低通滤波后的高速基带信号S₃；下采样模块，用于对高速基带信号S₃的采样率进行转换，并输出转换后的低速基带信号S₄；定时同步模块，用于对低速基带信号S₄进行定时同步，并输出定时同步后的待判决数字信号S₅；判决输出模块，用于对待判决数字信号S₅进行符号判决，并输出判决后数据；

控制器模块，用于根据码速率估计模块的码速率估计结果和信噪比估计模块的信噪比估计结果，对载波同步模块进行低通滤波时采用的一组低通滤波系数及定时同步模块采用的Farrow内插结构进行选择，并对下采样模块的采样率转换倍数进行计算。

2.根据权利要求1中所述的基于神经网络的多档码速率自适应解调系统，其特征在于：所述低通滤波，其滤波系数包括N组预先设计的低通滤波系数，且该N组低通滤波系数与发送端可能发送的N档码速率相对应。

3.根据权利要求1中所述的基于神经网络的多档码速率自适应解调系统，其特征在于：所述定时同步模块，包括2点、3点和4点Farrow内插结构。

4.一种基于神经网络的多档码速率自适应解调方法，其特征在于包括如下步骤：

(1)、ADC采样模块对模拟调制信号S₁进行模数转换：ADC采样模块接收模拟调制信号S₁，并以采样频率f_s对该模拟调制信号S₁进行采样，得到数字信号S₂；

(2)、构建神经网络模块获取训练的一维卷积神经网络：构建神经网络模块构建一维卷积神经网络，并利用数字信号S₂及对应的相位突变标记，对构建的一维卷积神经网络进行训练，得到训练的一维卷积神经网络；

(3)、码元特征点提取模块获取携带有数字信号S₂相位突变信息的数字序列：码元特征点提取模块利用训练的一维卷积神经网络对数字信号S₂的相位突变点进行检测，在检测出相位突变的采样点处标记数字1，在未检测出相位突变的采样点处标记数字0，得到标记的0或1数字序列并输出；

(4)、码速率估计模块根据标记的0或1数字序列，对数字信号S₂的码速率进行估计，得到估计码速率rb并输出；

(5)、信噪比估计模块对数字信号S₂的信噪比进行估计，得到数字信号S₂的估计信噪比SNR并输出；

(6)、控制器模块选择Farrow内插结构和一组低通滤波系数，同时计算采样率转换倍数m：

(6a)、控制器模块根据数字信号S₂的估计信噪比SNR，选择定时同步模块采用的Farrow内插结构；

(6b)、控制器模块根据估计码速率rb及已知的发送端可能发送的码速率，计算数字信号S₂的真实码速率rb_s，并从载波同步模块预先设计的N组低通滤波系数中，选择出与该真实码速率rb_s相对应的一组低通滤波系数；

(6c)、控制器模块根据定时同步模块采用的Farrow内插结构，利用ADC采样模块的采样频率f_s和数字信号S₂的真实码速率rb_s，计算下采样模块的采样率转换倍数m；

(7)、载波同步模块获取高速基带信号S₃：

(7a)、载波同步模块对数字信号S₂进行载波恢复，得到本地载波信号f₀；

(7b)、载波同步模块利用本地载波信号f₀，对数字信号S₂进行下变频，得到下变频后数字信号S₂'；

(7c)、载波同步模块利用步骤(6b)选择出的一组低通滤波系数，对下变频后数字信号S₂'进行低通滤波，得到高速基带信号S₃并输出；

(8)、下采样模块利用步骤(6c)计算出的采样率转换倍数m，对高速基带信号S₃的采样率进行速率转换，得到采样率为f_s/m的低速基带信号S₄并输出；

(9)、定时同步模块采用步骤(6a)选择出的Farrow内插结构，对低速基带信号S₄进行定时同步，得到待判决数字信号S₅并输出；

(10)、判决输出模块，对待判决数字信号S₅进行符号判决，得到判决后数据并输出，实现对未知码速率档的模拟调制信号的自适应解调。

5.根据权利要求4所述的基于神经网络的多档码速率自适应解调方法，其特征在于：步骤(2)中所述的一维卷积神经网络，包括依次连接的输入层、卷积层、隐含层和输出层，其中输入层的节点个数与一个载波周期的采样点个数M相同，输入层的输入向量为数字信号S₂的连续M个采样点，输出层的节点个数为1，输出层的输出向量为输入层的输入向量中是否含有相位突变的一个标记。

6.根据权利要求4所述的基于神经网络的多档码速率自适应解调方法，其特征在于：步骤(4)中所述的对数字信号S₂的码速率进行估计，实现步骤为：

(4a)、码速率估计模块对标记的0或1数字序列中相邻两个数字1之间的采样点数进行统计，并依次以10个统计结果为一组，再统计每组中的最小值，并将每组的最小值依次存储至数组phase中；

(4b)、码速率估计模块对数组phase中的数值进行卡尔曼滤波，并将滤波结果赋值给N_min；

(4c)、码速率估计模块对估计码速率rb进行计算，计算公式为：

$rb=\frac{f_s}{N_{min}}$

其中，f_s为ADC采样模块的采样频率。

7.根据权利要求4所述的基于神经网络的多档码速率自适应解调方法，其特征在于：步骤(6a)中所述的选择定时同步模块采用的Farrow内插结构，选择方法为：当估计信噪比SNR大于30dB时，选择2点Farrow内插结构，当估计信噪比SNR大于20dB小于30dB时，选择3点Farrow内插结构，否则选择4点Farrow内插结构。

8.根据权利要求4所述的基于神经网络的多档码速率自适应解调方法，其特征在于：步骤(6b)中所述的计算数字信号S₂的真实码速率rb_s，实现步骤为：

(6b1)、控制器模块计算|rb-rb_i|，得到码速率估计误差R_i，其中，rb_i为发送端可能发送的码速率，i为码速率档位，且i的取值从1到N，N为发送端可能发送的码速率种类数；

(6b2)、控制器模块计算码速率估计误差R_i的最小值R_min，并将计算出的最小值R_min对应的发送端可能发送的码速率rb_i赋值给数字信号S₂的真实码速率rb_s。

9.根据权利要求4所述的基于神经网络的多档码速率自适应解调方法，其特征在于：步骤(6c)中所述的计算下采样模块的采样率转换倍数m，计算公式为：