CN106935561B - 防止导通孔电性断裂的半导体封装构造 - Google Patents
防止导通孔电性断裂的半导体封装构造 Download PDFInfo
- Publication number
- CN106935561B CN106935561B CN201511015466.XA CN201511015466A CN106935561B CN 106935561 B CN106935561 B CN 106935561B CN 201511015466 A CN201511015466 A CN 201511015466A CN 106935561 B CN106935561 B CN 106935561B
- Authority
- CN
- China
- Prior art keywords
- hole
- metal layer
- packaging structure
- via hole
- air bag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000010410 layer Substances 0.000 claims abstract description 106
- 239000002184 metal Substances 0.000 claims abstract description 95
- 229910052751 metal Inorganic materials 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000011241 protective layer Substances 0.000 claims abstract description 21
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 3
- 239000003973 paint Substances 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 2
- 230000008646 thermal stress Effects 0.000 abstract description 8
- 230000006378 damage Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000004941 influx Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000005304 optical glass Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明揭示一种防止导通孔电性断裂的半导体封装构造，包含一元件基板、复数个形成于元件基板中的气囊导通孔、一重配置金属层以及一保护层。元件基板的一表面上设置有复数个焊垫。每一气囊导通孔包含一贯穿孔、一孔壁金属层以及一孔底金属层，贯穿孔以对准焊垫的方式贯穿元件基板，孔壁金属层形成于贯穿孔的内侧面，孔底金属层形成于贯穿孔的内底面，以贴附地接合焊垫并连接孔壁金属层。重配置金属层设置于元件基板的另一表面上并连接孔壁金属层。保护层形成于该另一表面上并覆盖重配置金属层同时封闭贯穿孔的开口，借此能降低热应力对于导电贯孔的破坏。
Description
技术领域
本发明有关于具有导电贯孔的半导体封装领域，特别是有关于一种防止导通孔电性断裂的半导体封装构造，可应用于影像感测芯片、光电芯片、微机电芯片、集成电路芯片等芯片的封装技术，并可适用于芯片尺寸封装构造(Chip Scale Package, CSP)、扇出型晶圆级封装构造(Fan-Out Wafer Level Package, FOWLP)、球格阵列封装构造(BGApackage)等封装型态。
背景技术
在先进半导体封装领域中，硅穿孔(Trough Silicon Via, TSV)、模封导通孔(Trough Molded Via, TMV)等导电贯孔的技术日渐重要，在工艺中纵向电性贯穿晶圆、晶圆型封装模片或面板型封装模片，以电性连接在元件基板的两相对表面的线路，而应用于元件基板可为IC芯片、CIS芯片、光电芯片、微机电芯片或其芯片尺寸封装构造、扇出型晶圆级封装构造。已知的导电贯孔结构是在贯穿孔内制作孔壁金属层与孔底金属层，并在孔内填入介电物质或镀满金属，故导电贯孔的刚性增大，容易受到热应力而断裂。
在CIS晶圆的前段工艺中，制作的线路宽度往纳米化缩小发展，线路连接的金属垫尺寸也随之缩小，连接金属垫的硅穿孔尺寸(孔直径)也随之缩小，搭配不同的晶圆厚度而产出不同的孔深宽比(aspect ratio)的导电贯孔。当硅穿孔尺寸越小，配合在工艺能力限制下的晶圆厚度，相对使得孔深宽比就变得越大。孔深宽比越大时，不仅制作难度变高，硅穿孔电性断裂的问题就变得越严重。
依照目前工艺能力，当金属垫的长宽尺寸为100~110微米，现有的硅穿孔尺寸的直径可以缩小到不小于60微米，硅材质的晶圆厚度可以研磨到100~120微米，即孔深宽比小于2时可以有理想状态量产能力，当孔深宽比大于2且硅穿孔尺寸的直径小于60微米时，硅穿孔电性断裂的问题会导致量产良率与产品可靠度明显下降。
发明内容
为了解决上述的问题，本发明的主要目的在于提供一种防止导通孔电性断裂的半导体封装构造，能降低热应力对于导电贯孔的破坏。特别在孔深宽比与孔底尺寸的特定条件下，可以减轻导通孔内的热应力并加强导通孔内金属层的抗应力强度，使得以导通孔双面电性连接的半导体封装构造的尺寸可进一步缩小。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。本发明揭示一种防止导通孔电性断裂的半导体封装构造，包含一元件基板、复数个气囊导通孔、一重配置金属层以及一保护层。该元件基板具有一第一表面与一第二表面，该第一表面上设置有复数个焊垫。该些气囊导通孔形成于该元件基板中，每一气囊导通孔包含一贯穿孔、一孔壁金属层以及一孔底金属层，该气囊导通孔并具有一朝向该第二表面的开口，该些贯穿孔以对准该些焊垫的方式由该第二表面至该第一表面贯穿该元件基板，该些孔壁金属层形成于该些贯穿孔的内侧面，该孔底金属层形成于该些贯穿孔的内底面，以贴附地接合该些焊垫并连接该些孔壁金属层。该重配置金属层设置于该第二表面上并连接该些孔壁金属层。该保护层形成于该第二表面上并覆盖该重配置金属层。其中，每一贯穿孔具有一开孔尺寸、一孔底尺寸以及一孔壁深度，该开孔尺寸与该孔底尺寸的比值介于0.9~1.1，该孔壁深度与该开孔尺寸的比值介于2~6，并且该孔底尺寸介于10~60微米。
本发明另揭示一种防止导通孔电性断裂的半导体封装构造，包含一元件基板、复数个气囊导通孔、一重配置金属层以及一保护层。该元件基板具有一第一表面与一第二表面，该第一表面上设置有复数个焊垫。该些气囊导通孔形成于该元件基板中，每一气囊导通孔包含一贯穿孔、一孔壁金属层以及一孔底金属层，该气囊导通孔并具有一朝向该第二表面的开口，该些贯穿孔以对准该些焊垫的方式由该第二表面至该第一表面贯穿该元件基板，该些孔壁金属层形成于该些贯穿孔的内侧面，该孔底金属层形成于该些贯穿孔的内底面，以贴附地接合该些焊垫并连接该些孔壁金属层。该重配置金属层设置于该第二表面上并连接该些孔壁金属层。该保护层形成于该第二表面上并覆盖该重配置金属层。其中，该保护层更封闭该些气囊导通孔的该些开口而不填入该些贯穿孔，以使该些气囊导通孔内空气与外部阻绝。其中，该孔底金属层的厚度小于该孔壁金属层的厚度，该孔底金属层的厚度介于1~3微米，并且该孔底金属层与该孔壁金属层暴露于该些气囊导通孔内的空气中。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在前述半导体封装构造中，该保护层可更封闭该些气囊导通孔的该些开口而不填入该些贯穿孔，以使该些气囊导通孔内空气与外部阻绝。
在前述半导体封装构造中，该些气囊导通孔内气压可不小于一大气压。
在前述半导体封装构造中，该些气囊导通孔内具有空气的空腔长度可介于该孔壁深度的80%~100%。
在前述半导体封装构造中，该保护层可为液态涂布的防焊漆层。
在前述半导体封装构造中，该元件基板可选自于影像感测芯片、光电芯片、微机电芯片、芯片尺寸封装体与扇出型晶圆等级封装体的其中之一。
在前述半导体封装构造中，该孔底金属层的厚度可小于该孔壁金属层的厚度而介于1~3微米。
在前述半导体封装构造中，该第一表面可包含一元件设置区，可另包含有一迭压板，可借由一粘着层压合贴附于该第一表面上。
在前述半导体封装构造中，该粘着层可具有一窗形孔，以显露该元件设置区。
在前述半导体封装构造中，该元件设置区可包含复数个影像感测元件，该叠压板可为一透光片。
借由上述的技术手段，本发明可以利用贯穿孔的尺寸限制或是导通孔内孔底金属层的厚度降低范围，用以增加导通孔的韧度，并降低导通孔内部的热应力(thermalstress)，当应用此一特定比例限制来缩小整个半导体封装结构的尺寸，并不会造成制造良率与产品可靠度的明显下降。特定比例的限制公式与可能实施技术手段如下所示：
(1) 0.9≦A/B≦1.1，其中A表示开孔尺寸，B表示孔底尺寸。
不同的蚀刻机台可蚀刻出的不同的贯穿孔外形(profile)，本发明适用于垂直孔外形(vertical profile)，亦适用于锥形孔外形(taper profile)。
(2) 10 µm≦B≦60 µm，其中B表示孔底尺寸的直径。
焊垫上虽会有表面覆盖层(passivation)做保护，但并非是全面性保护，某些实施例的焊垫会部分显露外出，以提供电性测试或是金属打线接合，故当贯穿孔的孔底坐落在非全面性保护的焊垫，以降低贯穿孔的开孔尺寸孔底尺寸的限定可以避免热应力与热膨胀系数的差异问题，防止在焊垫与孔底金属层的连接接口造成孔内垫断裂(pad crack)，也排除了漏电流的风险(leakage risk)。
(3) 2≦H/A≦6，H表示孔壁深度，H/A表示孔深宽比。
合并公式(1)、(2)的限制条件之后，进而令公式(3)的条件为实施可行。
(4)降低孔底金属层的厚度在1~3um，用以减少应力(stress)。
附图说明
图1为依据本发明的第一具体实施例，一种防止导通孔电性断裂的半导体封装构造的截面示意图及贯穿孔放大图。
图2为依据本发明的第二具体实施例，另一种防止导通孔电性断裂的半导体封装构造的截面示意图及贯穿孔放大图。
附图标记说明
D1 开孔尺寸 D2 孔底尺寸
D3 孔壁深度
100 防止导通孔电性断裂的半导体封装构造
110 元件基板
111 第一表面 112 第二表面
113 焊垫 114 元件设置区
115 内绝缘层 116 表面覆盖层
120 气囊导通孔 121 贯穿孔
122 孔壁金属层 123 孔底金属层
124 开口 125 介电内衬
130 重配置金属层 140 保护层
150 叠压板 160 粘着层
161 窗形孔
170 外接端子 171 接合层
200 防止导通孔电性断裂的半导体封装构造
217 封胶体。
具体实施方式
以下将配合所附附图详细说明本发明的实施例，然应注意的是，该些图示均为简化的示意图，仅以示意方法来说明本发明的基本架构或实施方法，故仅显示与本案有关的元件与组合关系，图中所显示的元件并非以实际实施的数目、形状、尺寸做等比例绘制，某些尺寸比例与其他相关尺寸比例或已夸张或是简化处理，以提供更清楚的描述。实际实施的数目、形状及尺寸比例为一种选置性的设计，详细的元件布局可能更为复杂。
依据本发明的第一具体实施例，一种防止导通孔电性断裂的半导体封装构造100举例说明于图1的截面示意图及贯穿孔放大图。该防止导通孔电性断裂的半导体封装构造100包含一元件基板110、复数个气囊导通孔120、一重配置金属层130以及一保护层140。
请参阅图1，该元件基板110具有一第一表面111与一第二表面112，该第一表面111上设置有复数个焊垫113。该元件基板110可选自于影像感测芯片、光电芯片、微机电芯片、芯片尺寸封装体与扇出型晶圆等级封装体的其中之一。在本实施例中，该元件基板110为影像感测芯片，例如CMOS影像感测芯片(CIS chip)。该第一表面111可为一芯片主动面，第二表面112可为一芯片背面。该第一表面111可包含一元件设置区114，复数个微透镜结构等影像感测元件可设置于该元件设置区114。此外，该第一表面111上可布设有一材质可为绝缘性保护材料的内绝缘层115，该些焊垫113位于设置于该内绝缘层115上，并且以一材质可为PI的表面覆盖层116覆盖该第一表面111上重置线路，该些焊垫113可显露于该表面覆盖层116，或被该表面覆盖层116覆盖。
请再参阅图1，在本实施例中，该防止导通孔电性断裂的半导体封装构造100可另包含有一叠压板150，其可为一透光片，例如光学玻璃。该叠压板150可借由一粘着层160压合贴附于该第一表面111上。该粘着层160可具有一窗形孔161，以显露该元件设置区114。
再请参阅图1，该些气囊导通孔120形成于该元件基板110中，每一气囊导通孔120包含一贯穿孔121、一孔壁金属层122以及一孔底金属层123，并具有一朝向该第二表面112的开口124，该些贯穿孔121以对准该些焊垫113的方式由该第二表面112至该第一表面111贯穿该元件基板110，但以不贯穿该些焊垫113为较佳。该些孔壁金属层122形成于该些贯穿孔121的内侧面，该孔底金属层123形成于该些贯穿孔121的内底面，以贴附地接合该些焊垫113并连接该些孔壁金属层122。该些气囊导通孔120内的空气被密封在该些贯穿孔121中而不与外部连通。该些气囊导通孔120内气压可不小于一大气压为较佳，具体为接近或等于一大气压，以降低绝缘物质与导电物质填入该些贯穿孔121的意外流入量。特别地，该保护层140可更封闭该些气囊导通孔120的该些开口124而不填入该些贯穿孔121的四分之一深度以上，以使该些气囊导通孔120内空气与外部阻绝。该孔底金属层123与大部分的该些孔壁金属层122与该些气囊导通孔120内空气接触，而能维持较佳韧度，并减少了孔内填入不同热膨胀系数材料引起的热应力。
在本实施例中，该些气囊导通孔120具有硅穿孔(TSV)的基本型态，即该元件基板110的主要材质为半导体。在该些孔壁金属层122形成之前，一介电内衬125形成于该些贯穿孔121的孔壁，可更延伸到该第二表面112，以避免孔内漏电流。
此外，该重配置金属层130设置于该第二表面112上并连接该些孔壁金属层122。该保护层140形成于该第二表面112上并覆盖该重配置金属层130；较佳地，该保护层140更覆盖该些气囊导通孔120的该些开口124，以使该些气囊导通孔120内部为气体密闭，而该些孔壁金属层122与该些孔底金属层123暴露在该些气囊导通孔120内部的密闭气体，也不会有锈化问题。复数个焊球的外接端子170可经由其底部的接合层171电性连接至该重配置金属层130。
其中，再请参阅图1，每一贯穿孔121具有一开孔尺寸D1、一孔底尺寸D2以及一孔壁深度D3，该开孔尺寸D1与该孔底尺寸D2的比值介于0.9~1.1，该孔壁深度D3与该开孔尺寸D1的比值介于2~6，并且该孔底尺寸D2介于10~60微米。
利用上述的尺寸限制，该保护层140可为液态涂布的防焊漆层(solder-resistcoating)，在低制造成本下即能封闭该些气囊导通孔120的该些开口124，并且不流入或微量流入该些气囊导通孔120中。该保护层140流入该些贯穿孔121的孔单位填充量应控制在该些开口124处且不超过该些贯穿孔121的孔单位体积的四分之一以下。因此，该些气囊导通孔120内具有空气的空腔长度可介于该孔壁深度D3的80%~100%。此外，在不同实施例中，该保护层140的材质可为有机绝缘材料(organic isolating material)，例如聚亚酰胺(polyimide)。
此外，该孔底金属层123的厚度可小于该孔壁金属层122的厚度而介于1~3微米，亦可提高该孔底金属层123的抗断裂韧度，并且该些孔底金属层123与该些焊垫113的接合界面不易受到热应力而剥离断裂。
因此，本发明提供的一种防止导通孔电性断裂的半导体封装构造能降低热应力对于导电贯孔的破坏。特别在孔深宽比与孔底尺寸的特定条件下，可以减轻导通孔内的热应力并加强导通孔内金属层的抗应力强度，使得以导通孔双面电性连接的半导体封装构造的尺寸可进一步缩小。
依据本发明的第二具体实施例，另一种防止导通孔电性断裂的半导体封装构造200举例说明于图2的截面示意图及贯穿孔放大图，其中对应于第一具体实施例相同名称与功能的元件以第一具体实施例的元件图号表示，相同细部特征不再赘述。该防止导通孔电性断裂的半导体封装构造200包含一元件基板110、复数个气囊导通孔120、一重配置金属层130以及一保护层140。
请参阅图2，该元件基板110具有一第一表面111与一第二表面112，该第一表面111上设置有复数个焊垫113。在本实施例中，该元件基板110系可为扇出型晶圆等级封装体，其内可封装有影像感测芯片。一封胶体217可密封芯片的侧面并可提供单面或双面的重配置线路层的扇出布线面积。
请参阅图2，该第一表面111可包含一元件设置区114，该防止导通孔电性断裂的半导体封装构造200可另包含有一叠压板150，借由一粘着层160压合贴附于该第一表面111上。该粘着层160可具有一窗形孔161，以显露该元件设置区114。该元件设置区114可包含复数个影像感测元件，该叠压板150可为一透光片。
再请参阅图2，该些气囊导通孔120形成于该元件基板110中，每一气囊导通孔120包含一贯穿孔121、一孔壁金属层122以及一孔底金属层123并具有一朝向该第二表面112的开口124，该些贯穿孔121以对准该些焊垫113的方式由该第二表面112至该第一表面111贯穿该元件基板110，该些孔壁金属层122形成于该些贯穿孔121的内侧面，该孔底金属层123形成于该些贯穿孔121的内底面，以贴附地接合该些焊垫113并连接该些孔壁金属层122。在本实施例中，该些气囊导通孔120具有模封贯穿导孔(TMV)的基本型态，该些贯穿孔121所贯穿对象者为该元件基板110的两侧封胶体217。
请参阅图2，该重配置金属层130设置于该第二表面112上并连接该些孔壁金属层122。该保护层140形成于该第二表面112上并覆盖该重配置金属层130。
其中，该保护层140更封闭该些气囊导通孔120的该些开口124而不填入该些贯穿孔121的四分之一深度以上，以使该些气囊导通孔120内空气与外部阻绝。
此外，该孔底金属层123的厚度可小于该孔壁金属层122的厚度而介于1~3微米，并且该孔底金属层123与该孔壁金属层122暴露于该些气囊导通孔120内的空气中。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明的权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。
Claims (13)
1.一种防止导通孔电性断裂的半导体封装构造，其特征在于，其包含：
一元件基板，其具有一第一表面与一第二表面，该第一表面上设置有复数个焊垫；
复数个气囊导通孔，形成于该元件基板中，每一气囊导通孔包含一贯穿孔、一孔壁金属层以及一孔底金属层，该气囊导通孔并具有一朝向该第二表面的开口，该贯穿孔系以对准该焊垫的方式由该第二表面至该第一表面贯穿该元件基板，该孔壁金属层形成于该贯穿孔的内侧面，该孔底金属层形成于该贯穿孔的内底面，以贴附地接合该焊垫并连接该孔壁金属层；以及
一重配置金属层，设置于该第二表面上并连接该孔壁金属层；以及
一保护层，形成于该第二表面上并覆盖该重配置金属层，
其中，该贯穿孔具有一开孔尺寸、一孔底尺寸以及一孔壁深度，该开孔尺寸与该孔底尺寸的比值介于0.9～1.1，该孔壁深度与该开孔尺寸的比值介于2～6，并且该孔底尺寸介于10～60微米，
其中，该保护层更封闭该气囊导通孔的该开口而不填入该贯穿孔，以使这些气囊导通孔内空气与外部阻绝。
2.如权利要求1所述的防止导通孔电性断裂的半导体封装构造，其特征在于，该气囊导通孔内气压不小于一大气压。
3.如权利要求1所述的防止导通孔电性断裂的半导体封装构造，其特征在于，该气囊导通孔内具有空气的空腔长度介于该孔壁深度的80％～100％。
4.如权利要求1所述的防止导通孔电性断裂的半导体封装构造，其特征在于，该保护层为液态涂布的防焊漆层。
5.如权利要求1所述的防止导通孔电性断裂的半导体封装构造，其特征在于，该元件基板选自于影像感测芯片、光电芯片、微机电芯片、芯片尺寸封装体与扇出型晶圆等级封装体的其中之一。
6.如权利要求1所述的防止导通孔电性断裂的半导体封装构造，其特征在于，该孔底金属层的厚度小于该孔壁金属层的厚度而介于1～3微米。
7.如权利要求1至6任一项所述的防止导通孔电性断裂的半导体封装构造，其特征在于，该第一表面包含一元件设置区，该半导体封装构造另包含有一叠压板，借由一粘着层压合贴附于该第一表面上。
8.如权利要求7所述的防止导通孔电性断裂的半导体封装构造，其特征在于，该粘着层具有一窗形孔，以显露该元件设置区。
9.如权利要求8所述的防止导通孔电性断裂的半导体封装构造，其特征在于，该元件设置区包含复数个影像感测元件，该叠压板为一透光片。
10.一种防止导通孔电性断裂的半导体封装构造，其特征在于，包含：
一元件基板，具有一第一表面与一第二表面，该第一表面上设置有复数个焊垫；
复数个气囊导通孔，形成于该元件基板中，每一气囊导通孔包含一贯穿孔、一孔壁金属层以及一孔底金属层，该气囊导通孔并具有一朝向该第二表面的开口，该贯穿孔以对准该焊垫的方式由该第二表面至该第一表面贯穿该元件基板，该孔壁金属层形成于该贯穿孔的内侧面，该孔底金属层形成于该些贯穿孔的内底面，以贴附地接合该焊垫并连接该孔壁金属层；
一重配置金属层，设置于该第二表面上并连接该些孔壁金属层；以及
一保护层，形成于该第二表面上并覆盖该重配置金属层；
其中，该保护层更封闭该气囊导通孔的该开口而不填入该贯穿孔，以使这些气囊导通孔内空气与外部阻绝；
其中，该孔底金属层的厚度小于该孔壁金属层的厚度，该孔底金属层的厚度介于1～3微米，并且该孔底金属层与该孔壁金属层暴露于该气囊导通孔内的空气中。
11.如权利要求10所述的防止导通孔电性断裂的半导体封装构造，其特征在于，该第一表面包含一元件设置区，该半导体封装构造另包含有一叠压板，借由一粘着层压合贴附于该第一表面上。
12.如权利要求11所述的防止导通孔电性断裂的半导体封装构造，其特征在于，该粘着层具有一窗形孔，以显露该元件设置区。
13.如权利要求12所述的防止导通孔电性断裂的半导体封装构造，其特征在于，该元件设置区包含复数个影像感测元件，该叠压板为一透光片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511015466.XA CN106935561B (zh) | 2015-12-30 | 2015-12-30 | 防止导通孔电性断裂的半导体封装构造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511015466.XA CN106935561B (zh) | 2015-12-30 | 2015-12-30 | 防止导通孔电性断裂的半导体封装构造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106935561A CN106935561A (zh) | 2017-07-07 |
| CN106935561B true CN106935561B (zh) | 2019-10-18 |
Family
ID=59442158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201511015466.XA Active CN106935561B (zh) | 2015-12-30 | 2015-12-30 | 防止导通孔电性断裂的半导体封装构造 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106935561B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI740716B (zh) * | 2020-11-16 | 2021-09-21 | 旭德科技股份有限公司 | 基板結構 |
| CN117410260B (zh) * | 2023-12-15 | 2024-03-22 | 苏州熹联光芯微电子科技有限公司 | 封装结构及其制备方法、封装组件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1658385A (zh) * | 2004-02-17 | 2005-08-24 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN1779962A (zh) * | 2004-10-26 | 2006-05-31 | 三洋电机株式会社 | 半导体装置及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009181981A (ja) * | 2008-01-29 | 2009-08-13 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
-
2015
- 2015-12-30 CN CN201511015466.XA patent/CN106935561B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1658385A (zh) * | 2004-02-17 | 2005-08-24 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN1779962A (zh) * | 2004-10-26 | 2006-05-31 | 三洋电机株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106935561A (zh) | 2017-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3607579B1 (en) | Seal for microelectronic assembly | |
| TWI665777B (zh) | 系統級封裝 | |
| US8253229B2 (en) | Semiconductor package and stacked layer type semiconductor package | |
| US8288854B2 (en) | Semiconductor package and method for making the same | |
| EP2130224B1 (en) | Apparatus for packaging semiconductor devices | |
| US9105479B2 (en) | Integrated circuit including an environmental sensor | |
| CN104064479B (zh) | 制造半导体装置的方法和半导体装置 | |
| TWI604591B (zh) | 薄型扇出式多晶片堆疊封裝構造及其製造方法 | |
| CN104051395A (zh) | 芯片堆叠封装及其方法 | |
| JP2009508324A6 (ja) | マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法 | |
| CN104051365A (zh) | 芯片布置以及用于制造芯片布置的方法 | |
| US20110180891A1 (en) | Conductor package structure and method of the same | |
| US9670445B1 (en) | Microfluidics sensor package fabrication method and structure | |
| US6420201B1 (en) | Method for forming a bond wire pressure sensor die package | |
| CN105321908B (zh) | 半导体器件及半导体器件的制造方法 | |
| CN105731354A (zh) | 用于mems传感器器件的晶片级封装及对应制造工艺 | |
| US20140239497A1 (en) | Packaged semiconductor device | |
| CN102084480B (zh) | 封装器件装置及封装件用基底构件 | |
| CN103367265B (zh) | 多层半导体装置、印刷电路板和多层半导体装置制造方法 | |
| CN106935561B (zh) | 防止导通孔电性断裂的半导体封装构造 | |
| CN107527928B (zh) | 光学组件封装结构 | |
| CN205376527U (zh) | 图像感测装置 | |
| TWI591778B (zh) | 防止導通孔電性斷裂之半導體封裝構造 | |
| CN102804363B (zh) | 半导体装置及半导体装置的制造方法 | |
| TWI395318B (zh) | 使用嵌入式晶片載板之薄型立體堆疊封裝結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |