CN106932977A - 阵列基板 - Google Patents

阵列基板 Download PDF

Info

Publication number
CN106932977A
CN106932977A CN201710313395.4A CN201710313395A CN106932977A CN 106932977 A CN106932977 A CN 106932977A CN 201710313395 A CN201710313395 A CN 201710313395A CN 106932977 A CN106932977 A CN 106932977A
Authority
CN
China
Prior art keywords
shaped electric
electric poles
strip shaped
adjacent
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710313395.4A
Other languages
English (en)
Other versions
CN106932977B (zh
Inventor
郑玮铭
李锡烈
邱敏轩
杨玄菱
陈儒瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN106932977A publication Critical patent/CN106932977A/zh
Application granted granted Critical
Publication of CN106932977B publication Critical patent/CN106932977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

本公开提供一种阵列基板。阵列基板包含基板、多个第一条状电极以及多个第二条状电极。多个第一条状电极位基板上方，每一第一条状电极具有相对二边缘，且相邻二第一条状电极的最相邻二边缘实质上彼此不平行。多个第二条状电极位多个第一条状电极上方，每一第二条状电极具有相对二边缘，且多个第二条状电极与多个第一条状电极交错排列。相邻二第二条状电极的最相邻二边缘实质上彼此不平行。在基板的垂直投影方向上，每一第一条状电极的边缘与相邻的第二条状电极的最相近的边缘实质上平行。本公开提供的阵列基板可以提升液晶显示面板整体的影像品质。

Description

阵列基板
技术领域
本发明涉及显示技术领域，具体而言，涉及一种具有图案化共通电极层和图案化像素电极层的阵列基板。
背景技术
阵列基板包括主动元件、栅极线、数据线、图案化像素电极层与图案化共通电极层。基本上，阵列基板可与彩色滤光基板对位后将液晶密封于内，并且再与背光模块组装后形成一液晶显示面板。一般来说，主动元件用以控制各像素区(亦即，子像素(sub-pixel))的电压。栅极线依照时序电连接至主动元件的栅极以按序地开启主动元件，数据线依照时序对各像素区内的图案化像素电极层与图案化共通电极层之间的储存电容充电，藉此调节液晶偏转角度，每个像素区可以获得灰阶电平。而后，可以通过彩色滤光片来搭配各像素区的灰阶电平，从而每个能够发出红蓝绿颜色的像素区可以构成影像画面(frame)。
一般来说，液晶偏转所需的反应时间对液晶显示面板的影像品质有相当的影响。基本上，液晶的反应时间通常是指对应液晶偏转角度而使得各像素区的“最暗转最亮”、“最亮转最暗”以及“灰阶转灰阶”的液晶偏转的反应时间。实际而言，由于“灰阶转灰阶”的所需反应时间大于“最暗转最亮”与“最亮转最暗”的所需反应时间，所以“灰阶转灰阶”的所需反应时间对液晶显示面板来说为主要考虑的因素。因此，如何有效缩短液晶由灰阶转至灰阶所需要的反应时间，在设计液晶显示面板时显得相当重要。
发明内容
本发明一实施例提出一种阵列基板，阵列基板包括基板、图案化第一电极层以及图案化第二电极层。图案化第一电极层位基板上方，图案化第一电极层具有多个第一条状电极。其中，每一第一条状电极的相对二边缘分别具有多个凹部与多个凸部，这些凹部与这些凸部交替排列。相对二边缘的多个凹部相对设置且多个凸部相对设置。图案化第二电极层位于图案化第一电极层上方，图案化第二电极层具有多个第二条状电极。其中，每一第二条状电极的相对二边缘分别具有多个凹部与多个凸部，这些凹部与这些凸部交替排列。相对二边缘的多个凹部相对设置且多个凸部相对设置。在基板的垂直投影方向上，这些第二条状电极与这些第一条状电极交错排列，相邻二第一条状电极的最相邻的二边缘实质上彼此不平行，且相邻二第二条状电极的最相邻二边缘实质上彼此不平行。每一第二条状电极的这些凸部对应其相邻的第一条状电极的这些凹部，且每一第一条状电极的这些凸部对应其相邻的第二条状电极的这些凹部。
本发明一实施例提出一种阵列基板，阵列基板包含基板、多个第一条状电极以及多个第二条状电极。多个第一条状电极位基板上方，每一第一条状电极具有相对二边缘，且相邻二第一条状电极的最相邻二边缘实质上彼此不平行。多个第二条状电极位多个第一条状电极上方，每一第二条状电极具有相对二边缘，且相邻二第二条状电极的相邻二边缘实质上彼此不平行。在基板的垂直投影方向上，多个第二条状电极与多个第一条状电极交错排列，且每一第一条状电极的边缘与最相近的第二条状电极的相邻的边缘实质上平行。
综上所述，本发明实施例的所提供的阵列基板，包括基板、图案化第一电极层与图案化第二电极层。图案化第一电极层的相邻两个第一条状电极相邻两个边缘实质上彼此不平行，相邻两个第二条状电极的相邻两个边缘实质上彼此不平行，每个第一条状电极的边缘与最相近的第二条状电极的相邻的边缘实质上平行。
对液晶显示面板而言，显示出一个影像画面(frame)所需的时间包括储存电容的充电时间、液晶的灰阶至灰阶的反应时间等。由于液晶由灰阶转至灰阶所需要的反应时间较久，倘若降低储存电容的充电时间，则可容许液晶分子由灰阶转至灰阶的反应时间较长。因此，本发明实施例通过调整第一条状电极和/或第二电极的尺寸和间距，使得储存电容变小，所需的储存电容的充电时间亦随之降低，进而可容许较多的液晶的灰阶至灰阶反应时间，进而提升液晶显示面板整体的影像品质。
附图说明
图1为本发明一实施例的阵列基板的结构俯视示意图。
图2(a)为图1的局部结构示意图。
图2(b)为图1的局部结构示意图。
图3为图1沿线A-A所示出的剖面结构示意图。
图4为图1的图案化第一电极层。
图5为本发明另一实施例的图案化第一电极层和图案化第二电极层的局部结构俯视示意图。
图6为本发明又一实施例的图案化第一电极层和图案化第二电极层的局部结构俯视示意图。
图7(a)为本发明另一实施例的图案化第一电极层和图案化第二电极层的局部结构俯视示意图。
图7(b)对应图7(a)而示出的图案化第一电极层。
图8(a)为本发明再一实施例的图案化第一电极层和图案化第二电极层的局部结构俯视示意图。
图8(b)对应图8(a)而示出的图案化第一电极层。
图9(a)为本发明又一实施例的图案化第一电极层和图案化第二电极层的局部结构俯视示意图。
图9(b)对应图9(a)而示出的图案化第一电极层。
图10为对应于图1的A-A剖线的本发明另一实施例的阵列基板的截面示意图。
图11为本发明又一实施例的阵列基板的结构俯视示意图。
图12为本发明又一实施例的阵列基板的结构俯视示意图。
图13为本发明又一实施例的阵列基板的结构俯视示意图。
图14为液晶的灰阶至灰阶可容许的反应时间随储存电容百分比的曲线图。
附图标记说明：
100 阵列基板
110 基板
120 图案化第一电极层
122 第一条状电极
122a 第一节状部
124 第一连接电极
1242 第一环状电极
1244 第一主干电极
130 图案化第二电极层
132 第二条状电极
132a 第二节状部
140 导电层
150 反光膜
a1、a2 长度
b1、b2 宽度
θ1、θ2 夹角
D1 第一方向
D2 第二方向
DL 数据线
GL 栅极线
L1、L2 边缘
LS1、LS2 侧边
PV 绝缘层
S1、S2 凹部
Sp1、Sp2 底部
TFT 主动元件
T1、T2 凸部
Tp1 顶部
X1 间距
具体实施方式
请参阅图1、图2(a)、图2(b)和图3。图1为本发明一实施例的阵列基板的结构俯视示意图。图2(a)及图2(b)为图1的局部结构示意图。图3为图1沿线A-A所示出的剖面结构示意图。其中，阵列基板100包括基板110、主动元件TFT、图案化第一电极层120、图案化第二电极层130、多个栅极线GL以及多个数据线DL。图案化第一电极层120包括多个第一条状电极122，图案化第二电极层130包括多个第二条状电极132。多个栅极线GL以第一方向D1延伸且彼此间隔配置。多个数据线DL以第二方向延伸且彼此间隔配置。栅极线GL与数据线DL彼此交错设置而界定出多个像素区，像素区是指任两相邻的栅极线GL以及任两相邻的数据线DL交错所界定的区域。第一方向D1与第二方向D2可实质上垂直，但不以此为限。阵列基板100具有多个呈现矩阵状排列的像素区，为了便于说明，于图1中仅示出单一像素区。请参阅图1，像素区的像素结构包括多个第一条状电极122以及多个第二条状电极132。第一条状电极122位于基板110上方，且第二条状电极132位于第一条状电极122上方。在基板110的垂直投影方向上，第一条状电极122与第二条状电极132交错排列。
在此实施例中，此些第一条状电极122以相同方向延伸，且彼此间隔配置。每一第一条状电极122具有相对两个边缘L1。于此，二边缘L1是指第一条状电极122在延伸方向上的相对两侧的整体边缘(即由第一条状电极122的一端延伸至另一端的边缘)。
在一些实施例中，每一第一条状电极122的相对两侧的两边缘L1具有多个相对向外的凸部T1以及多个相对向内的凹部S1，而且这些凹部S1与这些凸部T1继续相连且交替排列。每个边缘L1具有多个继续相连的侧边LS1，并且任意两个相邻并连接的侧边LS1的延伸方向不同。其中，同一个边缘L1的任意两个相邻的侧边LS1向第一条状电极122的外侧突起形成多个凸部T1的边界，并且任意两个相邻的侧边LS1向第一条状电极122的内部凹入形成多个凹部S1的边界。换言之，每个第一条状电极122具有多个继续相连的第一节状部122a。侧边LS1即为第一节状部122a的边缘，这些第一节状部122a中任意相邻两个第一节状部122a的相连处形成相对两个所述凹部S1，且每个第一节状部122a的两个侧边LS1相对向外突起形成两个相对的凸部T1。其中，同一第一条状电极122的相对二侧的边缘L1的多个凹部S1彼此为相对设置，且同一第一条状电极122的相对二侧的边缘L1的多个凸部T1彼此为相对设置。
相邻两个第一条状电极122的最相邻的两个边缘L1的凹部S1彼此相对，相邻两个第一条状电极122的最相邻的两个边缘L1的凸部T1彼此相对。也就是说，每个第一条状电极122的凹部S1都对应其相邻两个第一条状电极122的凹部S1，且第一条状电极122的凸部T1都对应其相邻两个第一条状电极122的凸部T1。依此，相邻两个第一条状电极122的相邻两个边缘L1实质上彼此不平行，也就是说，相邻的第一条状电极122在延伸方向上的两相对边缘L1彼此不平行。
在此实施例中，此些第二条状电极132以相同方向延伸，且彼此间隔配置。每一第二条状电极132具有相对两个边缘L2。于此，二边缘L2是指第二条状电极132在延伸方向上的相对两侧的整体边缘(即由此第二条状电极132的一端延伸至另一端的边缘)。
在一些实施例中，每一第二条状电极132的相对两侧的两边缘L2具有多个相对向外的凸部T2以及多个相对向内的凹部S2，而且这些凹部S2与这些凸部T2继续相连且交替排列。每个边缘L2具有多个继续相连的侧边LS2，并且任意两个相邻并连接的侧边LS2的延伸方向不同。其中，同一个边缘L2的任意两个相邻的侧边LS2向第二条状电极132的外侧突起形成多个凸部T2的边界，并且任意两个相邻的侧边LS2向第二条状电极132的内部凹入形成多个凹部S2的边界。换言之，每个第二条状电极132具有多个继续相连的第二节状部132a。侧边LS2即为第二节状部132a的边缘，这些第二节状部132a中任意相邻两个第二节状部132a的相连处形成相对两个所述凹部S2，且每个第二节状部132a的两个侧边LS2相对向外突起形成两个相对的凸部T2。其中，同一第二条状电极132的相对二侧的边缘L2的多个凹部S2彼此为相对设置，且同一第二条状电极132的相对二侧的边缘L2的多个凸部T2彼此为相对设置。
相邻两个第二条状电极132的最相邻的两个边缘L2的凹部S2彼此相对，相邻两个第二条状电极132的最相邻的两个边缘L2的凸部T2彼此相对。也就是说，每个第二条状电极132的凹部S2都对应其相邻两个第二条状电极132的凹部S2，且第二条状电极132的凸部T2都对应其相邻两个第二条状电极132的凸部T2。依此，相邻两个第二条状电极132的相邻两个边缘L2实质上彼此不平行，也就是说，相邻的第二条状电极132在延伸方向上的两相对边缘L2彼此不平行。
在基板110的垂直投影方向上，这些第一条状电极122与这些第二条状电极132交错排列。也就是说，其中的一个第一条状电极122位于其中相邻两个的第二条状电极132之间。其中，在基板110的垂直投影中，每个第一条状电极122的边缘L1与相邻的第二条状电极132的最相近的边缘L2实质上平行，而且第一条状电极122的凸部T1都对应相邻的第二条状电极132的凹部S2，第二条状电极132的凸部T2都对应相邻的第一条状电极122的凹部S1。
另外，图案化第一电极层120可以还包括第一连接电极124。为了便于说明，于图4中仅示出图1的图案化第一电极层120。于本实施例中，请参阅图1及图4，第一连接电极124为环状电极(以下称第一环状电极1242)。第一环状电极1242围绕于所有第一条状电极122的周围，且各第一条状电极122的两个相对端点都与第一环状电极1242连接。但不以此为限，后文会再详述其他可能实施方式。
为了便于说明，于图2中仅示出图1的局部的图案化第一电极层120和图案化第二电极层130。于本实施例中，如图2所示出即为其中一种实施方式，在基板110的垂直投影方向上，第一条状电极122的凸部T1为角锥状。具体而言，第一条状电极122的同一个边缘L1的任意两个相邻的侧边LS1的延伸方向不同并且向第一条状电极122的外侧突起，而且第二条状电极132的同一个边缘L2的任意两个相邻的侧边LS2的延伸方向不同并且向第二条状电极132的外侧突起。依此，第一节状部122a和第二节状部132a大致上都呈现六边形图案。具体来说，在平行于第一条状电极122延伸方向上，第一条状电极122的同一边缘L1的相邻两个凹部S1的二底部Sp1之间具有长度a1，也就是说，长度a1为第一节状部122a的平行于第一条状电极122延伸方向的长度。于一实施例中，长度a1的范围介于10～25微米(μm)之间。在垂直于第一条状电极122延伸方向上，第一条状电极122的两边缘L1的相对两个凹部S1的二底部Sp1之间具有宽度b1，也就是说，宽度b1为第一节状部122a的垂直于第一条状电极122延伸方向的最小宽度。于一实施例中，宽度b1的范围介于1～6.5微米(μm)之间。第一条状电极122的凸部T1具有夹角θ1，即为第一节状部122a的其中两个相邻并连接的侧边LS1之间所夹的钝角，如图2所示。于一实施例中，夹角θ1的范围介于150度(°)至170度(°)之间。
值得对其进行说明是，第一条状电极122的俯视形状与第二条状电极132的俯视形状实质上相同。对第二节状部132a来说，第二节状部132a亦同样具有长度a2、宽度b2以及夹角θ2。其中，长度a2、宽度b2以及夹角θ2的定义与长度a1、宽度b1以及夹角θ1相似，因此，于此不再赘述第二条状电极132的俯视形状、长度a2、宽度b2以及夹角θ2的定义。
值得对其进行说明是，第一条状电极122的电极图案和第二条状电极132的电极图案可以有多种，例如是继续相连的多边形、圆形等。也就是说，第一条状电极122的凸部T1和凹部S1以及第二条状电极132的凸部T2和凹部S2的形状可以是但不限于角锥状、弧面。
于另一实施例中，如图5所示出即为其中另一种实施方式，第一条状电极122的相对两侧的两边缘L1的凸部T1为弧面。具体而言，第一条状电极122的每个侧边LS1皆为相对向外突起的弧线，且任意两个相邻的侧边LS1端点相连接，且此些相连接的端点向第一条状电极122的内部凹入形成多个凹部S1。换言之，第一节状部122a的俯视形状近似圆形。需对其进行说明是，于图5的实施方式中，第一条状电极122的俯视形状与第二条状电极132的俯视形状不相同。于此实施例中，第二条状电极132的每个侧边LS2都为向第二条状电极132内部凹入的弧线，且侧边LS2的凹处朝向的方向与侧边LS1凸处朝向的方向一致。其中，同一个第二条状电极132的任意两个相邻的侧边LS2端点相连接，且此些相连接的端点相对向第二条状电极132的外侧突起形成多个凸部T2的边界，且每个相对向第二条状电极132的内部凹入的侧边LS2形成多个凹部S2的边界，而且这些凹部S2与这些凸部T2继续相连且交替排列。
如图6所示出即为其中的又一种实施方式，第一条状电极122的凸部T1亦为弧面。具体而言，第一条状电极122的每个侧边LS1为弧线，任意两个相邻的侧边LS1之间的凹处朝向不同的方向。任意两个相邻的侧边LS1相连接且呈现间隔地相对于第一条状电极122的外侧突起以及内侧凹入。其中，其中一部分间隔配置的侧边LS1相对向第一条状电极122的外部突起形成多个凸部T1的边界，而其中另一部分间隔配置的侧边LS1相对向第一条状电极122的内侧凹入形成多个凹部S1的边界，而且这些凹部S1与这些凸部T1继续相连且交替排列。需对其进行说明是，于图6的实施方式中，第一条状电极122的俯视形状与第二条状电极132的俯视形状相同。因此，于此不再赘述第二条状电极132的形状特征。
此外，在基板110的垂直投影方向上，图案化第一电极层120的第一条状电极122和图案化第二电极层130的第二条状电极132可以是重叠或是不重叠，以下详述可能的实施方式。
于本实施例中，请参阅图1及配合参阅图2(a)及图2(b)，在基板110的垂直投影方向上每个第一条状电极122与其相邻的第二条状电极132不重叠。具体来说，在基板110的垂直投影方向上，第二条状电极132是对应位于任两相邻的第一条状电极122之间，而且每个第二条状电极132的两个边缘L2都没有落入每个第一条状电极122的投影范围内。每个第一条状电极122的边缘L1与相邻的第二条状电极132的最相近的边缘L2之间具有水平之间距X1，间距的绝对值︱X1︱小于或等于1.5μm。需特别对其进行说明是，间距X1的正(+)负(-)符号为区别第一条状电极122与相邻的第二条状电极132之间因重叠或是分开(不重叠)所产生边缘L1与边缘L2之间的水平之间距X1，其中，在基板110的垂直投影方向上，间距X1的正(+)符号是指第一条状电极122与相邻的第二条状电极132之间是部分重叠而使边缘L1与最相近的边缘L2之间产生的水平之间距X1，间距X1的负(-)符号是指第一条状电极122与相邻的第二条状电极132之间是分开而使边缘L1与最相近的边缘L2之间产生的水平之间距X1。
于另一实施例中，如图7(a)及图7(b)所示出，图7(a)及图7(b)为本发明另一实施例的阵列基板的结构局部俯视示意图，为了方便描述，图7(a)示出图案化第一电极层120和图案化第二电极层130的局部结构俯视示意图。由于本实施例的图案化第一电极层120位于图案化第二电极层130的下方，第一电极层120的边缘L1以虚线标示。为方便描述，图7(b)仅对应图7(a)而示出的图案化第一电极层120。在基板110的垂直投影方向上，每个第一条状电极122与相邻的第二条状电极132部分重叠，而且相邻的第一条状电极122的相邻的凸部T1之间没有相连。具体来说，第二条状电极132是对应位于任两相邻的第一条状电极122之间，而且每个第二条状电极132的两个边缘L2分别对应地落入最相近的两个相邻第一条状电极122的投影范围内。于此实施例中，间距X1小于或等于+1.5μm。
于再一实施例中，如图8(a)及图8(b)所示出，图8(a)及图8(b)为本发明再一实施例的阵列基板的结构局部俯视示意图，为了方便描述，图8(a)示出图案化第一电极层120和图案化第二电极层130的局部结构俯视示意图。由于本实施例的图案化第一电极层120位于图案化第二电极层130的下方，第一电极层120的边缘L1以虚线标示。为方便描述，图8(b)仅对应图8(a)而示出的图案化第一电极层120。在基板110的垂直投影方向上，每个第一条状电极122与相邻的第二条状电极132部分重叠，而且任两相邻的第一条状电极122的任两相邻的凸部T1之间直接相连。需对其进行说明是，于此实施例中，任两相邻的第一条状电极122的任意相对两个凸部T1的顶部Tp1相连接，且两相邻的第一条状电极122的任意相对两个凹部S1彼此相对，以使相邻的第一条状电极122的相对两个凹部S1形成一封闭孔洞H1。实务上，封闭孔洞H1可视为在整层的第一电极层上进行图案化制程以所形成孔洞。于此实施例中，每个第二条状电极132的两个边缘L2分别对应地落入最相近的两个相邻第一条状电极122的投影范围内，且间距X1小于或等于+1.5μm。
于又一实施例中，如图9(a)及图9(b)所示出，图9(a)及图9(b)为本发明又一实施例的阵列基板的结构局部俯视示意图，为了方便描述，图9(a)示出图案化第一电极层120和图案化第二电极层130的局部结构俯视示意图。由于本实施例的图案化第一电极层120位于图案化第二电极层130的下方，第一电极层120的边缘L1以虚线标示。为方便描述，图9(b)仅对应图9(a)而示出的图案化第一电极层120。图案化第一电极层120的各第一条状电极122的各凸部T1与相邻的第一条状电极122的相邻的凸部T1直接相连并且重叠，而且相邻的第一条状电极122的相对两个凹部S1同样地形成封闭孔洞H1。于此实施例中，每个第二条状电极132的两个边缘L2分别对应地落入最相近的两个相邻第一条状电极122的投影范围内，且间距X1小于或等于+1.5μm。换言之，相邻的第一条状电极122的对应的两个第一节状部122a彼此接触并且连接。同样地，实务上，封闭孔洞H1可视为在整层的第一电极层上进行图案化制程以所形成孔洞。
图10为对应于图1的A-A剖线的本发明另一实施例的阵列基板的截面示意图，请再次参阅图3以及另外参照图10。阵列基板100包括基板110、图案化第一电极层120、图案化第二电极层130与主动元件TFT。每一主动元件TFT设置于一像素区内且与对应的栅极线GL与数据线DL连接。于此，以底栅极型的薄膜晶体管为例，然不以此为限，在其他实施例中，亦可以顶栅极型或双栅极型薄膜晶体管形成主动元件TFT。
在一些实施例中，参照图1、图3和图10，此些第一条状电极122可由一图案化电极层(以下称为图案化第一电极层120)实现，换言之，图案化第一电极层120包括多个第一电极层122。此些第二条状电极132亦可由另一图案化电极层(以下称为图案化第二电极层130)实现，换言之，图案化第二电极层130包括多个第二条状电极132。图案化第一电极层120位于基板110上，而图案化第二电极层130位于图案化第一电极层120上方。图案化第一电极层120和图案化第二电极层130之间夹有绝缘层PV。
其中，图案化第一电极层120可以是图案化共通电极层和图案化像素电极层其中的一者，并且图案化第二电极层130是图案化共通电极层和图案化像素电极层其中的另一者。换句话说，在一实施例中，参照图1与图3，图案化第一电极层120可为图案化像素电极层，且图案化第二电极层130为图案化共通电极层；此时，此实施例的阵列基板100即为上共通电极(top common)形式。于另一实施例中，参照图1与图10，图案化第一电极层120可为图案化共通电极层，且图案化第二电极层130则为图案化像素电极层；此时，此实施例的阵列基板100即为上像素电极(top pixel)形式。
于如图1所示出的实施例中，图案化第一电极层120和图案化第二电极层130设置于像素区内，且在基板110的垂直投影方向上，图案化第一电极层130与数据线DL不重叠。不过，于其他实施例中，如图11所示出，图案化第一电极层130为图案化共通电极层时，也可以视电性设计覆盖于数据线DL上且与数据线DL重叠。此外，图案化第一电极层130亦可以覆盖于主动元件TFT上。
如图1及图4所示出的实施例中，图案化第一电极层120还包括围绕于所有第一条状电极122的周围的第一环状电极1242。于又一实施例中，如图12所示出，第一连接电极124为第一主干电极1244(以下称第一主干电极)。于本实施例中，第一主干电极1244的延伸方向与数据线DL的延伸方向相同，第一主干电极1244位于所有第一条状电极122的一端点的旁侧，且相邻于第一主干电极1244的第一条状电极122的端点都与第一主干电极1244连接。即各第一条状电极122也可以视电性连接设计而仅通过其中一端点与第一连接电极124连接，而各第一条状电极122的另一端点与第一连接电极124并未连接。
此外，如图1所示出的实施例中，第一条状电极122的延伸方向和第二条状电极13的延伸方向与栅极线GL的延伸方向相同。换言之，各第一条状电极122的延伸方向和各第二条状电极13的延伸方向都相同，都以第一方向D1延伸且彼此实质上平行。
不过，于其他实施例中，如图13所示出，第一条状电极122的延伸方向和第二条状电极132的延伸方向也可以与数据线DL的延伸方向相同，也就是说，各第一条状电极122的延伸方向和各第二条状电极132的延伸方向都相同，都以数据线DL的延伸方向延伸且彼此实质上平行。
值得对其进行说明是，图案化第一电极层120与图案化第二电极130之间可形成储存电容，而所述储存电容的值与图案化第一电极层120的第一条状电极122的尺寸相关。为了便于详述第一条状电极122的尺寸以及所产生的特性，于表1中列出数据。值得对其进行说明是，反应时间百分比RT ratio是指应用本发明尺寸的液晶的灰阶至灰阶可容许的反应时间与对照组A的液晶的灰阶至灰阶可容许的反应时间的百分比值，液晶的穿透百分比LCratio是指应用本发明尺寸的液晶的穿透率与对照组A的液晶穿透率的百分比值。需特别对其进行说明是，表1中的对照组A是指第一条状电极122的长度a1为15微米(μm)、宽度b1为4.5微米(μm)且夹角θ1为160°(度)，且第二条状电极132采和第一条状电极122相同设计的结果。以对照组A作为基准点，列出变化的长度a1、宽度b1及夹角θ1对反应时间百分比RTratio及液晶的穿透百分比LC ratio的影响。
表1
请参阅表1，当长度a1的范围介于10～25微米(μm)之间，例如是表1中的10微米(μm)时，可知相较于对照组A来说，反应时间百分比RT ratio变高，因此应用本发明尺寸的液晶的灰阶至灰阶可容许的反应时间相较于对照组A的液晶的灰阶至灰阶可容许的反应时间来得多。但如果长度a1越大时，相较于对照组A来说反应时间百分比RT ratio变低，以致液晶的灰阶至灰阶可容许的反应时间相较来说较少。由表1得知，当a1越小时，液晶的灰阶至灰阶可容许的反应时间越多，然液晶的穿透百分比会较小，因此，长度a1较佳介于10～25μm，又更佳可介于10～20μm。
请参阅表1，当宽度b1的范围介于2.5～6.5微米(μm)之间，例如是表1中的2.5微米(μm)，可知相较于对照组A来说，反应时间百分比RT ratio变高，因此应用本发明尺寸的液晶的灰阶至灰阶可容许的反应时间相较于对照组A的液晶的灰阶至灰阶可容许的反应时间来得多。但如果宽度b1越大时，相较于对照组A来说反应时间百分比RT ratio变低，以致液晶的灰阶至灰阶可容许的反应时间相较来说较少。由表1得知，当b1越大时，液晶的灰阶至灰阶可容许的反应时间越少，另由于制程关系，b1大于等于1微米时较佳，因此，宽度b1较佳介于1～6.5μm，又更佳可介于1～4.5μm。
请参阅表1，相较于对照组A来说，当夹角θ1为150度(°)及170度(°)时，反应时间百分比RT ratio变低，以致液晶的灰阶至灰阶可容许的反应时间相较来说较少。依此可知，夹角θ1的较佳范围介于150度(°)及170度(°)之间。
请参阅表1，当间距X1是表1中的-1.0微米(μm)、-1.5微米(μm)，可知相较于对照组A来说，液晶的灰阶至灰阶的可容许的反应时间相较来说较少。依此可知，间距X1的较佳范围介于-1.5μm～1.5μm之间。
另外，图案化第一电极层120与图案化第二电极130之间的储存电容亦与图案化第一电极层120的第一条状电极122和图案化第二电极130的第二条状电极132之间之间距X1相关。为了便于详述第一条状电极122的边缘L1与相邻的第二条状电极132的边缘L2之间之间距X1所产生的特性，于表2示出间距X1与储存电容百分比CST ratio的相关数据，而图14为液晶的灰阶至灰阶可容许的反应时间随储存电容百分比CST ratio的曲线图。其中，图14的X轴为储存电容百分比CST ratio，即为应用本发明相关尺寸的储存电容与对照组B的储存电容之间的比例值。图14的Y轴为液晶的灰阶至灰阶可容许的反应时间，即为可容许液晶分子由灰阶转至灰阶的反应时间。需特别对其进行说明是，表2中的对照组B是指图案化第一电极层为整层结构，亦即，不具有间隔设置的第一条状电极122。以对照组B作为基准点，列出变化之间距X1对储存电容百分比CST ratio的影响。
表2
X1(μm) CST ratio(％)
对照组B 100
+1.5 80
0 30
-1.0 17
-1.5 14
请参阅表2，当间距X1的范围介于-1.5微米(μm)至+1.5微米(μm)之间，例如是表2中的-1.5微米(μm)、0微米(μm)、+1.0微米(μm)、+1.5微米(μm)时，相较于对照组B来说，储存电容变小，进而储存电容的所需的充电时间亦可随之降低。接着，请配合参阅图14，当储存电容比例值CST ratio变小，则应用本发明尺寸的液晶的灰阶至灰阶可容许的反应时间相较于对照组B的液晶的灰阶至灰阶可容许的反应时间来得多。
综上所述，本发明实施例的所提供的阵列基板，包括基板、图案化第一电极层与图案化第二电极层。图案化第一电极层的相邻两个第一条状电极相邻两个边缘实质上彼此不平行，相邻两个第二条状电极的相邻两个边缘实质上彼此不平行，每个第一条状电极的边缘与相邻的第二条状电极的最相近的边缘实质上平行。
对液晶显示面板而言，显示出一个影像画面(frame)所需的时间包括储存电容的充电时间、液晶的灰阶至灰阶的反应时间等。由于液晶由灰阶转至灰阶所需要的反应时间较久，倘若降低储存电容的充电时间，则可容许液晶分子由灰阶转至灰阶的反应时间较长。因此，本发明实施例通过调整图案化第一电极层的第一条状电极和/或图案化第二电极层的第二条状电极的尺寸和间距，使得储存电容变小，所需的储存电容的充电时间亦随之降低，进而可容许较多的液晶的灰阶至灰阶反应时间，进而提升液晶显示面板整体的影像品质。
虽然本发明的技术内容已经以优选实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的构思所作些许的变动与润饰，皆应涵盖于本发明的范围内，因此本发明的保护范围当视权利要求所界定者为准。

Claims (19)

1.一种阵列基板，其特征在于，包括：
一基板；
一图案化第一电极层，位该基板上方，该图案化第一电极层具有多个第一条状电极，其中每一该第一条状电极的相对二边缘分别具有多个凹部与多个凸部，所述凹部与所述凸部交替排列，以及该相对二边缘的所述凹部相对设置且所述凸部相对设置；以及
一图案化第二电极层，位于该图案化第一电极层上方，该图案化第二电极层具有多个第二条状电极，其中每一该第二条状电极的相对二边缘分别具有多个凹部与多个凸部，所述凹部与所述凸部交替排列，以及该相对二边缘的所述凹部相对设置且所述凸部相对设置；
其中，在该基板的垂直投影方向上，所述第二条状电极与所述第一条状电极交错排列，相邻二该第一条状电极的最相邻的二该边缘实质上彼此不平行，相邻二该第二条状电极的最相邻二该边缘实质上彼此不平行，每一该第二条状电极的所述凸部对应其相邻的该第一条状电极的所述凹部，以及每一该第一条状电极的所述凸部对应其相邻的该第二条状电极的所述凹部。
2.如权利要求1所述的阵列基板，其中每一该第一条状电极的该边缘与相邻的该第二条状电极的最相近的该边缘实质上平行。
3.如权利要求1所述的阵列基板，其中相邻二该第一条状电极或该第二条状电极的最相邻二该边缘的所述凹部相对，且相邻二该第一条状电极或该第二条状电极的最相邻二该边缘的所述凸部相对。
4.如权利要求1所述的阵列基板，其中各该第一条状电极的该边缘的各该凸部与相邻的该第一条状电极的最相邻的该边缘的该凸部直接相连接。
5.如权利要求1所述的阵列基板，其中该第一条状电极或该第二条状电极的每一该边缘的任两相邻该凹部的二底部之间具有平行于所述第一条状电极的延伸方向的长度，且该长度介于10～25μm。
6.如权利要求1所述的阵列基板，其中每一该第一条状电极的该相对二边缘的任两相对设置的该凹部的二底部之间具有垂直于所述第一条状电极的延伸方向的宽度，或该第二条状电极的该相对二边缘的任两相对设置的该凹部的二底部之间具有垂直于所述第二条状电极的延伸方向的宽度，且该宽度介于1～6.5μm。
7.如权利要求1所述的阵列基板，其中每一该第一条状电极或该第二条状电极的每一该凸部具有一夹角，且该夹角的内夹角介于150°～170°。
8.如权利要求1所述的阵列基板，其中每一该第一条状电极以及每一该第二条状电极的每一该凸部为一弧面或一角锥状。
9.如权利要求1所述的阵列基板，还包括多个栅极线及多个数据线，所述栅极线及所述数据线交错地位于该基板上，且每一该第一条状电极的延伸方向与每一该栅极线的延伸方向相同。
10.如权利要求1所述的阵列基板，还包括多个栅极线及多个数据线，所述栅极线及所述数据线交错地位于该基板上，且在该基板的垂直投影方向上，该图案化第一电极层与所述数据线不重叠。
11.如权利要求1所述的阵列基板，其中该图案化第一电极层包括一第一环状电极，该第一环状电极围绕于所述第一条状电极周围且与所述第一条状电极连接。
12.如权利要求1所述的阵列基板，其中在该基板的垂直投影方向上，任一该第一条状电极的该边缘与其相邻的该第二条状电极的最相近的该边缘之间具有一间距，且该间距小于或等于1.5μm。
13.如权利要求1所述的阵列基板，其中在该基板的垂直投影方向上，每一该第二条状电极与其相邻的该第一条状电极部分重叠。
14.如权利要求1所述的阵列基板，其中在该基板的垂直投影方向上，每一该第二条状电极与其相邻的该第一条状电极不重叠。
15.如权利要求1所述的阵列基板，其中该图案化第一电极层为图案化共通电极层和图案化像素电极层其中的一者，以及该图案化第二电极层为该图案化共通电极层和该图案化像素电极层其中的另一者。
16.一种阵列基板，包括：
一基板；
多个第一条状电极，位该基板上方，每一该第一条状电极具有相对二边缘，相邻二该第一条状电极的最相邻二该边缘实质上彼此不平行；以及
多个第二条状电极，位该多个第一条状电极上方，每一该第二条状电极具有相对二边缘，相邻二该第二条状电极的最相邻二该边缘实质上彼此不平行；
其中，在该基板的垂直投影方向上，所述第二条状电极与所述第一条状电极交错排列，每一该第一条状电极的该边缘与相邻的该第二条状电极的最相近的该边缘实质上平行。
17.如权利要求16所述的阵列基板，其中在该基板的垂直投影方向上，任一该第一条状的该边缘与其相邻的该第二条状电极的最相近的该边缘之间具有一间距，且该间距小于或等于1.5μm。
18.如权利要求16所述的阵列基板，其中在该基板的垂直投影方向上，每一该第二条状电极与其相邻的该第一条状电极部分重叠。
19.如权利要求16所述的阵列基板，其中在该基板的垂直投影方向上，每一该第二条状电极与其相邻的该第一条状电极不重叠。
CN201710313395.4A 2017-03-06 2017-05-05 阵列基板 Active CN106932977B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106107295A TWI608280B (zh) 2017-03-06 2017-03-06 陣列基板
TW106107295 2017-03-06

Publications (2)

Publication Number Publication Date
CN106932977A true CN106932977A (zh) 2017-07-07
CN106932977B CN106932977B (zh) 2020-10-30

Family

ID=59429440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710313395.4A Active CN106932977B (zh) 2017-03-06 2017-05-05 阵列基板

Country Status (2)

Country Link
CN (1) CN106932977B (zh)
TW (1) TWI608280B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110376802A (zh) * 2018-04-12 2019-10-25 夏普株式会社 具有低区域可视性的薄型二维调光背光

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020131006A1 (en) * 2001-03-16 2002-09-19 Hannstar Display Corp. Electrode array structure of IPS-LCD
TW574578B (en) * 2002-01-21 2004-02-01 Hannstar Display Corp Electrode array structure of IPS-LCD
CN1607439A (zh) * 2003-10-14 2005-04-20 鸿富锦精密工业（深圳）有限公司 平面内切换型液晶显示装置
TW200535528A (en) * 2004-04-23 2005-11-01 Toppoly Optoelectronics Corp Electrode array structure of a fringe field switching mode LCD
CN1696803A (zh) * 2004-05-10 2005-11-16 统宝光电股份有限公司 边界电场型液晶显示器的电极数组结构
KR20080026908A (ko) * 2006-09-22 2008-03-26 엘지.필립스 엘시디 주식회사 어레이 기판 및 액정표시장치
CN102879956A (zh) * 2012-06-21 2013-01-16 友达光电股份有限公司 蓝相液晶显示面板
CN103488008A (zh) * 2013-10-09 2014-01-01 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示装置
CN103760714A (zh) * 2012-12-28 2014-04-30 友达光电股份有限公司 液晶显示器
CN104536217A (zh) * 2014-11-04 2015-04-22 友达光电股份有限公司 蓝相液晶显示面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101307965B1 (ko) * 2007-02-16 2013-09-12 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020131006A1 (en) * 2001-03-16 2002-09-19 Hannstar Display Corp. Electrode array structure of IPS-LCD
TW574578B (en) * 2002-01-21 2004-02-01 Hannstar Display Corp Electrode array structure of IPS-LCD
CN1607439A (zh) * 2003-10-14 2005-04-20 鸿富锦精密工业（深圳）有限公司 平面内切换型液晶显示装置
TW200535528A (en) * 2004-04-23 2005-11-01 Toppoly Optoelectronics Corp Electrode array structure of a fringe field switching mode LCD
CN1696803A (zh) * 2004-05-10 2005-11-16 统宝光电股份有限公司 边界电场型液晶显示器的电极数组结构
KR20080026908A (ko) * 2006-09-22 2008-03-26 엘지.필립스 엘시디 주식회사 어레이 기판 및 액정표시장치
CN102879956A (zh) * 2012-06-21 2013-01-16 友达光电股份有限公司 蓝相液晶显示面板
CN103760714A (zh) * 2012-12-28 2014-04-30 友达光电股份有限公司 液晶显示器
CN103488008A (zh) * 2013-10-09 2014-01-01 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示装置
CN104536217A (zh) * 2014-11-04 2015-04-22 友达光电股份有限公司 蓝相液晶显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110376802A (zh) * 2018-04-12 2019-10-25 夏普株式会社 具有低区域可视性的薄型二维调光背光

Also Published As

Publication number Publication date
TWI608280B (zh) 2017-12-11
CN106932977B (zh) 2020-10-30
TW201833641A (zh) 2018-09-16

Similar Documents

Publication Publication Date Title
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
TWI410723B (zh) 液晶顯示器及其方法
TWI399598B (zh) 液晶顯示器
CN105372885B (zh) 液晶显示器
CN103376593B (zh) 液晶显示器
CN102629057B (zh) 液晶显示器
CN101236971B (zh) 薄膜晶体管基板及包括该基板的显示装置
CN102253551B (zh) 像素结构
EP2618209B1 (en) Active matrix substrate and electronic device comprising the same
CN206039105U (zh) 液晶显示装置
KR102127761B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR102331197B1 (ko) 액정 표시 장치
CN104020619B (zh) 像素结构及显示装置
CN100543524C (zh) 阵列基板及其制造方法、显示面板和液晶显示装置
US20150049288A1 (en) Pixel structure
CN104375340A (zh) 像素结构
CN102289116A (zh) 液晶显示器
CN107422562A (zh) 主动开关阵列基板
US20170003557A1 (en) Thin film transistor substrate and liquid crystal display including the same
CN107463044A (zh) 像素结构及主动开关阵列基板
US9691788B2 (en) Display device
CN105785672A (zh) 液晶显示器
KR20160065316A (ko) 액정 표시 장치
KR102108505B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
CN106932977A (zh) 阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant