CN106911332A - 应用于adc的参考电压产生电路 - Google Patents
应用于adc的参考电压产生电路 Download PDFInfo
- Publication number
- CN106911332A CN106911332A CN201710116605.0A CN201710116605A CN106911332A CN 106911332 A CN106911332 A CN 106911332A CN 201710116605 A CN201710116605 A CN 201710116605A CN 106911332 A CN106911332 A CN 106911332A
- Authority
- CN
- China
- Prior art keywords
- switch
- electric capacity
- branch
- branch switch
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
本发明涉及一种应用于ADC的参考电压产生电路,其包括用于存储电荷并输出参考电压的电容C10以及用于对所述电容C10进行充电的电容充电电路,所述电容充电电路包括两个具有相同电路结构的充电支路,电容C10的两端同时与充电支路的输出端连接,所述两充电支路与电容C10间形成对称的连接电路结构;电容充电电路内的两充电支路间能交替进行充电‑电荷平均的过程,且在电荷平均后,利用得到的平均电荷对电容C10进行充电,以使得电容C10充电后输出所需的参考电压VREF。本发明结构紧凑,采用可重复单元以及对称结构,降低了电路设计的难度,能有效减小失配误差,且能降低来自电源和地的干扰,适应范围广,安全可靠。
Description
技术领域
本发明涉及一种参考电压产生电路,尤其是一种应用于ADC的参考电压产生电路,属于集成电路的技术领域。
背景技术
ADC(Analog-to-Digital),即模数转换,是一种将模拟信号转换为数字信号的技术。从本质上讲,ADC输出的数字信号是输入的模拟信号与参考电压比较的结果。对于ADC,其最重要的一个指标是精度,而参考电压的精度、稳定性和噪声性能对ADC的精度和性能有非常显著地影响。
在实际电路中,影响参考电压性能的因素有很多:其一,来自电源和地的噪声会使参考电压含有噪声成分;其二,参考电压主要输入给ADC的sub-ADC和MDAC(MultiplyingDigital-to-Analog)子模块,这两个子模块都属于开关电容电路,一方面开关电容电路会从参考电压抽取电流来实现电容的充放电,这就要求参考电压要有较强的驱动能力;另一方面,开关电容电路的快速充放电会引起参考电压波动,参考电压必须有快速恢复稳定的能力;其三,具有对称性的参考电压产生电路也会提高其输出电压的性能。
因此,如何确保参考电压的满足ADC的精度和性能,是目前急需解决的问题。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种应用于ADC的参考电压产生电路,其结构紧凑,采用可重复单元以及对称结构,降低了电路设计的难度,能有效减小失配误差,且能降低来自电源和地的干扰,适应范围广,安全可靠。
按照本发明提供的技术方案,所述应用于ADC的参考电压产生电路,包括用于存储电荷并输出参考电压的的电容C10以及用于对所述电容C10进行充电的电容充电电路,所述电容充电电路包括两个具有相同电路结构的充电支路,电容C10的两端同时与充电支路的输出端连接,所述两充电支路与电容C10间形成对称的连接电路结构;
电容充电电路内的两充电支路间能交替进行充电-电荷平均的过程,且在电荷平均后,利用得到的平均电荷对电容C10进行充电,以使得电容C10充电后输出所需的参考电压VREF。
还包括用于提高负载驱动能力的运算放大器,电容C10的两端分别与运算放大器的输入端以及运输放大器的输出端连接。
所述充电支路包括(N-1)个第一开关电容单元以及一个第二开关电容单元,所述第一开关电容单元包括电容C20以及能实现对电容C20进行清空电荷-选中充电-电荷平均-输出控制的第一开关单元,第二开关电容单元包括电容C30以及能实现电容C30进行清空-选中充电-电荷平均-输出控制的第二开关单元,电容C20的电容值与电容C30的电容值相同;
第一开关单元与电容C20间还形成输出端VP1以及输出端VN1,第二开关单元与电容C30间还形成输出端VP2、输出端VN2、输出端VP3以及输出端VN3;
充电支路内所有第一开关电容单元的输出端VP1、输出端VN1相互连接,且第一开关单元内的输出端VP1、输出端VN1与同一充电支路内第二开关电容单元的输出端VP3、输出端VN3连接,第二开关电容单元的输出端VP2、输出端VN2分别与电容C10的上极板、下极板连接;
在同一充电支路内,选择所需数量的第一开关电容单元和/或第二开关电容单元,以对选中第一开关电容单元内的电容C20进行充电,和/或对第二开关电容单元内的电容C30进行充电;在充电完成后,将第二开关电容单元内的电容C30与所有第一开关电容单元内的电容C20并联后进行电荷平均,且在电荷平均后,通过第二开关电容单元的输出端VP2端、VN2端对电容C10充电。
所述第一开关单元包括支路开关S1,支路开关S1的一端与电容C20的上极板连接,支路开关S1的另一端与电源VDD_S连接,电容C20的上极板还与支路开关S2的一端、支路开关S3的一端以及支路开关S6的一端连接,支路开关S2的另一端、支路开关S3的另一端均接地,支路开关S6的另一端形成输出端VP1;
电容C20的下极板分别与支路开关S4的一端、支路开关S5的一端以及支路开关S7的一端连接,支路开关S4的另一端以及支路开关S5的另一端均接地,支路开关S7的另一端形成输出端VN1。
所述第二开关单元包括支路开关S8,支路开关S8的一端与电容C30的上极板连接,支路开关S8的另一端与电源VDD_S连接,电容C30的上极板还与支路开关S9的一端、支路开关S10的一端以及支路开关S13的一端连接,支路开关S9的另一端接地,支路开关S10的另一端形成输出端VP2,支路开关S13的另一端形成输出端VP3;
电容C30的下极板与支路开关S11的一端,支路开关S12的一端以及支路开关S14的一端连接,支路开关S12的另一端接地,支路开关S11的另一端形成输出端VN2,支路开关S14的另一端形成输出端VN3。
本发明的优点:具有很高的对称性,利于减小失配误差;电源VDD_S和GND,独立于其它电路电源,减小了来自电源和地的噪声影响;通过不同的时序控制,可产生不同的参考电压,便于复制使用。
附图说明
图1为现有ADC的结构框图。
图2为本发明的电路框图。
图3为本发明第一开关电容单元的电路原理图。
图4为本发明第二开关电容单元的电路原理图。
图5为本发明选择时序图。
图6为本发明第一开关电容单元的一种时序图。
图7为本发明第二开关电容单元的一种时序图。
附图标记说明:1-上支路、2-运算放大器、3-下支路、4-第一开关电容单元以及5-第二开关电容单元。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1所示:为现有ADC的结构框图,参考电压产生电路的时序来自时钟模块。参考电压产生电路产生的参考电压输入给sub-ADC和MDAC。参考电压的性能直接影响sub-ADC和MDAC的精确度。参考电压产生电路的电源和地(未画出),独立于其它电路模块,降低了来自电源和地的干扰。
如图2所示,为了能降低了电路设计的难度,能有效减小失配误差,且能降低来自电源和地的干扰,本发明包括用于存储电荷并输出参考电压的的电容C10以及用于对所述电容C10进行充电的电容充电电路,所述电容充电电路包括两个具有相同电路结构的充电支路,电容C10的两端同时与充电支路的输出端连接,所述两充电支路与电容C10间形成对称的连接电路结构;
电容充电电路内的两充电支路间能交替进行充电-电荷平均的过程,且在电荷平均后,利用得到的平均电荷对电容C10进行充电,以使得电容C10充电后输出所需的参考电压VREF。
具体地,还包括用于提高负载驱动能力的运算放大器2,电容C10的两端分别与运算放大器2的输入端以及运输放大器2的输出端连接。两个充电支路同时与电容C10连接,以形成上支路1以及下支路3,上支路1与下支路3的电路结构相同,上支路1、下支路3与电容C10间形成对称结构,从而能降低电路设计的难度,且能有效减少失配误差。
上支路1与下支路3交替输出,上支路1与下支路3的工作过程相同,上支路1进行充电和电荷平均时,下支路3输出电荷,从而实现对电容C10的充电;反之,下支路3进行充电和电荷平均时,上支路1输出电荷,从而实现对电容C10的充电。
所述充电支路包括(N-1)个第一开关电容单元4以及一个第二开关电容单元5,所述第一开关电容单元4包括电容C20以及能实现对电容C20进行清空电荷-选中充电-电荷平均-输出控制的第一开关单元,第二开关电容单元5包括电容C30以及能实现电容C30进行清空-选中充电-电荷平均-输出控制的第二开关单元,电容C20的电容值与电容C30的电容值相同;
第一开关单元与电容C20间还形成输出端VP1以及输出端VN1,第二开关单元与电容C30间还形成输出端VP2、输出端VN2、输出端VP3以及输出端VN3;
充电支路内所有第一开关电容单元4的输出端VP1、输出端VN1相互连接,且第一开关单元4内的输出端VP1、输出端VN1与同一充电支路内第二开关电容单元5的输出端VP3、输出端VN3连接,第二开关电容单元5的输出端VP2、输出端VN2分别与电容C10的上极板、下极板连接;
在同一充电支路内,选择所需数量的第一开关电容单元4和/或第二开关电容单元5,以对选中第一开关电容单元4内的电容C20进行充电,和/或对第二开关电容单元5内的电容C30进行充电;在充电完成后,将第二开关电容单元5内的电容C30与所有第一开关电容单元4内的电容C20并联后进行电荷平均,且在电荷平均后,通过第二开关电容单元5的输出端VP2端、VN2端对电容C10充电。
如图3所示,所述第一开关单元包括支路开关S1,支路开关S1的一端与电容C20的上极板连接,支路开关S1的另一端与电源VDD_S连接,电容C20的上极板还与支路开关S2的一端、支路开关S3的一端以及支路开关S6的一端连接,支路开关S2的另一端、支路开关S3的另一端均接地,支路开关S6的另一端形成输出端VP1;
电容C20的下极板分别与支路开关S4的一端、支路开关S5的一端以及支路开关S7的一端连接,支路开关S4的另一端以及支路开关S5的另一端均接地,支路开关S7的另一端形成输出端VN1。
如图4所示,所述第二开关单元包括支路开关S8,支路开关S8的一端与电容C30的上极板连接,支路开关S8的另一端与电源VDD_S连接,电容C30的上极板还与支路开关S9的一端、支路开关S10的一端以及支路开关S13的一端连接,支路开关S9的另一端接地,支路开关S10的另一端形成输出端VP2,支路开关S13的另一端形成输出端VP3;
电容C30的下极板与支路开关S11的一端,支路开关S12的一端以及支路开关S14的一端连接,支路开关S12的另一端接地,支路开关S11的另一端形成输出端VN2,支路开关S14的另一端形成输出端VN3。
本发明实施例中,N≥2,每个充电支路内,均包含N个电容。在同一个充电支路内,所有第一开关单元内支路开关S3、支路开关S4、支路开关S5、支路开关S6以及支路开关S7的控制端相互连接,即分别接收相同的开关控制信号;同时,第二开关单元内,支路开关S9、支路开关S10、支路开关S11、支路开关S12以及支路开关S13的控制端分别与上述支路开关S3、支路开关S4、支路开关S5、支路开关S6以及支路开关S7的控制端一一对应连接,即第一开关单元内支路开关S3的控制端以及第二开关单元内支路开关S10的控制端均由开关控制信号C1_S3控制,第一开关单元内支路开关S4的控制端以及第二开关单元内支路开关S11的控制端均由开关控制信号C1_S4控制,第一开关单元内支路开关S5的控制端以及第二开关单元内支路开关S12的控制端均由开关控制信号C1_S5控制,第一开关单元内支路开关S6的控制端以及第二开关单元内支路开关S13的控制端均由开关控制信号C1_S6控制,第一开关单元内支路开关S7的控制端以及第二开关单元内支路开关S14的控制端均由开关控制信号C1_S7控制,每个第一开关单元内支路开关S1的控制端以及支路开关S2的控制端相互独立,且第二开关单元内支路开关S8的控制端以及支路开关S9的控制端与也相互独立。
以上支路1为例进行说明。上支路1共有N个电容。充电前,电容里的电荷会被清空。充电时,会选中其中n(1≤n≤N)个电容进行充电。充电完成后,N个电容并联在一起,进行电荷平均。最后第二开关电容单元内的电容C30并联到电容C10两端,对C10进行充电。这样就完成了一个“清空电荷-选中充电-电荷平均-输出”周期。而输出的电压等于:
其中,VDD_S为电源电压,对上支路1内第一开关电容单元4的选中与否,主要由支路开关S1的连接状态进行调节控制,即由支路开关S1的开关控制信号决定,对第二开关电容单元5的选自,则主要由支路开关S8的连接状态进行调节控制,即由支路开关S8的控制控制信号决定,具体为本技术领域人员所熟知,此处不再赘述。。
具体工作时,无论是第一开关电容单元4还是第二开关电容单元5都包括两个状态,一是选中充电,二是未选中(未选中时,对应电容的上极板、下极板均接地)。同一充电支路中,包括(N-1)个第一开关电容单元(4)和一个第二开关电容单元5,根据需求可以选中其中一个或多个开关电容单元进行充电。
以上支路1为例分别介绍第一开关电容单元4和第二开关电容单元5的工作过程。以N=5、n=1为例,介绍本发明的工作过程。所有开关控制信号都是高电平有效。
如图5所示,当某个开关电容单元的Cm_S1k(m=1表示上支路,m=2表示下支路;k表示开关电容单元序号)闭合时,则所述开关电容单元内的电容的一个极板就会与电源接通,同时电容的另一极板与地通路也会导通。此时,该开关电容单元被选中充电。支路开关S1的开关控制信号C1_S11从高电平变为低电平后,所述充电支路内所有开关电容单元里的电容并联在一起,进行电荷平均。然后另一充电路重复该“充电-电荷平均”过程。T11-T101完成一次循环。
下面具体地介绍第一开关电容单元4和第二开关电容单元5的工作过程。也是以N=5、n=1为例进行说明。
结合图2、图3和图6介绍第一开关电容单元4的工作过程,对于第一开关电容单元4,具体的工作过程如下:
T12时间段内,支路开关S1和支路开关S5先闭合,电容C20一端接通电源VDD_S,另一端接通地。C20充电,充满后达到动态平衡状态。然后支路开关S1和支路开关S5断开,支路开关S6、支路开关S7闭合。第一开关电容单元4所在上支路1内所有电容并联,进行电荷平均。T12时间段内,整个电路输出的参考电压为下支路3与电容C10配合输出电压。
T22时间段内,支路开关S3和支路开关S4闭合,电容C20两端接地,清除存储的电荷。此时,下支路3内的某些开关电容单元被选中,进行“充电-电荷平均”过程。整个电路输出的参考电压为上支路1与电容C10配合输出的电压。
T32时间段内,支路开关S2和支路开关S5先闭合,继续清除该第一开关电容单元4中C20里的电荷,此时上支路1其它某些开关电容被选中充电。随后,支路开关S2和支路开关S5断开,支路开关S6、支路开关S7闭合。上支路1内所有电容并联,进行电荷平均。T32时间段内,整个电路输出的参考电压为下支路3与的电容C10配合输出的电压。
T42、T62、T82和T102时间段内,第一开关电容单元4的状态都同时间段T22一样。对于整体电路来说,在这五个时间段内不同之处在于,所述第一开关电容单元4所在上支路1都有不同的电容C20被选中进行“充电-电荷平均”过程。
T52、T72和T92时间段内,第一开关电容单元4的状态同时间段T32一样。同样地,对于整体电路来说,在这四个时间段内不同之处在于,下支路3内有不同的C20被选中进行“充电-电荷平均”过程。
这样,每个第一开关电容单元4都会循环T12~T102这一过程。
同样地,结合图2、图4和图7介绍第二开关电容单元5的工作过程,以也是以N=5、n=1为例进行详细介绍。
T13时间段内,支路开关S8和支路开关S12先闭合,电容C30一端接通电源VDD_S,另一端接通地。C30充电,充满后达到动态平衡状态。然后支路开关S8和支路开关S12断开,支路开关S13、支路开关S14闭合。第二开关电容单元5所在上支路1内所有电容并联,进行电荷平均。T13时间段内,整个电路输出的参考电压为下支路3与电容C10的电压。
T23时间段内,支路开关S10和支路开关S11闭合。第二开关电容单元5里的电容C30并联在电容C10和运算放大器2的两端,二者进行电荷平均。此时,电路输出的参考电压为运算放大器2的输出电压。而下支路3中的相应开关电容单元被选中,进行“充电-电荷平均”过程。
T33时间段内,支路开关S9和支路开关S12先闭合。电容C30两端接地,清除存储的电荷。此时,下支路3内相应开关电容单元被选中,进行充电。随后,支路开关S9和支路开关S12断开,支路开关S13、支路开关S14闭合。上支路3内所有电容并联,进行电荷平均。T33时间段内,整体电路输出的参考电压为下支路3与电容C10配合输出的电压。
T43、T63、T83和T103时间段内,第二开关电容单元5的状态都同T23一样。对于整体电路来说,在这五个时间段内不同之处在于,该第二开关电容单元5所在上支路3都有其它不同的开关电容单元被选中进行“充电-电荷平均”过程。
T53、T73和T93时间段内,第二开关电容单元5的状态同T33一样。同样地,对于整体电路来说,在这四个时间段内不同之处在于,下支路3有不同的开关电容单元被选中进行“充电-电荷平均”过程。
这样,每个第二开关电容单元5都会循环T13~T103这一过程。
对于不同的N和n,只是时序信号有所差别,但都有类似的工作过程。一旦确定了所需参考电压,就可以依此确定N和n的值,电路也就确定了。由此看出,本发明电路结构简单,可移植性高。
根据以上描述可以看出,本发明具有很高的对称性,利于减小失配误差;电源VDD_S和GND,独立于其它电路电源,减小了来自电源和地的噪声影响;通过不同的时序控制,可产生不同的参考电压,便于复制使用。
Claims (5)
1.一种应用于ADC的参考电压产生电路,其特征是:包括用于存储电荷并输出参考电压的的电容C10以及用于对所述电容C10进行充电的电容充电电路,所述电容充电电路包括两个具有相同电路结构的充电支路,电容C10的两端同时与充电支路的输出端连接,所述两充电支路与电容C10间形成对称的连接电路结构;
电容充电电路内的两充电支路间能交替进行充电-电荷平均的过程,且在电荷平均后,利用得到的平均电荷对电容C10进行充电,以使得电容C10充电后输出所需的参考电压VREF。
2.根据权利要求1所述的应用于ADC的参考电压产生电路,其特征是:还包括用于提高负载驱动能力的运算放大器(2),电容C10的两端分别与运算放大器(2)的输入端以及运输放大器(2)的输出端连接。
3.根据权利要求1所述的应用于ADC的参考电压产生电路,其特征是:所述充电支路包括(N-1)个第一开关电容单元(4)以及一个第二开关电容单元(5),所述第一开关电容单元(4)包括电容C20以及能实现对电容C20进行清空电荷-选中充电-电荷平均-输出控制的第一开关单元,第二开关电容单元(5)包括电容C30以及能实现电容C30进行清空-选中充电-电荷平均-输出控制的第二开关单元,电容C20的电容值与电容C30的电容值相同;
第一开关单元与电容C20间还形成输出端VP1以及输出端VN1,第二开关单元与电容C30间还形成输出端VP2、输出端VN2、输出端VP3以及输出端VN3;
充电支路内所有第一开关电容单元(4)的输出端VP1、输出端VN1相互连接,且第一开关单元(4)内的输出端VP1、输出端VN1与同一充电支路内第二开关电容单元(5)的输出端VP3、输出端VN3连接,第二开关电容单元(5)的输出端VP2、输出端VN2分别与电容C10的上极板、下极板连接;
在同一充电支路内,选择所需数量的第一开关电容单元(4)和/或第二开关电容单元(5),以对选中第一开关电容单元(4)内的电容C20进行充电,和/或对第二开关电容单元(5)内的电容C30进行充电;在充电完成后,将第二开关电容单元(5)内的电容C30与所有第一开关电容单元(4)内的电容C20并联后进行电荷平均,且在电荷平均后,通过第二开关电容单元(5)的输出端VP2端、VN2端对电容C10充电。
4.根据权利要求3所述的应用于ADC的参考电压产生电路,其特征是:所述第一开关单元包括支路开关S1,支路开关S1的一端与电容C20的上极板连接,支路开关S1的另一端与电源VDD_S连接,电容C20的上极板还与支路开关S2的一端、支路开关S3的一端以及支路开关S6的一端连接,支路开关S2的另一端、支路开关S3的另一端均接地,支路开关S6的另一端形成输出端VP1;
电容C20的下极板分别与支路开关S4的一端、支路开关S5的一端以及支路开关S7的一端连接,支路开关S4的另一端以及支路开关S5的另一端均接地,支路开关S7的另一端形成输出端VN1。
5.根据权利要求3所述的应用于ADC的参考电压产生电路,其特征是:所述第二开关单元包括支路开关S8,支路开关S8的一端与电容C30的上极板连接,支路开关S8的另一端与电源VDD_S连接,电容C30的上极板还与支路开关S9的一端、支路开关S10的一端以及支路开关S13的一端连接,支路开关S9的另一端接地,支路开关S10的另一端形成输出端VP2,支路开关S13的另一端形成输出端VP3;
电容C30的下极板与支路开关S11的一端,支路开关S12的一端以及支路开关S14的一端连接,支路开关S12的另一端接地,支路开关S11的另一端形成输出端VN2,支路开关S14的另一端形成输出端VN3。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710116605.0A CN106911332B (zh) | 2017-02-28 | 2017-02-28 | 应用于adc的参考电压产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710116605.0A CN106911332B (zh) | 2017-02-28 | 2017-02-28 | 应用于adc的参考电压产生电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106911332A true CN106911332A (zh) | 2017-06-30 |
CN106911332B CN106911332B (zh) | 2020-03-31 |
Family
ID=59209049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710116605.0A Active CN106911332B (zh) | 2017-02-28 | 2017-02-28 | 应用于adc的参考电压产生电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106911332B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6965333B1 (en) * | 2005-04-12 | 2005-11-15 | Princeton Technology Corporation | Circuit for using capacitor voltage divider in a delta-sigma digital-to-analog converter to generate reference voltage |
JP4506864B2 (ja) * | 2007-08-01 | 2010-07-21 | 株式会社デンソー | 可変ゲイン増幅器 |
US8120385B2 (en) * | 2008-06-17 | 2012-02-21 | St-Ericsson Sa | Reduction in kickback effect in comparators |
CN102736801A (zh) * | 2011-04-01 | 2012-10-17 | 丁行波 | 一种应用于电容触控板的电容检测电路 |
CN104038225A (zh) * | 2014-06-17 | 2014-09-10 | 中国电子科技集团公司第五十八研究所 | 具有自适应误差校准功能的电荷耦合流水线模数转换器 |
CN104283562A (zh) * | 2013-07-12 | 2015-01-14 | 上海明波通信技术股份有限公司 | 逐次逼近型模数转换装置 |
CN104796639A (zh) * | 2015-04-20 | 2015-07-22 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种读出电路中的像元合并电路及其像元合并实现方法 |
CN105075124A (zh) * | 2013-03-11 | 2015-11-18 | 密克罗奇普技术公司 | 使用n个电容器的4n+1层电容性dac |
CN204836136U (zh) * | 2015-08-24 | 2015-12-02 | 广西师范大学 | 一种频率自适应的可变电容电路 |
CN106226686A (zh) * | 2016-08-18 | 2016-12-14 | 中国电子科技集团公司第五十八研究所 | 一种能够实时测量fpga内部温度及电压的结构 |
-
2017
- 2017-02-28 CN CN201710116605.0A patent/CN106911332B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6965333B1 (en) * | 2005-04-12 | 2005-11-15 | Princeton Technology Corporation | Circuit for using capacitor voltage divider in a delta-sigma digital-to-analog converter to generate reference voltage |
JP4506864B2 (ja) * | 2007-08-01 | 2010-07-21 | 株式会社デンソー | 可変ゲイン増幅器 |
US8120385B2 (en) * | 2008-06-17 | 2012-02-21 | St-Ericsson Sa | Reduction in kickback effect in comparators |
CN102736801A (zh) * | 2011-04-01 | 2012-10-17 | 丁行波 | 一种应用于电容触控板的电容检测电路 |
CN105075124A (zh) * | 2013-03-11 | 2015-11-18 | 密克罗奇普技术公司 | 使用n个电容器的4n+1层电容性dac |
CN104283562A (zh) * | 2013-07-12 | 2015-01-14 | 上海明波通信技术股份有限公司 | 逐次逼近型模数转换装置 |
CN104038225A (zh) * | 2014-06-17 | 2014-09-10 | 中国电子科技集团公司第五十八研究所 | 具有自适应误差校准功能的电荷耦合流水线模数转换器 |
CN104796639A (zh) * | 2015-04-20 | 2015-07-22 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种读出电路中的像元合并电路及其像元合并实现方法 |
CN204836136U (zh) * | 2015-08-24 | 2015-12-02 | 广西师范大学 | 一种频率自适应的可变电容电路 |
CN106226686A (zh) * | 2016-08-18 | 2016-12-14 | 中国电子科技集团公司第五十八研究所 | 一种能够实时测量fpga内部温度及电压的结构 |
Non-Patent Citations (2)
Title |
---|
JAYANTH KUPPAMBATTI, ET AL: "Current Reference Pre-Charging Techniques for Low-Power Zero-Crossing Pipeline-SAR ADCs", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 * |
宋浩然: "用于Pipeline ADC的参考电压和参考电流的电路系统", 《世界电子元器件》 * |
Also Published As
Publication number | Publication date |
---|---|
CN106911332B (zh) | 2020-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103475373B (zh) | 一种分段电容阵列结构数模转换器 | |
US9356467B2 (en) | Charge balancing circuit for series connected chains of charge storage elements | |
CN103166644B (zh) | 一种低功耗逐次逼近型模数转换器及其转换方法 | |
TWI499162B (zh) | 具有平衡電路之蓄電裝置 | |
CN103518329B (zh) | 预充电电容数模转换器 | |
CN206164507U (zh) | 一种具有分段电容阵列的逐次逼近型模数转换器 | |
CN104124972B (zh) | 基于电荷再分配的 10 位超低功耗逐次逼近型模数转换器 | |
CN103650349B (zh) | 使用sar和tdc的二级模数转换器 | |
CN104467856B (zh) | 一种高能效电容阵列逐次逼近型模数转换器及其转换方法 | |
CN107996019A (zh) | 一种dac电容阵列、sar型模数转换器及降低功耗的方法 | |
CN106921392B (zh) | 具有输入信号预比较与电荷重分配的流水线模数转换器 | |
CN101902059B (zh) | 对容性负载充电的方法 | |
CN103595412B (zh) | 低功耗小面积的电容阵列及其复位方法和逻辑控制方法 | |
CN107888190A (zh) | 基于非对称型差分电容阵列的逐次逼近型模数转换器 | |
US8963763B2 (en) | Configuring an analog-digital converter | |
CN107134599A (zh) | 一种串联电池组的电压均衡电路及其工作方法 | |
CN104333352B (zh) | 斜坡信号发生电路和图像传感器 | |
CN105187067B (zh) | 高速逐次逼近型模数转换器的电容阵列型数模转换器电路 | |
CN205596102U (zh) | 一种模数转换电路及模数转换芯片 | |
CN106301376A (zh) | 一种比较器偏置电流可调的低功耗逐次逼近型模数转换器 | |
CN103152048B (zh) | 一种差分输入逐次逼近型模数转换方法 | |
CN103746694A (zh) | 一种应用于两步式积分型模数转换器的斜坡转换电路 | |
CN108832928A (zh) | 一种sar adc电容阵列的共模电压校正电路及其校正方法 | |
CN106911332A (zh) | 应用于adc的参考电压产生电路 | |
CN204156831U (zh) | 斜坡信号发生电路和图像传感器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20201216 Address after: 2 / F, building B1, No. 777, Jianzhu West Road, Binhu District, Wuxi City, Jiangsu Province, 214000 Patentee after: WUXI ZHONGWEI YIXIN Co.,Ltd. Address before: No.5, Huihe Road, Wuxi City, Jiangsu Province, 214000 Patentee before: The 58th Research Institute of China Electronics Technology Group Corp. |
|
TR01 | Transfer of patent right |