CN106910673A - 一种降低SiC外延晶片表面三角形缺陷的外延方法 - Google Patents
一种降低SiC外延晶片表面三角形缺陷的外延方法 Download PDFInfo
- Publication number
- CN106910673A CN106910673A CN201710120128.5A CN201710120128A CN106910673A CN 106910673 A CN106910673 A CN 106910673A CN 201710120128 A CN201710120128 A CN 201710120128A CN 106910673 A CN106910673 A CN 106910673A
- Authority
- CN
- China
- Prior art keywords
- growth
- trichlorosilane
- epitaxial wafer
- ethene
- reative cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007547 defect Effects 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000000407 epitaxy Methods 0.000 title claims abstract description 23
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 claims abstract description 39
- 239000005052 trichlorosilane Substances 0.000 claims abstract description 39
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 25
- 239000001257 hydrogen Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 19
- 239000012159 carrier gas Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 230000005587 bubbling Effects 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 150000002431 hydrogen Chemical class 0.000 claims description 5
- 239000005977 Ethylene Substances 0.000 claims 1
- 239000007789 gas Substances 0.000 claims 1
- 238000010792 warming Methods 0.000 abstract description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 abstract 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 28
- 238000005530 etching Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 244000000626 Daucus carota Species 0.000 description 1
- 235000002767 Daucus carota Nutrition 0.000 description 1
- 229910003822 SiHCl3 Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 229940095676 wafer product Drugs 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02447—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明公开一种降低SiC外延晶片表面三角形缺陷的外延方法，其包括以下步骤：S001：使用机械手将生长托盘连同SiC衬底一起放入反应室内的生长位置；S002：反应室在氢气氛围下维持主气流在80～120slm，设定压力为80～150mbar，升温至外延生长所需要的温度1500～1700℃；S003：向反应室通入小流量的乙烯及三氯氢硅，生长一层超低C/Si比的低速N型掺杂外延缓冲层；S004：维持生长温度不变，切换乙烯和三氯氢硅的流量，生长一层高C/Si比的低速外延缓冲层；S005：维持生长温度不变，将乙烯和三氯氢硅的流量逐渐增加，过渡至常规生长条件所需要的稳定流量，在特定生长速率下制备高质量的外延层；S006：反应室降温至设备待机温度600～900℃；S007：取出外延晶片，并检测、清洗、封装。
Description
技术领域：
本发明涉及半导体技术领域，特指一种降低SiC外延晶片表面三角形缺陷的外延方法。
背景技术：
碳化硅(SiC)材料作为一种优良的第三代半导体材料，由于其禁带宽度大、击穿场强高、热导率高、电子饱和漂移速率高，以及耐高温、抗辐射和化学稳定性好等优良理化特性，成为制备高端功率半导体器件的关键性材料。
制备SiC器件的基本材料是SiC外延晶片，目前SiC外延晶片的制备工艺比较成熟，生产中通常使用外延方法是化学气相沉积法(CVD)法，具有外延层质量好、掺杂浓度易于控制、可重复性好和生产效率高等优势，是目前大批量生产SiC外延晶片的主要方法。但是，受限于SiC衬底本身的质量水平，以及外延过程中新产生的或放大的缺陷，SiC表面的缺陷密度控制是衡量SiC外延晶片质量的关键指标，其中尤其以三角形缺陷最为普遍而且较难控制。现有工艺虽然可以通过衬底原位刻蚀、变温生长、中断生长、甚至生长多层低速缓冲层与中断刻蚀相结合的方法，等等一系列耗时以及复杂工艺来改善三角形缺陷，抑制效果仍有待提高。因此，现有技术对SiC外延晶片表面的三角缺陷控制是制作高质量外延晶片的关键问题，以满足不断提高的器件制造工艺，最终提高产品良率并降低高质量功率器件的制造成本。
有鉴于此，本发明人提出以下技术方案。
发明内容：
本发明的目的在于克服现有技术的不足，提供一种降低SiC外延晶片表面三角形缺陷的外延方法。
为了解决上述技术问题，本发明采用了下述技术方案：该降低SiC外延晶片表面三角形缺陷的外延方法包括以下步骤：S001：将SiC衬底放入传递仓内的生长托盘之上，使用机械手将生长托盘连同SiC衬底一起放入反应室内的生长位置；S002：反应室在氢气氛围下维持主气流在80～120slm，设定压力为80～150mbar，升温至外延生长所需要的温度1500～1700℃；S003：向反应室通入小流量的乙烯及三氯氢硅，生长一层超低C/Si比的低速N型掺杂外延缓冲层；S004：维持生长温度不变，切换乙烯和三氯氢硅的流量，生长一层高C/Si比的低速外延缓冲层；S005：维持生长温度不变，将乙烯和三氯氢硅的流量逐渐增加，过渡至常规生长条件所需要的稳定流量，在特定生长速率下制备高质量的外延层；S006：反应室降温至设备待机温度600～900℃；S007：使用机械手和通过传递仓取出外延晶片，然后对外延晶片进行检测、清洗、封装。
进一步而言，上述技术方案中，在S003中，所述的通入小流量的乙烯是指通过质量流量计MFC精确控制气流量<50sccm，来控制反应室内碳源的通入速率；通入小流量三氯氢硅是指在维持三氯氢硅液体鼓泡平温度为18～22℃和压强为1300～1800mbar的情况下，通过质量流量计MFC控制作为载气三氯氢硅的氢气流量<120sccm，来控制反应室内硅源的通入速率；超低C/Si比是指C/Si比值低于0.7；低速外延是指生长速率<8μm/h，该缓冲层为N型外延层，采用N2作为掺杂源，掺杂浓度为1～8E18cm-3范围，生长厚度范围在0.1～5.0μm。
进一步而言，上述技术方案中，所述超低C/Si比是指C/Si比值在0.4～0.7之间。
进一步而言，上述技术方案中，所述乙烯流量为20～25sccm；氢气载气流量为100～110sccm，其携带三氯氢硅；超低C/Si比为0.54。
进一步而言，上述技术方案中，在S004中，所述的切换乙烯和三氯氢硅的流量是指通过质量流量计MFC精确控制乙烯气流量<50sccm，来控制反应室内碳源的通入速率；在维持三氯氢硅液体鼓泡平温度18～22℃和压强1300～1800mbar的情况下，通过质量流量计MFC控制作为载气三氯氢硅的氢气流量<60sccm，来控制反应室硅源的通入速率；高C/Si比是指C/Si比值在1.1～1.5之间，使反应室内的C原子数高于Si原子数；低速外延是指生长速率<8um/h，该缓冲层为N型外延层，采用N2作为掺杂源，掺杂浓度为1～8E18cm-3范围，生长厚度范围在0.1～5.0μm。
进一步而言，上述技术方案中，所述乙烯流量为20～25sccm；氢气载气流量为40～60sccm，其携带三氯氢硅；高C/Si比为1.2。
进一步而言，上述技术方案中，在S005中，所述的常规生长条件所需要的稳定流量是指乙烯流量为50～300sccm，作为三氯氢硅载气的氢气流量在150～500sccm；特定生长速率为20～100um/h。
进一步而言，上述技术方案中，常规生长条件所需要的稳定流量是指乙烯流量为200～300sccm，作为三氯氢硅载气的氢气流量在400～500sccm；特定生长速率为20～100um/h。
进一步而言，上述技术方案中，在S005中，还通入200～250sccm的高纯N2制备高质量的N型低掺杂外延层；C/Si比为1.10，得到的外延层厚度为100μm，掺杂浓度为5.3E14cm-3。
采用上述技术方案后，本发明与现有技术相比较具有如下有益效果：
1、本发明可以将三角形缺陷降低至超低水平(三角缺陷密度≤0.1ea/cm2)，而且保持外延晶片表面整体缺陷密度<0.2ea/cm2，令本发明具有极强的市场竞争力。
2、本发明抑制SiC外延晶片表面三角缺陷效果明显，而避免了耗时的衬底原位刻蚀、变温生长、中断生长、甚至生长多层低速缓冲层与中断刻蚀相结合的方法等一系列复杂工艺，相比之下具有效率高、效果好的优势。
3、本发明可降低并改善三角形缺陷密度，且不引起其它种类缺陷的增加，因而可维持总体缺陷在低缺陷密度水平。
4、本发明适用于不同厚度的外延层生长，均可起到良好效果，对于厚外延层，通常表面缺陷会偏多，而本发明尤其适用于100微米规格以及更厚的外延层产品，且采用本发明制作的SiC外延晶片，适于作高品质、高良率的高端功率电子器件。
附图说明：
图1是本发明的步骤图；
图2是本发明制备的SiC外延晶片表面缺陷分布图。
图3是本发明制备的SiC外延晶片表面形貌图。
具体实施方式：
下面结合具体实施例和附图对本发明进一步说明。
结合图1所示，本发明为一种降低SiC外延晶片表面三角形缺陷的外延方法，该外延方法包括以下步骤：
S001：将SiC衬底放入传递仓内的生长托盘之上，使用机械手将生长托盘连同SiC衬底一起放入反应室内的生长位置；
S002：反应室在氢气氛围下维持主气流在80～120slm，设定压力为80～150mbar，升温至外延生长所需要的温度1500～1700℃；
S003：向反应室通入小流量的乙烯(C2H6)及三氯氢硅(SiHCl3，简称TCS)，生长一层超低C/Si比的低速N型掺杂外延缓冲层；具体而言，所述的通入小流量的乙烯是指通过质量流量计MFC精确控制气流量<50sccm，来控制反应室内碳源的通入速率；通入小流量三氯氢硅是指在维持三氯氢硅液体鼓泡平温度为18～22℃和压强为1300～1800mbar的情况下，通过质量流量计MFC控制作为三氯氢硅载气的氢气流量<120sccm，来控制反应室内硅源的通入速率；超低C/Si比是指C/Si比值低于0.7；低速外延是指生长速率<8μm/h，该缓冲层为N型外延层，采用N2作为掺杂源，掺杂浓度为1～8E18cm-3范围，生长厚度范围在0.1～5.0μm；
S004：维持生长温度不变，切换乙烯和三氯氢硅的流量，生长一层高C/Si比的低速外延缓冲层；具体而言，所述的切换乙烯和三氯氢硅的流量是指通过质量流量计MFC精确控制乙烯气流量<50sccm，来控制反应室内碳源的通入速率；在维持三氯氢硅液体鼓泡平温度18～22℃和压强1300～1800mbar的情况下，通过质量流量计MFC控制作为三氯氢硅载气的氢气流量<60sccm，来控制反应室硅源的通入速率；高C/Si比是指C/Si比值在1.1～1.5之间，使反应室内的C原子数高于Si原子数；低速外延是指生长速率<8um/h，该缓冲层为N型外延层，采用N2作为掺杂源，掺杂浓度为1～8E18cm-3范围，生长厚度范围在0.1～5.0μm；
S005：维持生长温度不变，将乙烯和三氯氢硅的流量逐渐增加，过渡至常规生长条件所需要的稳定流量，在特定生长速率下制备高质量的外延层；其中，还通入200～250sccm的高纯N2制备高质量的N型低掺杂外延层；C/Si比为1.10，得到的外延层厚度为100μm，掺杂浓度为5.3E14cm-3；具体而言，所述的常规生长条件所需要的稳定流量是指乙烯流量为50～300sccm，作为三氯氢硅载气的氢气流量在150～500sccm；特定生长速率为20～100um/h；
S006：反应室降温至设备待机温度600～900℃；
S007：使用机械手和通过传递仓取出外延晶片，然后对外延晶片进行检测、清洗、封装。
作为优选的实施例，在S003中，所述超低C/Si比是指C/Si比值在0.4～0.7之间。所述乙烯流量为20～25sccm；氢气载气流量为100～110sccm，其携带三氯氢硅；C/Si比为0.54。
作为优选的实施例，在S004中，所述乙烯流量为20～25sccm；氢气载气流量为40～60sccm，其携带三氯氢硅；C/Si比为1.2。
作为优选的实施例，在S005中，常规生长条件所需要的稳定流量是指乙烯流量为200～300sccm，作为三氯氢硅载气的氢气流量在400～500sccm；特定生长速率为20～100um/h。
上述实施例，经检测分析，结合图2所示，发明制作的SiC外延晶片经过CS920型设备扫描得出的表面缺陷：表面颗粒102的数量为1个、胡萝卜缺陷101的数量为1个、三角形缺陷103的数量为5个，其中表面颗粒有可能经过单片清洗机清洗掉；三角形缺陷居多(占缺陷总数的71％)，平均密度为0.07ea/cm2；该SiC外延晶片表面缺陷总体密度为0.1ea/cm2。另外，结合图3所示，SiC外延晶片表面的原子力显微镜AFM扫描结果，31为中心区域扫描表面形貌，无可见缺陷且粗糙度Ra＝0.297nm，32为边缘区域扫描表面形貌，无可见缺陷且粗糙度Ra＝0.232nm。对于外延层达到100um的厚外延晶片产品，这个粗糙度的结果是优良的(通常Ra<0.5nm的表面即符合产品要求)。也就是说，本发明可以将三角形缺陷降低至超低水平(三角缺陷密度≤0.1ea/cm2)，而且保持外延晶片表面整体缺陷密度<0.2ea/cm2，令本发明具有极强的市场竞争力。
综上所述，本发明抑制SiC外延晶片表面三角缺陷效果明显，而避免了耗时的衬底原位刻蚀、变温生长、中断生长、甚至生长多层低速缓冲层与中断刻蚀相结合的方法等一系列复杂工艺，相比之下具有效率高、效果好的优势。本发明可降低并改善三角形缺陷密度，且不引起其它种类缺陷的增加，因而可维持总体缺陷在低缺陷密度水平。本发明适用于不同厚度的外延层生长，均可起到良好效果，对于厚外延层，通常表面缺陷会偏多，而本发明尤其适用于100微米规格以及更厚的外延层产品，且采用本发明制作的SiC外延晶片，适于作高品质、高良率的高端功率电子器件。
当然，以上所述仅为本发明的具体实施例而已，并非来限制本发明实施范围，凡依本发明申请专利范围所述构造、特征及原理所做的等效变化或修饰，均应包括于本发明申请专利范围内。
Claims (9)
1.一种降低SiC外延晶片表面三角形缺陷的外延方法，其特征在于：该外延方法包括以下步骤：
S001：将SiC衬底放入传递仓内的生长托盘之上，使用机械手将生长托盘连同SiC衬底一起放入反应室内的生长位置；
S002：反应室在氢气氛围下维持主气流在80～120slm，设定压力为80～150mbar，升温至外延生长所需要的温度1500～1700℃；
S003：向反应室通入小流量的乙烯及三氯氢硅，生长一层超低C/Si比的低速N型掺杂外延缓冲层；
S004：维持生长温度不变，切换乙烯和三氯氢硅的流量，生长一层高C/Si比的低速外延缓冲层；
S005：维持生长温度不变，将乙烯和三氯氢硅的流量逐渐增加，过渡至常规生长条件所需要的稳定流量，在特定生长速率下制备高质量的外延层；
S006：反应室降温至设备待机温度600～900℃；
S007：使用机械手和通过传递仓取出外延晶片，然后对外延晶片进行检测、清洗、封装。
2.根据权利要求1所述的一种降低SiC外延晶片表面三角形缺陷的外延方法，其特征在于：在S003中，所述的通入小流量的乙烯是指通过质量流量计MFC精确控制气流量<50sccm，来控制反应室内碳源的通入速率；通入小流量三氯氢硅是指在维持三氯氢硅液体鼓泡平温度为18～22℃和压强为1300～1800mbar的情况下，通过质量流量计MFC控制作为载气三氯氢硅的氢气流量<120sccm，来控制反应室内硅源的通入速率；超低C/Si比是指C/Si比值低于0.7；低速外延是指生长速率<8μm/h，该缓冲层为N型外延层，采用N2作为掺杂源，掺杂浓度为1～8E18cm-3范围，生长厚度范围在0.1～5.0μm。
3.根据权利要求2所述的一种降低SiC外延晶片表面三角形缺陷的外延方法，其特征在于：所述超低C/Si比是指C/Si比值在0.4～0.7之间。
4.根据权利要求3所述的一种降低SiC外延晶片表面三角形缺陷的外延方法，其特征在于：所述乙烯流量为20～25sccm；氢气载气流量为100～110sccm，其携带三氯氢硅；实施例采用超低C/Si比为0.54。
5.根据权利要求1所述的一种降低SiC外延晶片表面三角形缺陷的外延方法，其特征在于：在S004中，所述的切换乙烯和三氯氢硅的流量是指通过质量流量计MFC精确控制乙烯气流量<50sccm，来控制反应室内碳源的通入速率；在维持三氯氢硅液体鼓泡平温度18～22℃和压强1300～1800mbar的情况下，通过质量流量计MFC控制作为载气三氯氢硅的氢气流量<60sccm，来控制反应室硅源的通入速率；高C/Si比是指C/Si比值在1.1～1.5之间，使反应室内的C原子数高于Si原子数；低速外延是指生长速率<8um/h，该缓冲层为N型外延层，采用N2作为掺杂源，掺杂浓度为1～8E18cm-3范围，生长厚度范围在0.1～5.0μm。
6.根据权利要求5所述的一种降低SiC外延晶片表面三角形缺陷的外延方法，其特征在于：所述乙烯流量为20～25sccm；氢气载气流量为40～60sccm，其携带三氯氢硅；实施例采用高C/Si比为1.2。
7.根据权利要求1所述的一种降低SiC外延晶片表面三角形缺陷的外延方法，其特征在于：在S005中，所述的常规生长条件所需要的稳定流量是指乙烯流量为50～300sccm，作为三氯氢硅载气的氢气流量在150～500sccm；特定生长速率为20～100um/h。
8.根据权利要求7所述的一种降低SiC外延晶片表面三角形缺陷的外延方法，其特征在于：常规生长条件所需要的稳定流量是指乙烯流量为200～300sccm，作为三氯氢硅载气的氢气流量在400～500sccm；特定生长速率为20～100um/h。
9.根据权利要求1所述的一种降低SiC外延晶片表面三角形缺陷的外延方法，其特征在于：在S005中，还通入200～250sccm的高纯N2制备高质量的N型低掺杂外延层；C/Si比为1.10，得到的外延层厚度为100μm，掺杂浓度为5.3E14cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710120128.5A CN106910673B (zh) | 2017-03-02 | 2017-03-02 | 一种降低SiC外延晶片表面三角形缺陷的外延方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710120128.5A CN106910673B (zh) | 2017-03-02 | 2017-03-02 | 一种降低SiC外延晶片表面三角形缺陷的外延方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106910673A true CN106910673A (zh) | 2017-06-30 |
| CN106910673B CN106910673B (zh) | 2019-05-21 |
Family
ID=59186700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710120128.5A Active CN106910673B (zh) | 2017-03-02 | 2017-03-02 | 一种降低SiC外延晶片表面三角形缺陷的外延方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106910673B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109518271A (zh) * | 2017-09-18 | 2019-03-26 | 上海新昇半导体科技有限公司 | 一种SiC外延表面的预处理及外延生长方法 |
| CN111463117A (zh) * | 2020-04-27 | 2020-07-28 | 中国电子科技集团公司第四十六研究所 | 一种高频器件用硅外延片的制备方法 |
| CN111554565A (zh) * | 2020-05-08 | 2020-08-18 | 四川广瑞半导体有限公司 | 硅8英寸大功率元器件外延片制备工艺 |
| CN113078205A (zh) * | 2021-03-30 | 2021-07-06 | 芜湖启迪半导体有限公司 | 基于Al-N共掺的SiC外延结构及其制备方法 |
| CN113564710A (zh) * | 2021-07-19 | 2021-10-29 | 瀚天天成电子科技（厦门）有限公司 | 一种碳化硅外延生长的控制方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130320357A1 (en) * | 2011-04-21 | 2013-12-05 | Nippon Steel & Sumitomo Metal Corporation | Epitaxial silicon carbide single crystal substrate and method for producing same |
| CN104851781A (zh) * | 2015-06-08 | 2015-08-19 | 国网智能电网研究院 | 一种n型低偏角碳化硅外延片的制备方法 |
| WO2016010126A1 (ja) * | 2014-07-16 | 2016-01-21 | 新日鐵住金株式会社 | エピタキシャル炭化珪素ウエハの製造方法 |
| CN106435722A (zh) * | 2015-08-05 | 2017-02-22 | 三菱电机株式会社 | 碳化硅外延晶片的制造方法及制造装置 |
-
2017
- 2017-03-02 CN CN201710120128.5A patent/CN106910673B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130320357A1 (en) * | 2011-04-21 | 2013-12-05 | Nippon Steel & Sumitomo Metal Corporation | Epitaxial silicon carbide single crystal substrate and method for producing same |
| WO2016010126A1 (ja) * | 2014-07-16 | 2016-01-21 | 新日鐵住金株式会社 | エピタキシャル炭化珪素ウエハの製造方法 |
| CN104851781A (zh) * | 2015-06-08 | 2015-08-19 | 国网智能电网研究院 | 一种n型低偏角碳化硅外延片的制备方法 |
| CN106435722A (zh) * | 2015-08-05 | 2017-02-22 | 三菱电机株式会社 | 碳化硅外延晶片的制造方法及制造装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109518271A (zh) * | 2017-09-18 | 2019-03-26 | 上海新昇半导体科技有限公司 | 一种SiC外延表面的预处理及外延生长方法 |
| CN111463117A (zh) * | 2020-04-27 | 2020-07-28 | 中国电子科技集团公司第四十六研究所 | 一种高频器件用硅外延片的制备方法 |
| CN111463117B (zh) * | 2020-04-27 | 2022-05-06 | 中国电子科技集团公司第四十六研究所 | 一种高频器件用硅外延片的制备方法 |
| CN111554565A (zh) * | 2020-05-08 | 2020-08-18 | 四川广瑞半导体有限公司 | 硅8英寸大功率元器件外延片制备工艺 |
| CN113078205A (zh) * | 2021-03-30 | 2021-07-06 | 芜湖启迪半导体有限公司 | 基于Al-N共掺的SiC外延结构及其制备方法 |
| CN113564710A (zh) * | 2021-07-19 | 2021-10-29 | 瀚天天成电子科技（厦门）有限公司 | 一种碳化硅外延生长的控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106910673B (zh) | 2019-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106910673A (zh) | 一种降低SiC外延晶片表面三角形缺陷的外延方法 | |
| CN102822395B (zh) | 单晶3C-SiC基板的制造方法以及通过该方法获得的单晶3C-SiC基板 | |
| US9871162B2 (en) | Method of growing nitride single crystal and method of manufacturing nitride semiconductor device | |
| CN107068539A (zh) | 降低碳化硅外延基平面位错密度的方法 | |
| TWI424476B (zh) | 磊晶塗覆的矽晶圓及製造磊晶塗覆的矽晶圓的方法 | |
| CN101410950A (zh) | 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法 | |
| JP6012841B2 (ja) | ＳｉＣエピタキシャルウエハの製造方法 | |
| CN107488836B (zh) | 一种多晶硅薄膜的沉积方法 | |
| CN105225931A (zh) | AlN模板及其生长方法、基于AlN模板的Si基GaN外延结构及其生长方法 | |
| CN111681947B (zh) | 一种降低外延片堆垛层错缺陷的外延方法及其应用 | |
| JP4139306B2 (ja) | 縦型ホットウォールＣＶＤエピタキシャル装置及びＳｉＣエピタキシャル成長方法 | |
| CN106783540A (zh) | 减少外延片表面划痕的方法 | |
| US20210404089A1 (en) | Ground substrate and method for producing same | |
| EP3882957A1 (en) | Semiconductor device structure | |
| JP5910430B2 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
| CN104851781A (zh) | 一种n型低偏角碳化硅外延片的制备方法 | |
| CN110637109B (zh) | SiC外延晶片及其制造方法 | |
| CN100595882C (zh) | 以键合减薄制备绝缘体上硅的方法 | |
| CN110663099A (zh) | SiC外延晶片及其制造方法 | |
| US10774444B2 (en) | Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions | |
| CN108394857A (zh) | 一种核壳GaN纳米线阵列的制备方法 | |
| TW201919238A (zh) | 用於高電子遷移率電晶體之異質結構及其製造方法 | |
| CN104603328B (zh) | 生长高铝组分氮基化合物半导体的气体分配装置及其生长方法 | |
| Yeom et al. | Growth behavior of GaN epilayers on Si (111) grown by GaN nanowires assisted epitaxial lateral overgrowth | |
| CN103757693B (zh) | 一种GaN纳米线的生长方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Method for reducing surface triangular defects of SiC epitaxial wafer Effective date of registration: 20190715 Granted publication date: 20190521 Pledgee: China Co. truction Bank Corp Dongguan branch Pledgor: DONGGUAN TIANYU SEMICONDUCTOR TECHNOLOGY Co.,Ltd. Registration number: 2019440000263 |
|
| CP01 | Change in the name or title of a patent holder |
Address after: 523000 second floor office building, No.5, Gongye North 1st Road, Hubei Industrial City, Songshan, Dongguan City, Guangdong Province Patentee after: Guangdong Tianyu Semiconductor Co.,Ltd. Address before: 523000 second floor office building, No.5, Gongye North 1st Road, Hubei Industrial City, Songshan, Dongguan City, Guangdong Province Patentee before: DONGGUAN TIANYU SEMICONDUCTOR TECHNOLOGY Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20230406 Granted publication date: 20190521 Pledgee: China Co. truction Bank Corp Dongguan branch Pledgor: DONGGUAN TIANYU SEMICONDUCTOR TECHNOLOGY Co.,Ltd. Registration number: 2019440000263 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: An epitaxial method for reducing triangular defects on the surface of SiC epitaxial wafers Effective date of registration: 20230512 Granted publication date: 20190521 Pledgee: China Co. truction Bank Corp Dongguan branch Pledgor: Guangdong Tianyu Semiconductor Co.,Ltd. Registration number: Y2023980040499 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20190521 Pledgee: China Co. truction Bank Corp Dongguan branch Pledgor: Guangdong Tianyu Semiconductor Co.,Ltd. Registration number: Y2023980040499 |