CN106876446B - 一种大功率槽栅门级t-mosfet结构设计 - Google Patents
一种大功率槽栅门级t-mosfet结构设计 Download PDFInfo
- Publication number
- CN106876446B CN106876446B CN201710179874.1A CN201710179874A CN106876446B CN 106876446 B CN106876446 B CN 106876446B CN 201710179874 A CN201710179874 A CN 201710179874A CN 106876446 B CN106876446 B CN 106876446B
- Authority
- CN
- China
- Prior art keywords
- trench gate
- mosfet
- sub
- gate level
- steps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 claims abstract description 20
- 230000005684 electric field Effects 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000005530 etching Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 14
- 239000010410 layer Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 238000009826 distribution Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 4
- 108091006146 Channels Proteins 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000002498 deadly effect Effects 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种大功率槽栅门级T‑MOSFET结构设计，所述T‑MOSFET中槽栅门级的转角区域为子阶梯构成的阶梯状结构。本发明所述的大功率槽栅门级T‑MOSFET结构设计降低了宽禁带材料T‑MOSFET槽栅门级结构的槽栅氧化层‑半导体界面等效曲率，进而大幅降低槽栅门级结构转角区域的最大电场强度，降低内部雪崩击穿的可能性，提高宽禁带材料T‑MOSFET槽栅门级结构和器件整体的可靠性和稳定性。
Description
技术领域
本发明属于大功率半导体技术领域，具体涉及一种针对宽禁带材料大功率槽栅门级T-MOSFET结构设计。
背景技术
新型宽禁带半导体材料如碳化硅和氮化镓等可大幅提高半导体器件性能，但同时在器件设计和工艺上也带来诸多挑战。宽禁带材料MOSFET(如碳化硅MOSFET)是一种高性能大功率可控开关功率半导体器件，具有关断状态下漏电流小、开通状态下导通损耗低、开关速度快、工作频率高、最高运行温度高等优点。采用宽禁带材料MOSFET可使变频器开关频率提升，整体损耗降低，并可降低对电容等储能元件的需求，达到降低变频器成本并提高性能的优势。
目前宽禁带材料大功率MOSFET主要有两种门级结构：平面门级的平面栅D-MOS结构，对应D-MOSFET器件，以及垂直门级的槽栅T-MOS结构，对应T-MOSFET器件。在现有技术条件下，T-MOS结构相对于D-MOS结构在MOSFET中可获得更低的导通阻抗，并可实现更高的沟道密度。使用T-MOS结构的MOSFET可实现更高的可用电流密度。
高性能宽禁带材料MOSFET内部在阻断高电压状态下会产生高强度电场，其中电场最强处在器件内部反向偏置的P-N结界面区域。T-MOSFET有N型沟道的N-MOS结构和P型沟道的P-MOS结构。对于N型沟道的N-MOS结构这一界面为反向偏置的N-漂移区/P-阱结，对于P型沟道的P-MOS结构这一界面为反向偏置的N-阱/P-漂移区结。
在T-MOSFET的N-MOS结构中，T-MOS的转角区域一般位于N-漂移区/P-阱界面附近，会受到这一区域高强度电场的影响。传统T-MOS设计为单一转角结构，这一转角结构受制造过程中刻蚀工艺的限制一般会形成较大的转角曲率，而T-MOS结构在大曲率转角下会进一步提高其转角区域的电场强度，对器件可靠性带来负面影响。同时，T-MOS转角区域受刻蚀工艺限制在实际生产中不可避免会产生局部缺陷。这些局部缺陷在高电场强度下会产生局部击穿，也会对器件的可靠性会带来负面影响。
这一问题的传统解决方案为加厚T-MOS结构中氧化层的厚度，但这一方案会使T-MOS结构在导通状态下吸引电子形成导电沟道的能力降低，使得T-MOS结构的导通阻抗增大并降低沟道的饱和电流密度，降低T-MOSFET的可用电流密度，在浪涌或过电流条件下发热量更高、可靠性降低。若需要达到同样的导通阻抗，T-MOSFET芯片面积需要增加，则同样电压电流等级的芯片成本将提高。同时，由于宽禁带材料缺乏自然氧化特性，宽禁带材料器件的氧化层形成需要使用沉积方式，这种方式本身的生产速率较低，而更厚的氧化层会进一步降低器件的生产效率。
一种理论上的解决方案为加深T-MOS的深度，使得T-MOS转角区域远离反偏P-N结附近的高电场区域。但这一方案并不具有实用性。其原因为T-MOS的深度受到刻蚀和氧化层生长工艺的限制，过深的深度无法保证沟槽壁的平整度。同时由于宽禁带材料不具备自然氧化能力，绝缘氧化层的成形成需要通过沉积的方式实现，而氧化层的沉积分布均匀性和品质随着沟槽的深度下降而降低，过深的T-MOS深度无法保证合格的氧化层形成。基于以上两点，加深T-MOS深度并不具有实用性。
第二种理论上的解决方案为降低P-阱的深度，使得T-MOS转角区域远离反偏P-N结附近的高电场区域。这一方案同样不具备实用性。其原因为P-阱l深度受到N+源区域限制，降低P-阱深度会使得在阻断高电压状态下N+源区域的电子更容易扩散至耗尽区，提高穿通击穿的可能性，对器件的可靠性有致命的负面影响。
发明内容
本发明为了解决在不影响T-MOSFET导通性能的前提下降低同样阻断电压下P-阱或N-阱转角区域的最大电场强度的问题，提供一种大功率槽栅门级T-MOSFET结构设计。
为了解决上述问题，本发明采用的技术方案如下所述：
一种大功率槽栅门级T-MOSFET结构设计，所述T-MOSFET中槽栅门级的转角区域为子阶梯构成的阶梯状结构。
优选地，所述阶梯状结构至少包括2个子阶梯。
优选地，所述每个子阶梯的转角曲率相同或不同。
优选地，所述子阶梯中位于槽栅门级最深处的子阶梯弧度曲率最小。
优选地，所述子阶梯的外轮廓形状相同或不同。
优选地，所述子阶梯的外轮廓为弧形、曲线形、折线形或这三类形状的任意组合。
优选地，所述子阶梯的数量k需满足[0.5μm*(k-1)]<Wmin；所述Wmin为所述槽栅门级的总深度Wy和总宽度Wx的中的较小值。
优选地，所述子阶梯为深度和宽度相同的单一子阶梯。
优选地，所述每个子阶梯的深度和/或宽度不同，深度不超过Wy/k，宽度不超过Wx/k。
优选地，其特征在于，所述阶梯状结构通过至少两次刻蚀形成。
本发明的有益效果为：通过提供一种大功率槽栅门级T-MOSFET结构设计，所述T-MOSFET中槽栅门级的转角区域为子阶梯构成的阶梯状结构，降低了宽禁带材料T-MOSFET槽栅门级结构的槽栅氧化层-半导体界面等效曲率，进而大幅降低槽栅门级结构转角区域的最大电场强度，降低内部雪崩击穿的可能性，提高宽禁带材料T-MOSFET槽栅门级结构和器件整体的可靠性和稳定性。
进一步的，在达到降低宽禁带材料T-MOSFET槽栅门级转角区域的电场强度的效果时，无需增加宽禁带材料T-MOSFET的槽栅门级氧化层厚度，可避免宽禁带材料T-MOSFET的导通阻抗升高，并可通过合理的子阶梯布局使得宽禁带材料T-MOSFET的导通阻抗下降，提高同样电压等级下T-MOSFET的可用导通电流密度及浪涌电流性能，并提高晶圆利用率。
附图说明
图1是本发明实施例1的现有技术中的T-MOSFET结构示意图。
图2是本发明实施例1的大功率槽栅门级T-MOSFET结构设计示意图。
图3-1是本发明实施例1的又一种大功率槽栅门级T-MOSFET结构设计示意图。
图3-2是本发明实施例1的再一种大功率槽栅门级T-MOSFET结构设计示意图。
图4是本发明实施例2的大功率槽栅门级T-MOSFET的结构设计的结构示意图。
图5是本发明实施例3的大功率槽栅门级T-MOSFET的结构设计的结构示意图。
图6是本发明实施例4的一种大功率槽栅门级T-MOSFET的结构设计的结构示意图。
其中1-P-阱，2-槽栅门级转角区，3-N+源区，4-源级，5-门级，6-绝缘层，7-N-漂移区，8-漏级，9-1、9-2、9-3为保护层。
具体实施方式
下面结合附图通过具体实施例对本发明进行详细的介绍，以使更好的理解本发明，但下述实施例并不限制本发明范围。另外，需要说明的是，下述实施例中所提供的图示仅以示意方式说明本发明的基本构思，附图中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形状、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例1
如图1所示，是现有技术中的槽栅门级T-MOSFET结构，其为N-MOS结构，如图所示1为P-阱，2为槽栅门级转角区，3为N+源区，4为源级，5为门级，6为绝缘层，7为N-漂移区，8为漏级。其槽栅门级转角区2为单一转角结构，这一转角结构受制造过程中刻蚀工艺的限制一般会形成较大的转角曲率，而槽栅门级在大曲率转角下会进一步提高其转角区域的电场强度，对器件可靠性带来负面影响。同时，槽栅门级转角区2受刻蚀工艺限制在实际生产中不可避免会产生局部缺陷。这些局部缺陷在高电场强度下会产生局部击穿，也会对器件的可靠性会带来负面影响。
如图2所示，本实施例的大功率槽栅门级T-MOSFET结构设计示意图，所述T-MOSFET中槽栅门级的转角区2为2个子阶梯构成的阶梯状结构，完成槽栅门级转角区2由垂直方向到水平方向的转变。所述子阶梯为曲率相同的圆弧形，此时子阶梯为深度和宽度相同的单一子阶梯。
在本实施例的变通实施例中，所述子阶梯的曲率可以不同，位于槽栅门级最深处的子阶梯弧度曲率最小；所述子阶梯的形状也可以不同，外轮廓为弧形、曲线形、折线形或这三类形状的任意组合；所述子阶梯可以为多个，子阶梯的数量k需满足[0.5μm*(k-1)]<Wmin；所述Wmin为所述槽栅门级的总深度Wy和总宽度Wx的中的最小值，每个子阶梯的深度和/或宽度不同，深度不超过Wy/k，宽度不超过Wx/k。
在本实施例的其他变通实施例中，大功率槽栅门级T-MOSFET的槽栅门级的子阶梯外轮廓包括但不限于弧形、曲线形、折线形或这三类形状的任意组合等。所述子阶梯的深度和宽度为所述弧形、曲线形、折线形或这三类形状的任意组合在与T-MOSFET源级侧半导体表面平面垂直方向上的投影(深度)和在T-MOSFET源级侧半导体表面平面方向上的投影(宽度)；如果子阶梯为其他不规则形状，则根据具体情况取其阶梯边形在与T-MOSFET源级侧半导体表面平面垂直方向上的投影为深度，在T-MOSFET源级侧半导体表面平面方向上的投影为宽度。其他现有技术中取深度和宽度的方法也包括在本方法保护的范围内。
如图3‐1所示，是本实施例的又一大功率槽栅门级T‐MOSFET结构设计示意图，槽栅的刻蚀由多次掩模和/或保护层的调整配合完成。掩模和/或保护层的调整通过正光刻胶和反光刻胶均可形成。从预定的槽栅中心的深槽区至浅槽区逐步调整，不断扩大刻蚀窗口宽度。最初的保护层9‐1和保护层9‐2同时使用，在第一次刻蚀后洗去保护层9‐2仅保留保护层9‐1，之后进行第二次刻蚀得到目标的阶梯状槽栅。每次掩模和保护层的调整后需配合不同目标深度的刻蚀工艺参数。所需刻蚀效果通过激光刻蚀、化学刻蚀或其它刻蚀工艺均可完成。
如图3‐2所示，是本实施例的再一大功率槽栅门级T‐MOSFET结构设计示意图，其槽栅门级转角区2为3个子阶梯构成的阶梯状结构，9‐1、9‐2、9‐3为保护层。阶梯状槽栅可通过已有工艺形成，方式之一是使用差分刻蚀方式。刻蚀从预定槽栅中心开始，逐步向P‐阱1方向延展。除去最后一次刻蚀外，由第一次刻蚀开始，每次刻蚀的目标深度为该区域对应的最终槽栅子阶梯深度与相邻下一最终槽栅子阶梯深度的差值。最后一次刻蚀目标深度为槽栅最外侧子阶梯的最终深度。由此可形成阶梯状槽栅。
在本实施例的变通实施例中，通过调整每一组刻蚀工艺参数如掩模和/或保护层范围、入射角度和作用时间等，可产生不同空间分布的小型子阶梯。采用圆弧形或曲线分布可减小等效槽栅氧化层‐半导体界面曲率，从而降低该界面附近的最大电场强度。所述的槽栅门级阶梯形门级结构的小型阶梯数量无明确限制，可按器件尺寸和工艺规范进行调整；所述的槽栅门级阶梯形门级结构可使用现有槽栅门级制造工艺及前端制造工艺；所述的槽栅门级阶梯形门级结构允许宽禁带材料T‐MOSFET的门级氧化层厚度保持不变。
实施例2
如图4所示，是本实施例的大功率槽栅门级T-MOSFET的结构设计的结构示意图。所述的槽栅门级转角区2的子阶梯本身转角曲率可调，不同曲率的子阶梯可分布于不同位置，曲率越小(转角半径或曲率半径越大)的子阶梯分布于槽栅门级越深处；每批次刻蚀工艺参数如入射角度和作用时间等可调整以产生不同转角曲率的小型子阶梯。如图4所示，较小曲率或较大半径的小型阶梯转角可置于槽栅门级最深处的第一转角位置以进一步减小槽栅转角区域的最大电场强度，其中图4中槽栅门级较深处的第一转角位置曲率半径是另一阶梯的2倍。
在本实施例的变通实施例中，最下方子阶梯曲率半径可以为剩余阶梯的任意倍数。
实施例3
图5为本实施例的大功率槽栅门级T-MOSFET的结构设计的结构示意图。所述大功率槽栅门级T-MOSFET的槽栅门级为圆弧分布示例，图中所示的影线区为形成外凸圆弧分布后的增量槽栅区域。其中通过采用圆弧形或曲线分布可以进一步减小等效槽栅氧化层-半导体界面曲率，从而降低槽栅氧化层-半导体界面附近的最大电场强度。
在本实施例的变通实施例中，大功率槽栅门级T‐MOSFET的槽栅门级除了图3‐2所示为线性空间分布，图5所示圆弧形分布外还可以有其他分布形式。
实施例4
如图6所示，本实施例的大功率槽栅门级T‐MOSFET的结构设计的结构示意图。所述大功率槽栅门级T‐MOSFET的槽栅门级每个小型子阶梯可使用各自独立的外轮廓，如图所示3个小型子阶梯附近的圆弧形虚线代表图3‐2中原有的圆弧形子阶梯，以示区分。
在本实施例的变通实施例中，所述大功率槽栅门级T-MOSFET的槽栅门级可以有其他组合形式，所述子阶梯的外轮廓为弧形、曲线形、折线形或这三类形状的任意组合中的一种或几种，自由组合都可以实现本发明的效果应视为本发明的保护范围。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。
Claims (7)
1.一种大功率槽栅门级T-MOSFET结构，为宽禁带材料T-MOSFET槽栅门级结构，其特征在于，所述T-MOSFET中槽栅门级的转角区域为2个以上子阶梯构成的阶梯状结构，所述2个以上子阶梯构成的阶梯状结构具有比单一转角结构更小的槽栅氧化层-半导体界面等效曲率，从而降低槽栅门级结构转角区域的最大电场强度，所述子阶梯的数量k满足[0.5µm*(k-1)]<Wmin；所述Wmin为所述槽栅门级的总深度Wy和总宽度Wx的中的较小值。
2.如权利要求1所述的大功率槽栅门级T-MOSFET结构，其特征在于，所述每个子阶梯的转角曲率相同或不同。
3.如权利要求1所述的大功率槽栅门级T-MOSFET结构，其特征在于，所述子阶梯中位于槽栅门级最深处的子阶梯弧度曲率最小。
4.如权利要求1所述的大功率槽栅门级T-MOSFET结构，其特征在于，所述子阶梯的外轮廓形状相同或不同。
5.如权利要求1所述的大功率槽栅门级T-MOSFET结构，其特征在于，所述子阶梯的外轮廓为曲线形、折线形或其组合。
6.如权利要求1所述的大功率槽栅门级T-MOSFET结构，其特征在于，所述每个子阶梯的深度和/或宽度不同，深度不超过Wy/k，宽度不超过Wx/k。
7.如权利要求1-6任一所述的大功率槽栅门级T-MOSFET结构，其特征在于，所述阶梯状结构通过至少两次刻蚀形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710179874.1A CN106876446B (zh) | 2017-03-23 | 2017-03-23 | 一种大功率槽栅门级t-mosfet结构设计 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710179874.1A CN106876446B (zh) | 2017-03-23 | 2017-03-23 | 一种大功率槽栅门级t-mosfet结构设计 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106876446A CN106876446A (zh) | 2017-06-20 |
| CN106876446B true CN106876446B (zh) | 2024-05-10 |
Family
ID=59172985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710179874.1A Active CN106876446B (zh) | 2017-03-23 | 2017-03-23 | 一种大功率槽栅门级t-mosfet结构设计 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106876446B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4893160A (en) * | 1987-11-13 | 1990-01-09 | Siliconix Incorporated | Method for increasing the performance of trenched devices and the resulting structure |
| CN1695251A (zh) * | 2001-11-26 | 2005-11-09 | 硅半导体公司 | 具有伸入较深的以沟槽为基础的源电极的以沟槽为基础的交叉栅电极的垂直mosfet及其制造方法 |
| TW200735223A (en) * | 2006-03-15 | 2007-09-16 | Promos Technologies Inc | Recessed gate structure and method for preparing the same |
| CN103295908A (zh) * | 2012-02-28 | 2013-09-11 | 万国半导体股份有限公司 | 在沟槽dmos中制备带有阶梯厚度的栅极氧化物的方法 |
| CN206961833U (zh) * | 2017-03-23 | 2018-02-02 | 深圳基本半导体有限公司 | 一种大功率槽栅门级t‑mosfet结构 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5583077B2 (ja) * | 2011-06-03 | 2014-09-03 | 株式会社東芝 | 半導体装置及びその製造方法 |
| WO2014010006A1 (ja) * | 2012-07-09 | 2014-01-16 | 株式会社日立製作所 | Mos型電界効果トランジスタ |
| TWI520337B (zh) * | 2012-12-19 | 2016-02-01 | 財團法人工業技術研究院 | 階梯溝渠式金氧半場效電晶體及其製造方法 |
-
2017
- 2017-03-23 CN CN201710179874.1A patent/CN106876446B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4893160A (en) * | 1987-11-13 | 1990-01-09 | Siliconix Incorporated | Method for increasing the performance of trenched devices and the resulting structure |
| CN1695251A (zh) * | 2001-11-26 | 2005-11-09 | 硅半导体公司 | 具有伸入较深的以沟槽为基础的源电极的以沟槽为基础的交叉栅电极的垂直mosfet及其制造方法 |
| TW200735223A (en) * | 2006-03-15 | 2007-09-16 | Promos Technologies Inc | Recessed gate structure and method for preparing the same |
| CN103295908A (zh) * | 2012-02-28 | 2013-09-11 | 万国半导体股份有限公司 | 在沟槽dmos中制备带有阶梯厚度的栅极氧化物的方法 |
| CN206961833U (zh) * | 2017-03-23 | 2018-02-02 | 深圳基本半导体有限公司 | 一种大功率槽栅门级t‑mosfet结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106876446A (zh) | 2017-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0847598B1 (en) | SiC SEMICONDUCTOR DEVICE COMPRISING A PN JUNCTION WITH A VOLTAGE ABSORBING EDGE | |
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| KR101745437B1 (ko) | 바이폴라 넌-펀치-쓰루 전력 반도체 디바이스 | |
| CN102810566B (zh) | 具有高阻断电压能力的功率半导体器件 | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| CN109119463B (zh) | 一种横向沟槽型mosfet器件及其制备方法 | |
| JP2006510198A (ja) | 注入されたドレインドリフト領域を有するトレンチｍｏｓｆｅｔおよびこれを製造するための工程 | |
| CN104838504B (zh) | 半导体装置的制造方法 | |
| US9515136B2 (en) | Edge termination structure for a power integrated device and corresponding manufacturing process | |
| CN112242446A (zh) | 一种mosfet终端结构及其制备方法 | |
| JP2003224281A (ja) | 半導体装置およびその製造方法 | |
| CN108231866B (zh) | 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法 | |
| CN106876446B (zh) | 一种大功率槽栅门级t-mosfet结构设计 | |
| CN111164759B (zh) | 具有高电流容量的馈线设计 | |
| CN206961833U (zh) | 一种大功率槽栅门级t‑mosfet结构 | |
| CN116722028A (zh) | 一种碳化硅mosfet器件结构及制备方法 | |
| CN108922888A (zh) | 一种功率器件的终端结构及其制作方法 | |
| CN115394853A (zh) | 一种沟槽型碳化硅mosfet器件结构及其制备方法 | |
| JP6362702B2 (ja) | バイポーラノンパンチスルーパワー半導体デバイス | |
| CN114361242A (zh) | 一种可调节阈值电压的平面型碳化硅mosfet及其制备方法 | |
| CN207021266U (zh) | 一种大功率平面栅d‑mosfet结构 | |
| CN113437154A (zh) | 终端有源区同设计的SiC功率器件及其制备方法 | |
| CN211295103U (zh) | 具有渐变结深的芯片终端结构 | |
| CN219419032U (zh) | 一种高压结终端结构 | |
| CN213519864U (zh) | 超级结 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |