CN106873704A - 基准电压源及其正温度系数电压生成电路 - Google Patents

基准电压源及其正温度系数电压生成电路 Download PDF

Info

Publication number
CN106873704A
CN106873704A CN201710093733.8A CN201710093733A CN106873704A CN 106873704 A CN106873704 A CN 106873704A CN 201710093733 A CN201710093733 A CN 201710093733A CN 106873704 A CN106873704 A CN 106873704A
Authority
CN
China
Prior art keywords
pmos
temperature coefficient
triode
unit
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710093733.8A
Other languages
English (en)
Other versions
CN106873704B (zh
Inventor
戴贵荣
宋美丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Aixiesheng Technology Co Ltd
Original Assignee
Shenzhen City Aixiesheng Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen City Aixiesheng Science & Technology Co Ltd filed Critical Shenzhen City Aixiesheng Science & Technology Co Ltd
Priority to CN201710093733.8A priority Critical patent/CN106873704B/zh
Publication of CN106873704A publication Critical patent/CN106873704A/zh
Application granted granted Critical
Publication of CN106873704B publication Critical patent/CN106873704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

一种正温度系数电压生成电路，包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、三极管对和分压单元；所述第一PMOS管和所述第二PMOS管构成电流镜结构；所述三极管对包括第一三极管和第二三极管；所述第二三极管的个数大于所述第一三极管的个数。上述正温度系数电压生成电路，通过第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、三极管对和分压单元的相互作用，最终可以在输出端得到一个正温度系数电压。上述正温度系数电压生成电路去掉了运算放大器，从而可以完全消除由于运算放大器所产生的失调电压所带来的影响，进而可以确保基准电压源的输出电压具有较高的精度，满足高精度的使用场景需求。

Description

基准电压源及其正温度系数电压生成电路
技术领域
本发明涉及电子电路领域，特别是涉及一种基准电压源及其正温度系数电压生成电路。
背景技术
基准电压源电路是一种广泛应用于液晶显示驱动电路(LCD)、模数转换电路(ADC)和数模转换电路(DAC)等高速高精度电路中的参考电压模块，因此其稳定性和精度对整个参考电压模块有着重要的影响。传统的基准电压源电路由于工艺偏差，会在运放的输入端引入一个失调电压。失调电压通过运放后会被放大，从而在基准电压源电路的输出端引入较大的误差，降低了基准电压的精度。
发明内容
基于此，有必要提供一种能够完全消除失调电压的基准电压源及其正温度系数电压生成电路。
一种正温度系数电压生成电路，包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、三极管对和分压单元；所述第一PMOS管的源极和所述第二PMOS管的源极连接后作为输入端与第一电源输入端连接；所述第一PMOS管的栅极和所述第二PMOS管的栅极连接；所述第一PMOS管的栅极与所述第一PMOS管的漏极连接；所述第一PMOS管和所述第二PMOS管构成电流镜结构；所述第一NMOS管的漏极与所述第一PMOS管的漏极连接；所述第一NMOS管的源极接地；所述第一NMOS管的栅极与第二电流源端连接；所述第三PMOS管的源极与所述第一电源输入端连接；所述第三PMOS管的栅极与所述第三PMOS管的漏极连接；所述三极管对包括第一三极管和第二三极管；所述第二三极管的个数大于所述第一三极管的个数；所述第一三极管的集电极与所述第一NMOS管的栅极连接；所述第一三极管的发射极接地；所述第一三极管的基极与所述第二三极管的基极连接且与所述第二PMOS管的漏极连接；所述第二三极管的集电极与所述第三PMOS管的漏极连接；所述第二三极管的发射极与所述分压单元串联后接地；所述第二三极管的发射极还作为所述正温度系数电压生成电路的输出端，以输出正温度系数电压。
上述正温度系数电压生成电路，通过第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、三极管对和分压单元的相互作用，最终可以在输出端得到一个正温度系数电压。上述正温度系数电压生成电路去掉了运算放大器，从而可以完全消除由于运算放大器所产生的失调电压所带来的影响，进而可以确保基准电压源的输出电压具有较高的精度，满足高精度的使用场景需求。
在其中一个实施例中，还包括补偿电容；所述补偿电容连接于所述第一三极管的集电极和所述第一三极管的基极之间。
一种基准电压源，包括：如前述任一实施例所述的正温度系数电压生成电路；以及负温度系数电压生成电路；所述负温度系数电压生成电路的输入端与第三电源输入端连接；所述负温度系数电压生成电路包括第一输出端和第二输出端；所述第一输出端与所述正温度系数电压生成电路的输出端连接；所述第二输出端作为所述负温度系数电压生成电路的输出端；所述正温度系数电压生成电路和所述负温度系数电压生成电路叠加从而得到零温度系数电压并由所述第二输出端输出。
在其中一个实施例中，所述正温度系数电压生成电路为多个；多个正温度系数电压生成电路级联后与所述负温度系数电压生成电路连接。
在其中一个实施例中，所述第二电流源输入端输入的电流与所述第二三极管的集电极电流大小呈倍数关系，以对所述正温度系数电压生成电路输出的电压的温度系数进行调节。
在其中一个实施例中，所述负温度系数电压生成电路包括第四PMOS管、第五PMOS管、第六PMOS管、偏置电压单元、分压单元和第三三极管；所述第四PMOS管和所述第五PMOS管依次连接于所述第三电源输入端和所述偏置电压单元之间；所述偏置电压单元上与所述第五PMOS管连接的一端还与所述第三三极管的基极连接；所述偏置电压单元的另一端与所述正温度系数电压生成电路的输出端连接；所述第六PMOS管连接于所述第三电源输入端和所述第三三极管的集电极之间；所述第三三极管的发射极作为所述第一输出端；所述分压单元与所述偏置电压单元并联设置；所述分压单元包括相互串联的第一分压子单元和第二分压子单元；所述第一分压子单元和所述第二分压子单元之间的节点作为所述第二输出端。
在其中一个实施例中，所述偏置电压单元包括电阻、三极管和MOS管中的至少一种；所述分压单元包括电阻、三极管和MOS管中的至少一种。
在其中一个实施例中，还包括电压调节电路；所述电压调节电路包括运算放大器、可调电阻模块和控制单元；所述运算放大器的同相输入端与所述负温度系数电压生成电路的第二输出端连接；所述可调电阻模块的一端与所述运算放大器的输出端连接；所述可调电阻模块的另一端接地；所述可调电阻模块的调节端通过所述控制单元与所述运算放大器的反相输入端连接；所述控制单元用于对所述运算放大器的反相输入端接入所述可调电阻模块中的位置进行控制；所述运算放大器的输出端用于输出基准电压。
在其中一个实施例中，所述可调电阻模块包括第一电阻单元、第二电阻单元、第三电阻单元和第四电阻单元；每个电阻单元均包括多个基础电阻；所述第一电阻单元的一端与所述运算放大器的输出端连接，所述第一电阻单元的另一端依次串联所述第二电阻单元、所述第四电阻单元后接地；所述第三电阻单元与所述第二电阻单元并联设置；所述控制单元包括控制逻辑电路和第一NMOS管开关组；所述第一NMOS管开关组中的NMOS管的数量与所述第三电阻单元中的基础电阻的数量相同；每个NMOS管的漏极与对应的基础电阻连接；每个NMOS管的源极均与所述运算放大器的反相输入端连接；每个NMOS管的栅极均与所述控制逻辑电路连接；其中，所述第二电阻单元、所述第三电阻单元和所述第四电阻单元中的基础电阻的个数与所述基准电压源的输出精度相匹配。
在其中一个实施例中，所述可调电阻模块还包括可调电阻单元；所述可调电阻单元连接于所述运算放大器的输出端和所述第一电阻单元之间；所述可调电阻单元包括子电阻单元；每个所述子电阻单元均由所述基础电阻构成且每个所述子电阻单元的电阻呈线性递增关系；所述控制单元还包括第二NMOS管开关组；所述第二NMOS管开关组中的NMOS管的数量与对应的子电阻单元的数量相同，且对应的子电阻单元并联于NMOS管的源极和漏极之间；所述第二NMOS管开关组中的每个NMOS管的栅极与所述控制逻辑电路连接。
附图说明
图1为一实施例中的正温度系数电压生成电路的电路原理图；
图2为一实施例中的基准电压源电路的电路原理图；
图3为一实施例中的电压调节电路的电路原理图；
图4为一实施例中的可调电阻模块的电路示意图；
图5为另一实施例中的可调电阻模块的电路示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
参见图1，该正温度系数电压生成电路100包括第一PMOS管PM1、第二PMOS管PM2、第三PMOS管、PMOS管PM3、第一NMOS管NM1、三极管对110和分压单元120。分压单元120包括电阻R1。在其他的实施例中，分压单元120也可以包括电阻、MOS管和三极管中的至少一种。可以理解，分压单元120也可以由任意有源电路结构构成。
第一PMOS管PM1和第二PMOS管PM2构成共源共栅电流镜结构。第一PMOS管PM1的源极和第二PMOS管PM2的源极连接后作为输入端与第一电源输入端VDDA连接。第一PMOS管PM1的栅极和第二PMOS管PM2的栅极连接。第一PMOS管PM1的漏极与第一PMOS管PM1的栅极连接。第一PMOS管PM1的漏极还与第一NMOS管NM1的漏极连接。第一NMOS管NM1的源极接地。第一NMOS管NM1的栅极与第二电流源输入端IBP_AUA连接。第三PMOS管PM3的源极与第一电源输入端VDDA连接。第三PMOS管PM3的漏极与源极连接。
三极管对110包括第一三极管Q1和第二三极管Q2。其中，第二三极管Q2的数量大于第一三极管Q1的数量且第二三极管Q2的个数是第一三极管Q1的预设倍。在本实施例中，第二三极管Q2的个数是第一三极管Q1的n倍。n值可以根据画版图时三极管的摆放来确定。具体地，n值可以为8左右。三极管对110中的第一三极管Q1的集电极与第一NMOS管NM1的栅极连接，且与第二电流源输入端IBP_AUA连接。第一三极管Q1的基极与第二三极管Q2的基极连接，且与第二PMOS管PM2的漏极连接。在一实施例中，还包括补偿电容NM2。补偿电容NM2连接于第一三极管Q1的发射极和基极之间。第二三极管Q2的集电极与第三PMOS管PM3的漏极连接。第二三极管Q2的发射极与分压单元120串联后接地。第二三极管Q2的发射极还作为正温度系数电压生成电路100的输出端A以输出其生成的正温度系数电压ΔVBE12。
VA＝VBE1-VBE2＝ΔVBE12。
其中，VBE1是第一三极管Q1的基极-发射极电压，VBE2是第二三极管Q2的基极-发射极电压。进一步推到可以得出：
VA＝VBE1-VBE2＝VT×ln(n)＝ΔVBE12。
VT是热电压，是正温度系数电压。故最终得到的电压ΔVBE12为正温度系数电压。
上述正温度系数电压生成电路100，通过第一PMOS管PM1、第二PMOS管PM2、第三PMOS管PM3、第一NMOS管NMOS1、三极管对110和分压单元120的相互作用，最终可以在输出端得到一个正温度系数电压ΔVBE12。上述正温度系数电压生成电路100去掉了运算放大器，从而可以完全消除由于运算放大器所产生的失调电压所带来的影响，进而可以确保基准电压源的输出电压具有较高的精度，满足高精度的使用场景需求。并且，上述正温度系数电压生成电路100无需增加运放放大器差分对管的面积以及电阻阻值，从而可以有效减小电路所需的面积，有利于实现电路的小型化。再者，采用这种电路形成的正温度系数电压生成电路不会在电路中引入低频噪声，有利于提高输出电压的精度。
本发明实施例还提供了一种基准电压源，其包括了前述任一实施例所述的正温度系数电压生成电路100，还包括负温度系数电压生成电路200，从而通过二者相互叠加得到一个具有零温度系数电压的基准电压源。
参见图2，正温度系数电压生成电路100的结构在前述实施例中已经介绍，此处不赘述。由于正温度系数电压随温度变化很小，负温度系数电压随温度变化很大，因此，在本实施例中，正温度系数电压生成电路100为多个，且多个正温度系统电压生成电路100串联形成一个正温度系数电压生成模块，以输出一个总的正温度系数电压。多个正温度系数电压生成电路100级联后与该负温度系数电压生成电路200连接。通过增加级联的正温度系数电压生成电路100的个数，可以增加级联后的正温度系数电压生成电路100输出的电压的正温度系数。具体地，每个正温度系数电压生成电路100的输入端与第一电源输入端VDDA连接。前一级的正温度系数电压生成电路100的输出端与后一级的正温度系数电压生成电路100的分压单元120连接。因此，后一级的正温度系数电压生成电路100的输出电压等于前一级的正温度系数电压生成电路100的输出电压，加上本级正温度系数电压生成电路100中分压单元120上的电压。在本实施例中，每一级的正温度系数电压生成电路100中的MOS管尺寸和三极管尺寸、分压单元尺寸均相同，也即每一级的正温度系数电压生成电路100的输出电压均相等，因此N级级联后的正温度系数电压VN为：
VN＝N*ΔVBE12。
在本实施例中，为了对级联后的正温度系数电压的温度系数进行VN调节，以与负温度系数电压生成电路200相互叠加后生成零温度系数电压VBGR，可以对三极管对110中的第一三极管Q1的集电极电流和第二三极管Q2的集电极电流进行调节。具体地，根据温度系数的调节需要，可以将第一三极管Q1的集电极电流设置为第二三极管Q2的集电极电流的预设倍，如m倍。也即，调整第二电流源输入端IBP_AUA输入的电流，使得该电流值与第二三极管Q2的集电极电流大小呈倍数关系。在其他的实施例中，每个正温度系数电压生成电路100的参数可以设置不同，从而可以根据实际情况计算最终的输出电压。
负温度系数电压生成电路200的输入端与第三电源输入端VDDA连接。在本实施例中，第三电源输入端和第一电源输入端均为同一电源输入端。在其他的实施例中，也可以为不同的电源输入端，以根据需要输入不同的电源电压。负温度系数电压生成电路200包括第一输出端和第二输出端。第一输出端与正温度系数电压生成电路100的输出端连接，以接收其输出的正温度系数电压VP。负温度系数电压生成电路200的第二输出端作为负温度系数电压生成电路200的输出端，以输出零温度系数电压VBGR。
在一实施例中，负温度系数电压生成电路200包括第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、偏置电压单元210、分压单元220和第三三极管Q3。其中，第四PMOS管PM4和第五PMOS管PM5依次连接于第三电源输入端VDDA和偏置电压单元210之间。第四PMOS管PM4和第五PMOS管PM5的栅极分别接偏置电压G1和偏置电压G2。偏置电压G1和偏置电压G2可以由不同的电压模块提供。偏置电压单元210上与第五PMOS管PM5连接的一端还与第三三极管Q3的基极连接。偏置电压单元210的另一端与正温度系数电压生成电路100的输出端连接，以接收其输出的正温度系数电压VN。在本实施例中，偏置电压单元210包括电阻RN+3。在其他的实施例中，偏置电压单元210也可以由三极管或者MOS管等构成。
第六PMOS管PM6连接于第三电源输入端VDDA和第三三极管Q3的集电极之间。第三三极管Q3的发射极作为第一输出端，用于与最后一级的正温度系数电压生成电路100的输出端连接。分压单元220与偏置电压单元210并联设置。分压单元220包括相互串联的第一分压子单元和第二分压子单元。第一分压子单元和第二分压子单元之间的节点作为第二输出端，以输出零温度系数电压VBGR。在一实施例中，第一分压子单元包括电阻RN+1，第二分压子单元包括电阻RN+2。在他的实施例中，第一分压子单元和第二分压子单元还可以包括电阻、MOS管和三级管中的至少一种。因此，零温度系数电压VBGR的计算公式为：
其中，VBE3是第三三极管Q3的基极-发射极电压。由于ΔVBE12是一个正温度系数电压，VBE3是一个负温度系数电压，从而通过调整ΔVBE12的温度系数以及N值、和电阻RN+1和电阻RN+2的阻值即可得到一个具有零温度系数的电压VBGR。
上述基准电压源(也可以称为带隙基准电压源)没有运用到运算放大器，从而没有运算放大器差分对引入的失调，可以完全消除失调电压带来的影响，有效提高了输出精度。并且，上述正温度系数电压生成电路100无需增加运算放大器差分对管的面积以及电阻阻值，从而可以有效减小电路所需的面积，有利于实现电路的小型化。再者，采用这种电路形成的正温度系数电压生成电路不会在电路中引入低频噪声，有利于提高输出电压的精度。
在一实施例中，上述基准电压源还包括电压调节电路300，如图3所示。电压调节电路300用于对零温度系数电压VBGR的大小进行调节，以适应不同电压的电路需求。具体地，电压调节电路300包括运算放大器OP、可调电阻模块310和控制单元320。运算放大器OP的同相输入端与负温度系数电压生成电路200的第二输出端连接，用于接收零温度系数电压VBGR。运算放大器OP的输出端用于输出基准电压VREF。可调电阻模块310的一端与运算放大器OP的输出端连接，另一端接地。可调电阻模块310的调节端通过控制单元320与运算放大器OP的反向输入端连接。控制单元320用于生成调节信号，以调节运算放大器OP的反相输入端接入可调电阻模块310的位置，实现对基准电压VREF的调节。
图4为一具体实施例中的可调电阻模块310的电路原理图。该可调电阻模块310包括第一电阻单元A*R0、第二电阻单元C*R0、第三电阻单元D*R0、第四电阻单元B*R0。其中，R0表示基础电阻，阻值为R。基础电阻R0的阻值R可以根据具体的输出电压和精度要求进行设置。也即第一电阻单元A*R0为A个基础电阻R0串联；第二电阻单元C*R0为C个基础电阻R0串联；第三电阻单元D*R0为D个基础电阻R0串联；第四电阻单元B*R0为B基础电阻R0串联。其中，D的值由下式确定：
D＝2N。
其中，第一电阻单元A*R0依次串联第二电阻单元C*R0、第四电阻单元B*R0后接地。第三电阻单元D*R0与第二电阻单元C*R0并联设置。
控制单元包括控制逻辑电路(图中未示)和第一NMOS管开关组K1。第一NMOS管开关组K1中的NMOS管的数量与第三电阻单元D*R0中的基础电阻R0的数量相同，也即为D个。每个NMOS管的漏极与对应的基础电阻R0连接。每个NMOS管的源极均与运算放大器OP的反向输入端连接，VA＝VBGR。每个NMOS管的栅极与控制逻辑电路连接。控制逻辑电路用于输出控制信号(G0～GD)以对每个NMOS管的通断进行控制。控制逻辑电路可以输出高位控制信号，且控制各NMOS管的信号中只有一个为高电平，从而可以输出一个微调的电压VREF。从图中可以看出，从运算放大器OP的输出端到地的电阻RVREF为：
RVREF＝A*R+(C*R)P(D*R)+B*R。
其中，(C*R)P(D*R)表示第二电阻单元C*R0和第三电阻单元D*R0并联后的电阻值。假设当前只有G0是高电平，其他均为低电平。那么流过电阻RVREF的电流I0为：
故基准电压VREF为：
由上式继续推导可以得出基准电压的VREF精度：
由上市可以看出，N的值越大精度越高。假设D/C＝20，B＝50，则可以得到一个精度为1‰的基准电压，而且可调电阻模块310所占的面积是传统的面积的1/10，甚至更小。并且，通过调整B、C和D的值同样可以对精度进行调节，也即B、C和D的值与精度相匹配。上述基准电压源，通过合理设置第二电阻单元C*R0、第三电阻单元D*R0和第四电阻单元B*R0中的基础电阻R0的个数(也即合理设置B、C和D)，可以减小版图设计面积并且使得基准电压源达到较高的精度。
在另一实施例中，可调电阻模块310还包括可调电阻单元410，如图5所示。可调电阻单元410连接于运算放大器OP的输出端和第一电阻单元A*R0之间。可调电阻单元410包括多个子电阻单元。每个子电阻单元均由基础电阻构成且每个子电阻单元的电阻呈线性递增关系。在本实施例中，子电阻单元包括子电阻单元2,M*R0、(2,M-1)*R0、(2,M-2)*R0……2*R0、R0。控制单元还包括第二NMOS管开关组K2。第二NMOS管开关组K2中的NMOS管的数量与对应的子电阻单元的数量相同，从而对接入的子电阻单元进行调节。其中，每个NMOS管的源极和漏极分别与对应的子电阻单元的两端连接，栅极则与控制逻辑电路连接。控制逻辑电路输出高位逻辑控制信号MSB_RES_ADJ<2M:1>，以对各子电阻单元进行控制，保证随着控制信号的二进制数值线性增加时，控制的NMOS管不断关闭，即串联的电阻线性增加。此时基准电压VREF为：
其中，0≤S≤M。因此，在保证精度不变的前提下，通过增加(减少)可调电阻单元410中的子电阻单元的数量，可以增加(减小)基准电压VREF的值，以满足实际使用需求。
上述基准电压源在确保输出精度的同时可以大大减少电路面积，能够适用于高速高精度的电路中。
以上所述实施例的各技术特征以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种正温度系数电压生成电路，其特征在于，包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、三极管对和分压单元；
所述第一PMOS管的源极和所述第二PMOS管的源极连接后作为输入端与第一电源输入端连接；所述第一PMOS管的栅极和所述第二PMOS管的栅极连接；所述第一PMOS管的栅极与所述第一PMOS管的漏极连接；所述第一PMOS管和所述第二PMOS管构成电流镜结构；
所述第一NMOS管的漏极与所述第一PMOS管的漏极连接；所述第一NMOS管的源极接地；所述第一NMOS管的栅极与第二电流源输入端连接；
所述第三PMOS管的源极与所述第一电源输入端连接；所述第三PMOS管的栅极与所述第三PMOS管的漏极连接；
所述三极管对包括第一三极管和第二三极管；所述第二三极管的个数大于所述第一三极管的个数；所述第一三极管的集电极与所述第一NMOS管的栅极连接；所述第一三极管的发射极接地；所述第一三极管的基极与所述第二三极管的基极连接且与所述第二PMOS管的漏极连接；所述第二三极管的集电极与所述第三PMOS管的漏极连接；所述第二三极管的发射极与所述分压单元串联后接地；所述第二三极管的发射极还作为所述正温度系数电压生成电路的输出端，以输出正温度系数电压。
2.根据权利要求1所述的正温度系数电压生成电路，其特征在于，还包括补偿电容；所述补偿电容连接于所述第一三极管的集电极和所述第一三极管的基极之间。
3.一种基准电压源，其特征在于，包括：
如权利要求1或2所述的正温度系数电压生成电路；以及
负温度系数电压生成电路；所述负温度系数电压生成电路的输入端与第三电源输入端连接；所述负温度系数电压生成电路包括第一输出端和第二输出端；所述第一输出端与所述正温度系数电压生成电路的输出端连接；所述第二输出端作为所述负温度系数电压生成电路的输出端；所述正温度系数电压生成电路和所述负温度系数电压生成电路叠加从而得到零温度系数电压并由所述第二输出端输出。
4.根据权利要求3所述的基准电压源，其特征在于，所述正温度系数电压生成电路为多个；多个正温度系数电压生成电路级联后与所述负温度系数电压生成电路连接。
5.根据权利要求4所述的基准电压源，其特征在于，所述第二电流源输入端输入的电流与所述第二三极管的集电极电流大小呈倍数关系，以对所述正温度系数电压生成电路输出的电压的温度系数进行调节。
6.根据权利要求3所述的基准电压源，其特征在于，所述负温度系数电压生成电路包括第四PMOS管、第五PMOS管、第六PMOS管、偏置电压单元、分压单元和第三三极管；所述第四PMOS管和所述第五PMOS管依次连接于所述第三电源输入端和所述偏置电压单元之间；所述偏置电压单元上与所述第五PMOS管连接的一端还与所述第三三极管的基极连接；所述偏置电压单元的另一端与所述正温度系数电压生成电路的输出端连接；所述第六PMOS管连接于所述第三电源输入端和所述第三三极管的集电极之间；所述第三三极管的发射极作为所述第一输出端；所述分压单元与所述偏置电压单元并联设置；所述分压单元包括相互串联的第一分压子单元和第二分压子单元；所述第一分压子单元和所述第二分压子单元之间的节点作为所述第二输出端。
7.根据权利要求6所述的基准电压源，其特征在于，所述偏置电压单元包括电阻、三极管和MOS管中的至少一种；所述分压单元包括电阻、三极管和MOS管中的至少一种。
8.根据权利要求3所述的基准电压源，其特征在于，还包括电压调节电路；所述电压调节电路包括运算放大器、可调电阻模块和控制单元；所述运算放大器的同相输入端与所述负温度系数电压生成电路的第二输出端连接；所述可调电阻模块的一端与所述运算放大器的输出端连接；所述可调电阻模块的另一端接地；所述可调电阻模块的调节端通过所述控制单元与所述运算放大器的反相输入端连接；所述控制单元用于对所述运算放大器的反相输入端接入所述可调电阻模块中的位置进行控制；所述运算放大器的输出端用于输出基准电压。
9.根据权利要求8所述的基准电压源，其特征在于，所述可调电阻模块包括第一电阻单元、第二电阻单元、第三电阻单元和第四电阻单元；每个电阻单元均包括多个基础电阻；
所述第一电阻单元的一端与所述运算放大器的输出端连接，所述第一电阻单元的另一端依次串联所述第二电阻单元、所述第四电阻单元后接地；所述第三电阻单元与所述第二电阻单元并联设置；所述控制单元包括控制逻辑电路和第一NMOS管开关组；所述第一NMOS管开关组中的NMOS管的数量与所述第三电阻单元中的基础电阻的数量相同；每个NMOS管的漏极与对应的基础电阻连接；每个NMOS管的源极均与所述运算放大器的反相输入端连接；每个NMOS管的栅极均与所述控制逻辑电路连接；
其中，所述第二电阻单元、所述第三电阻单元和所述第四电阻单元中的基础电阻的个数与所述基准电压源的输出精度相匹配。
10.根据权利要求9所述的基准电压源，其特征在于，所述可调电阻模块还包括可调电阻单元；所述可调电阻单元连接于所述运算放大器的输出端和所述第一电阻单元之间；所述可调电阻单元包括子电阻单元；每个所述子电阻单元均由所述基础电阻构成且每个所述子电阻单元的电阻呈线性递增关系；所述控制单元还包括第二NMOS管开关组；所述第二NMOS管开关组中的NMOS管的数量与对应的子电阻单元的数量相同，且对应的子电阻单元并联于NMOS管的源极和漏极之间；所述第二NMOS管开关组中的每个NMOS管的栅极与所述控制逻辑电路连接。
CN201710093733.8A 2017-02-21 2017-02-21 基准电压源及其正温度系数电压生成电路 Active CN106873704B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710093733.8A CN106873704B (zh) 2017-02-21 2017-02-21 基准电压源及其正温度系数电压生成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710093733.8A CN106873704B (zh) 2017-02-21 2017-02-21 基准电压源及其正温度系数电压生成电路

Publications (2)

Publication Number Publication Date
CN106873704A true CN106873704A (zh) 2017-06-20
CN106873704B CN106873704B (zh) 2018-08-17

Family

ID=59166334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710093733.8A Active CN106873704B (zh) 2017-02-21 2017-02-21 基准电压源及其正温度系数电压生成电路

Country Status (1)

Country Link
CN (1) CN106873704B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108347084A (zh) * 2018-04-20 2018-07-31 深圳市励创微电子有限公司 一种可修改电压的充电电池保护芯片及其应用电路
CN110011622A (zh) * 2019-04-15 2019-07-12 厦门雷迅科微电子股份有限公司 一种射频功率放大器的偏置电路
CN111370036A (zh) * 2020-06-01 2020-07-03 深圳市芯天下技术有限公司 一种闪存设备的编程方法
CN115268551A (zh) * 2021-04-30 2022-11-01 炬芯科技股份有限公司 基准电压生成电路、集成芯片和方法
CN115268560A (zh) * 2021-04-30 2022-11-01 炬芯科技股份有限公司 一种基准电压产生电路和集成芯片
WO2024055489A1 (zh) * 2022-09-16 2024-03-21 长鑫存储技术有限公司 电源电路、电源电压的提供方法及存储器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106875A (ja) * 1993-09-30 1995-04-21 Nec Corp 半導体集積回路
US20090284304A1 (en) * 2008-05-13 2009-11-19 Stmicroelectronics S.R.L. Circuit for generating a temperature-compensated voltage reference, in particular for applications with supply voltages lower than 1v
CN102541138A (zh) * 2010-12-15 2012-07-04 无锡华润上华半导体有限公司 基准电源电路
CN104753481A (zh) * 2013-12-27 2015-07-01 慧荣科技股份有限公司 差动运算放大器以及带隙参考电压产生电路
CN104977963A (zh) * 2015-07-08 2015-10-14 北京兆易创新科技股份有限公司 一种无运放低功耗高电源抑制比的带隙基准电路
CN106406410A (zh) * 2016-06-21 2017-02-15 西安电子科技大学 一种自偏置结构带隙基准源电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106875A (ja) * 1993-09-30 1995-04-21 Nec Corp 半導体集積回路
US20090284304A1 (en) * 2008-05-13 2009-11-19 Stmicroelectronics S.R.L. Circuit for generating a temperature-compensated voltage reference, in particular for applications with supply voltages lower than 1v
CN102541138A (zh) * 2010-12-15 2012-07-04 无锡华润上华半导体有限公司 基准电源电路
CN104753481A (zh) * 2013-12-27 2015-07-01 慧荣科技股份有限公司 差动运算放大器以及带隙参考电压产生电路
CN104977963A (zh) * 2015-07-08 2015-10-14 北京兆易创新科技股份有限公司 一种无运放低功耗高电源抑制比的带隙基准电路
CN106406410A (zh) * 2016-06-21 2017-02-15 西安电子科技大学 一种自偏置结构带隙基准源电路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108347084A (zh) * 2018-04-20 2018-07-31 深圳市励创微电子有限公司 一种可修改电压的充电电池保护芯片及其应用电路
CN110011622A (zh) * 2019-04-15 2019-07-12 厦门雷迅科微电子股份有限公司 一种射频功率放大器的偏置电路
CN110011622B (zh) * 2019-04-15 2023-02-07 厦门雷迅科微电子股份有限公司 一种射频功率放大器的偏置电路
CN111370036A (zh) * 2020-06-01 2020-07-03 深圳市芯天下技术有限公司 一种闪存设备的编程方法
CN111370036B (zh) * 2020-06-01 2020-12-25 深圳市芯天下技术有限公司 一种闪存设备的编程方法
CN115268551A (zh) * 2021-04-30 2022-11-01 炬芯科技股份有限公司 基准电压生成电路、集成芯片和方法
CN115268560A (zh) * 2021-04-30 2022-11-01 炬芯科技股份有限公司 一种基准电压产生电路和集成芯片
CN115268551B (zh) * 2021-04-30 2024-04-09 炬芯科技股份有限公司 基准电压生成电路、集成芯片和方法
WO2024055489A1 (zh) * 2022-09-16 2024-03-21 长鑫存储技术有限公司 电源电路、电源电压的提供方法及存储器

Also Published As

Publication number Publication date
CN106873704B (zh) 2018-08-17

Similar Documents

Publication Publication Date Title
CN106873704B (zh) 基准电压源及其正温度系数电压生成电路
CN109343639B (zh) 一种低温漂带隙基准电压电路、方法及其芯片
CN101630176B (zh) 低电压cmos带隙基准电压源
CN105487587A (zh) 高精度数字温度传感器校准电路
CN113721694B (zh) 一种基于曲率函数的自补偿带隙基准源结构及其应用
CN104007777B (zh) 一种电流源产生器
CN105892548B (zh) 一种具有温度补偿功能的基准电压产生电路
CN114527823B (zh) 一种带电流修调的低温漂高精度带隙基准电压源
CN207882791U (zh) 一种无运放高阶低温漂带隙基准电路
CN110100219A (zh) 稳压器以及电源
CN216719001U (zh) 一种基于Brokaw结构的低温漂带隙基准电压源
CN107315439A (zh) 高精度压控电流源电路
CN108762367B (zh) 一种混合调整型温度补偿带隙基准电路
CN115437442B (zh) 高阶补偿带隙电压基准电路
CN104375551A (zh) 带隙电压生成电路
CN203825522U (zh) 具有温度补偿功能的基准电压产生电路
CN114356014B (zh) 低压基准电压产生电路及芯片
CN105425891A (zh) 零温度系数可调电压基准源
CN109375697B (zh) 一种温漂修调电路
CN115857608B (zh) 耗尽管实现宽范围内高阶温度补偿的带隙基准源
CN109710013B (zh) 一种具有失调抑制和负载增强的稳压电路
CN110879626A (zh) 一种低电源电压下的基准电路
CN116679789A (zh) 一种采用二阶温度补偿的带隙基准电压源及其工作方法
CN108345336B (zh) 能隙参考电路
CN114661086A (zh) 一种带隙基准电压源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 518000 Room 310, 311, 2-4/F, Building A1, No. 5175, Yiyuan Road, 74 Xin'an Street, Bao'an District, Shenzhen, Guangdong Province

Patentee after: Shenzhen Aixiesheng Technology Co.,Ltd.

Address before: 518000 Room 310, 311, 2-4/F, Building A1, No. 5175, Yiyuan Road, 74 Xin'an Street, Bao'an District, Shenzhen, Guangdong Province

Patentee before: SHENZHEN AIXIESHENG TECHNOLOGY Co.,Ltd.

CP01 Change in the name or title of a patent holder