CN106816466B - 半导体装置和制作半导体装置的方法 - Google Patents

半导体装置和制作半导体装置的方法 Download PDF

Info

Publication number
CN106816466B
CN106816466B CN201611041068.XA CN201611041068A CN106816466B CN 106816466 B CN106816466 B CN 106816466B CN 201611041068 A CN201611041068 A CN 201611041068A CN 106816466 B CN106816466 B CN 106816466B
Authority
CN
China
Prior art keywords
conductive material
trench
layer
contact
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611041068.XA
Other languages
English (en)
Other versions
CN106816466A (zh
Inventor
雷德弗里德勒·阿德里安斯·玛利亚·胡尔克斯
约翰内斯·J·T·M·唐克尔
简·雄斯基
杰伦·安东·克龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anshi Co ltd
Original Assignee
Anshi Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anshi Co ltd filed Critical Anshi Co ltd
Publication of CN106816466A publication Critical patent/CN106816466A/zh
Application granted granted Critical
Publication of CN106816466B publication Critical patent/CN106816466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开内容提出一种半导体装置和制作半导体装置的方法。该装置包括衬底，该衬底具有AlGaN层，该AlGaN层位于GaN层上，用于在AlGaN层和GaN层之间的界面处形成二维电子气。该装置还包括多个接触。接触中的至少一个接触包括位于衬底的主表面上的欧姆接触部分。欧姆接触部分包括第一导电材料。接触中的至少一个接触还包括沟槽，该沟槽从主表面向下延伸到衬底中。沟槽穿过AlGaN层且到GaN层中。沟槽至少部分地用第二导电材料填充。第二导电材料是与第一导电材料不同的导电材料。

Description

半导体装置和制作半导体装置的方法
技术领域
本说明书涉及半导体装置和制作半导体装置的方法。
背景技术
近年来，GaN/AlGaN高电子迁移率晶体管(HEMT)和GaN/AlGaN肖特基二极管关于它们替代Si或SiC用作高压(HV)装置的潜力引起广泛的关注。
GaN/AlGaN HEMT通常包括具有位于许多GaN层上的AlGaN层的衬底。栅极、源极和漏极位于AlGaN层上方。在操作期间，电流经由二维电子气(2DEG)在漏极和源极之间流动，该二维电子气(2DEG)形成于AlGaN层和上部GaN层之间的界面处。通过将合适的电压施加到栅极实现断开，使得在AlGaN层和最上部GaN层之间的界面处的2DEG消失。栅极可以是肖特基接触，或者可以包括被电介质层隔离的栅极电极(此些装置被称作金属绝缘体半导体高电子迁移率晶体管(MISHEMT))。
可以类似地构造GaN/AlGaN肖特基二极管，但用两个接触(包括形成阳极的肖特基接触和形成装置的阴极的欧姆接触)而不是三个接触来构造。
HEMT和肖特基二极管两者都遭受在动态(例如，开关、脉冲、RF)条件下导通状态电阻可能显著高于在DC条件下导通状态电阻的问题。
发明内容
在随附的独立权利要求和从属权利要求中陈述了本公开内容的方面。来自从属权利要求的特征的组合可以按需要与独立权利要求的特征进行组合，而不仅仅是按照权利要求书中所明确陈述的那样组合。
根据本公开内容的方面，提供半导体装置，该半导体装置包括：
衬底，该衬底具有AlGaN层，该AlGaN层位于GaN层上，用于在AlGaN层和GaN层之间的界面处形成二维电子气；以及
多个接触，
其中接触中的至少一个接触包括：
位于衬底的主表面上的欧姆接触部分，其中欧姆接触部分包括第一导电材料；以及
沟槽，该沟槽从主表面向下延伸到衬底中，其中沟槽穿过AlGaN层且到GaN层中，其中沟槽至少部分地用第二导电材料填充，并且其中第二导电材料是与第一导电材料不同的导电材料。
根据本公开内容的另一方面，提供制作半导体装置的方法，该方法包括：
提供衬底，该衬底具有AlGaN层，该AlGaN层位于GaN层上，用于在AlGaN层和GaN层之间的界面处形成二维电子气；以及
形成装置的多个接触，
其中形成所述接触中的至少一个接触包括：
将第一导电材料沉积在衬底的主表面上以形成欧姆接触部分；
形成从主表面向下延伸到衬底中的沟槽，其中沟槽穿过AlGaN层且到GaN层中；以及
至少部分地用第二导电材料填充沟槽，其中第二导电材料是与第一导电材料不同的导电材料。
提供具有向下延伸到装置的GaN层中的沟槽的接触可以为GaN层中的空穴通过接触离开装置提供泄漏路径，这可以降低在动态(例如，开关、脉冲、RF)条件下装置的导通状态电阻。该泄漏路径可以使形成于二维电子气(“2DEG”)和GaN层之间的pn结短路。
根据本公开内容的实施例，第一导电材料和第二导电材料是不同的材料，并且可以独立选取它们以优化装置的接触的性能。可以选取第一导电材料以制作良好的欧姆接触。可以选取至少部分地填充沟槽的第二导电材料，使得第二导电材料形成与GaN层的低电阻接触。在这方面，应当注意，制作良好的欧姆接触的材料可以适合于用作第一导电材料，但是可能不适合于用作第二导电材料，因为该材料可以在沟槽周围形成局部的n+区域。该n+区域可以与位于沟槽周围的p型GaN层一起形成反向偏置pn结，对空穴流呈现屏障。类似地，适合于形成用于空穴的低电阻路径的导电材料可能不适合于形成装置的欧姆接触部分。
在一些实施例中，至少一个接触可以具有低于大约1e9Ω.mm的电阻率。使用1μm的沟槽的典型宽度，该要求等效于低于10Ωcm2的比接触电阻。
在一个实施例中，至少一个接触可以包括与沟槽对齐的中心部分。该中心部分可以至少部分地用第二导电材料填充。当从主表面上方查看时，中心部分可以大体上由欧姆接触部分围绕。可以以允许沟槽相对于欧姆接触部分对齐的方式方便地制造此接触(例如，用于产生大体上对称的接触)。例如，可以通过初始地沉积欧姆接触部分的第一导电材料，并且然后去除第一导电材料的至少一部分以在欧姆接触部分中形成开口来制造该种类的接触。开口可以暴露在接触之下的主表面的一部分。方法还可以包括在由欧姆接触部分中的开口暴露的主表面的一部分中形成沟槽。然后，可以至少部分地用第二导电材料填充沟槽和欧姆接触部分中的开口。在一些例子中，第二导电材料采取内衬沟槽的层的形式。第二导电材料的层还可以内衬欧姆接触部分中的开口。在此些例子中，另外的导电材料(例如，Al)可以被用于填充沟槽和/或欧姆接触部分中的开口的剩余部分。
第二导电材料的单个连续部分可以形成中心部分，并且至少部分地填充沟槽。这可以允许用于GaN层和接触的顶部之间的空穴的不间断路径。单个连续部分可以采取如上面所提到的层的形式，或者可替换的是，可以完全填充沟槽和中心部分。
在一些例子中，衬底还可以包括位于AlGaN层上的GaN顶盖层。至少一个接触的沟槽可以穿过GaN顶盖层。
装置可以是高电子迁移率晶体管(HEMT)，该高电子迁移率晶体管(HEMT)包括位于源极接触和漏极接触之间的栅极接触。接触中的至少一个接触可以是HEMT的漏极接触。HEMT可以具有肖特基栅极接触，或者可以是具有绝缘栅极的MISHEMT。在其它例子中，装置可以是肖特基二极管，并且接触中的至少一个接触可以是肖特基二极管的阴极。HEMT的栅极接触或肖特基二极管的阳极可以包括第二导电材料。这可以允许制造该装置所需要的沉积步骤的数量减少，因为单个沉积步骤可以被用于形成HEMT或肖特基二极管的栅极或阳极和至少部分地填充沟槽的第二导电材料。
在一些例子中，至少一个岛可以位于漏极接触和栅极接触之间。每个岛可以包括从主表面向下延伸到衬底中的沟槽。沟槽可以穿过AlGaN层且到GaN层中。沟槽可以至少部分地用第二导电材料填充。岛可以为空穴提供离开装置的另外的路径。由于岛的沟槽可以至少部分地用第二导电材料填充，所以可以避免上面所描述的种类的反向偏置pn结的生成(否则该反向偏置pn结可以形成对从GaN层离开装置的空穴流的显著屏障)。岛可以连接到装置的漏极接触。在装置的制造期间，可以通过形成从主表面向下延伸到衬底中的一个或多个沟槽来形成岛，其中每个沟槽穿过AlGaN层且到GaN层中。然后沉积步骤可以被用于至少部分地用第二导电材料填充每个沟槽。
第一导电材料可以是Ti/Al的合金。第二导电材料可以是Ni、Pd、Pt或TiWN(其中N的量可以变化)。
本文中所描述的种类的装置可以被用于射频应用。为了本公开内容的目的，射频(RF)是在200MHz≤f≤10GHz范围内的频率。
对于功率开关操作，本文中所描述的种类的装置的工作频率可以是在10kHz≤f≤10MHz范围内。
为了本公开内容的目的，高电子迁移率晶体管(HEMT)中的电子迁移率可以是在1000-3000cm^2/V/s范围内或在1000-2000cm^2/V/s范围内。
附图说明
在下文中将仅以例子的方式参考附图来描述本公开内容的实施例，在附图中相似的附图标记指代相似的元件，并且在附图中：
图1示出根据本公开内容的实施例的半导体装置；
图2示出根据本公开内容的另一个实施例的半导体装置；
图3A到图3D示出制作结合图1中所示的种类的接触的半导体装置的方法；
图4A到图4D示出制作结合图2中所示种类的接触的半导体装置的方法；以及
图5A到图5D示出根据本公开内容的另外的实施例的制作半导体装置的方法。
具体实施方式
在下文中参考附图描述本公开内容的实施例。
图1示出根据本公开内容的实施例的半导体装置10。
装置包括衬底2。衬底2可以例如是硅衬底，但是还可以设想衬底2可以包括陶瓷、玻璃、SiC或蓝宝石。衬底2具有位于GaN层6上的AlGaN层8。在使用中，二维电子气或“2DEG”形成于AlGaN层和GaN层之间的界面处。2DEG内电流的传导形成装置10的操作的基础。
在该例子中，包括例如GaN和AlGaN的许多缓冲层4可以位于GaN层和衬底2的下面的部分之间。这些缓冲层4可以形成当作GaN层6和衬底2的下面的部分之间的应力消除区域的超晶格。
在一些例子中，GaN顶盖层可以位于AlGaN层8(图中未示出)上。电介质层14可以被设置在AlGaN层8上(或在GaN顶盖层上(如果有的话))。该电介质层可以当作钝化层，和/或在MISHEMT的情况下，可以形成用于装置10的栅极电介质。电介质层14可以例如包括SiN、SiOx或AlOx。
装置10包括多个接触，图1中示出了多个接触中的一个接触。装置10可以是具有源极接触、漏极接触和栅极接触的高电子迁移率晶体管(HEMT)。HEMT的栅极接触可以是肖特基接触，或者可替换的是，可以是绝缘栅极(因此，HEMT可以是金属绝缘体半导体高电子迁移率晶体管(MISHEMT))。图1中所示的接触34可以是HEMT的漏极接触。在其它例子中，装置10可以是具有阳极和阴极的肖特基二极管。图1中所示的接触34可以是由肖特基接触形成的肖特基二极管的阴极、肖特基二极管的阳极。
图1中所示的接触34包括欧姆接触部分18。欧姆接触部分18可以位于衬底2的主表面上。例如，欧姆接触部分18可以位于AlGaN层8的表面上(如图1中所示的)，或者可以位于AlGaN层8上的GaN顶盖层的表面上(如果有的话)。欧姆接触部分18可以制作良好的欧姆接触，以允许在AlGaN层8和GaN层6之间的界面处的2DEG内流动的电流通过接触34进入和/或离开装置10。
欧姆接触部分18包括可以位于衬底2的主表面上的第一导电材料。在一些例子中，设想接触34可以是凹进的接触，其中欧姆接触部分18延伸穿过AlGaN层8中的开口从而直接接触下面的GaN层6。
层22可以位于欧姆接触部分18上。欧姆接触部分18的第一导电材料可以例如包括Ti/Al。层22可以例如包括TiW(N)。在装置10的制造期间，层22可以充当扩散屏障。
接触34还包括沟槽。沟槽可以从欧姆接触部分18位于其上的主表面向下延伸到装置10的衬底2中(例如，该主表面可以是AlGaN层8的表面或GaN顶盖层的表面(如果有的话))。具体地说，并且如图1的例子中所示的，沟槽穿过AlGaN层8(和任何GaN顶盖层)且到GaN层6中。这可以允许填充沟槽的材料(如下面所描述的)与GaN层6直接接触，用于允许位于GaN层6中的空穴自由地进入接触34中。在本例子中，沟槽仅部分地延伸到GaN层6中，但是还设想沟槽可以延伸穿过GaN层6(例如，延伸到层4中)。
沟槽至少部分地用第二导电材料50填充。第二导电材料50还可以至少部分地填充(或，如图1所示的，完全填充)大体上由欧姆接触部分围绕的接触34的中心部分。如下面将描述的，接触34的中心部分的配置和位置可以允许方便地制造装置10。第二导电材料50的一部分可以位于欧姆接触部分18上方。例如，在图1的例子中，导电材料50的一部分在层22的上表面之上延伸。
向下延伸到装置10的GaN层6中的沟槽可以为GaN层6中的空穴通过接触34离开装置10提供泄漏路径，在动态(例如，开关、脉冲、RF)条件下，这可以降低装置的导通状态电阻。该泄漏路径可以使形成于二维电子气(“2DEG”)和GaN层6之间的pn结短路。而且，根据本公开内容的实施例，可以选取至少部分地填充沟槽的第二导电材料50，使得pn结并不形成于第二导电材料50和GaN层6的GaN之间的界面处(例如，在沟槽的侧壁和/或底部处)。此pn结可以以其他方式妨碍接触34和GaN层6的GaN之间的连接、抑制空穴流通过接触34离开装置10。因此，可以选取第二导电材料50，以便在动态(例如，开关、脉冲、RF)条件下降低装置的导通状态电阻。
第二导电材料是与第一导电材料不同的导电材料。可以独立选取这些材料以优化装置10的接触34的性能。
形成欧姆接触部分18的第一导电材料可以根据其适合性被选取以制作到2DEG的良好的欧姆接触。另一方面，可以选取至少部分地填充沟槽的第二导电材料50，使得该第二导电材料50形成与GaN层6的低电阻接触(具体地说，可以选取第二导电材料50，使得pn结可以不形成于第二导电材料50和GaN层6的GaN之间的界面处，如上面所提到)。
制作良好的欧姆接触的材料可适合于形成欧姆接触部分，但可能不适合于用作第二导电材料，因为该材料可以在围绕沟槽的GaN层6的一部分中形成局部的n+区域。该n+区域可以与GaN层6(其是p型)一起形成反向偏置pn结。pn结可以围绕沟槽，从而对空穴流呈现屏障，如先前所提到的。类似地，适合于形成用于空穴从GaN层6通过沟槽进入接触34的低电阻路径的导电材料可能不适合于形成装置34的欧姆接触部分。
如上面所提到的，可以形成欧姆接触部分18的第一导电材料可以包括Ti/Al的合金。该导电材料适合于欧姆接触的形成。然而，如果该材料被用于填充接触34的沟槽，将形成上面所描述的种类的反向偏置pn结，呈现对空穴流到接触34中的屏障。根据本公开内容的实施例，第二导电材料50可以包括Ni、PD、Pt或TiW(N)。
图2示出根据本公开内容的另一个实施例的半导体装置10。图2中的装置在一些方面上类似于图1中所示的装置10，并且这里将仅详细地描述不同点。
如图2所示，接触34包括至少部分地用第二导电材料填充的沟槽。在该例子中，以内衬沟槽的层86的形式提供第二导电材料86。如图2所示，层86还可以在欧姆接触部分18的中心部分中内衬开口的侧壁。在一些例子中，第二导电材料的层86可以在装置10中的别处形成扩散屏障，和/或可以在装置10中的别处形成场板的一部分，如下面关于图4D将解释的。在本实施例中，第二导电材料包括TiW(N)，但是如上面已经提到的，设想其它材料，例如Ni、Pd或Pt。在该例子中，第三导电材料88还可以被提供用于填充未用第二导电材料填充的沟槽的一部分和/或接触34的中心部分。第三导电材料可以例如包括Al。
图2中的例子接触34还可以是如上面关于图1提到的凹进的接触，其中欧姆接触部分18延伸穿过AlGaN 8层中的开口从而直接接触下面的GaN层6。
图2中的例子还可以包括电介质层60，下面将关于图4A到图4D描述电介质层60的组成和用途。
图3A到图3D示出根据本公开内容的实施例的制作半导体装置的方法。在该例子中，装置10包括具有肖特基栅极接触的HEMT，但是应当理解，与这里所描述工艺类似的工艺还可以被用于形成MISHEMT或肖特基二极管。图3A到图3D的方法可以被用于制作包括例如图1中所示的种类的至少一个接触的装置10。在该例子中，图1的接触形成将被制造的装置10的漏极接触34。
在第一步骤中，如图3A所示，方法可以包括提供衬底2。衬底2可以是上面关于图1所描述的种类的衬底2。
衬底2可以例如是硅衬底，但是还设想衬底2可以包括陶瓷或玻璃。衬底2具有位于GaN层6上的AlGaN层8。包括GaN的许多缓冲层4可以位于GaN层和衬底2的下面的部分之间。如先前所提到的，这些缓冲层4可以形成使GaN层6的晶格匹配于衬底2的下面的部分的超晶格。在一些例子中，GaN顶盖层可以位于AlGaN层8(图中未示出)上。在本例子中，隔离区域12(例如，用电介质填充的沟槽或注入区域)被提供用于将HEMT与衬底2上的其它电气装置隔离。
电介质层14可以沉积在衬底的主表面上，例如，在AlGaN层8或可以被设置在AlGaN层8上的任何GaN顶盖层的表面上。如先前所提到的，电介质层14可以当作钝化层。电介质层14可以包括例如SiN、SiOx或AlOx。
随后，开口16可以形成于电介质层14中。这些开口16可以允许进入下面的层，例如用于装置的源极接触和漏极接触的AlGaN层8。可以通过蚀刻形成开口16。
在开口16形成之后，第一导电材料可以被沉积并图案化以形成装置10的源极接触32和漏极接触34的欧姆接触部分18。该步骤还可以包括在源极接触32和漏极接触34上沉积并图案化层22，该层22可以当作扩散屏障。如先前所提到的，形成源极接触32和漏极接触34的欧姆接触部分18的第一导电材料可以包括例如包括Ti/Al，而源极接触32和漏极接触34的层22可以例如包括TiW(N)。
在图3B中所示的随后的步骤中，掩模和蚀刻步骤(例如，干蚀刻)可以被用于蚀刻漏极接触34中的沟槽36。沟槽36可以位于漏极接触34的中心部分中。沟槽36可以延伸穿过欧姆接触部分18和层22。沟槽36延伸穿过AlGaN层8和可以位于AlGaN层8上的任何GaN顶盖层。沟槽36另外延伸到GaN层6中。
在图3C中所示的随后的步骤中，在电介质层14中可以(例如，通过蚀刻)形成另外的开口15，以允许形成装置10的肖特基栅极接触。开口15可以位于衬底2的主表面上的源极接触32和漏极接触34之间。
在图3D中所示的随后的步骤中，第二导电材料可以被沉积并图案化。如先前所提到的，第二导电材料可以例如包括Ni、Pd、Pt或TiW(N)。
第二导电材料的沉积和图案化可以产生上面关于图1所描述的种类的漏极接触34。该本例子中，第二导电材料还被用于形成装置10的HEMT的肖特基栅极电极40。以该方式，由于不需要单独的沉积步骤被提供用于形成接触34和肖特基栅极电极40的第二导电材料50，所以可以减少制造装置10所需要的工艺步骤。尽管如此，如果仍期望使用用于肖特基栅极电极40和接触34的不同的导电材料，则仍可以使用不同的沉积步骤。
图4A到图4D示出根据本公开内容的另一个实施例的制作半导体装置的方法。在该例子中，装置10包括具有肖特基栅极接触的HEMT，但是应当理解，与这里所描述的工艺类似的工艺还可以被用于形成MISHEMT或肖特基二极管。图4A到图4D的方法可以被用于制作包括例如图2中所示的种类的至少一个接触的装置10。在该例子中，图2的接触形成将被制造的装置10的漏极接触34。
在第一步骤中，如图4A所示，方法可以包括提供衬底2。衬底2可以是上面关于图1到图3所描述的种类的衬底2。
衬底2可以例如是硅衬底，但是还设想衬底2可以包括陶瓷或玻璃。衬底2具有位于GaN层6上的AlGaN层8。包括GaN的许多缓冲层4可以位于GaN层和衬底2的下面的部分之间。如先前所提到的，这些缓冲层4可以形成使GaN层6的晶格匹配于衬底2的下面的部分的超晶格。在一些例子中，GaN顶盖层可以位于AlGaN层8(图中未示出)上。在本例子中，衬底2包括用于将HEMT与衬底2的其它部分隔离的隔离区域12(例如，用电介质填充的沟槽)。
电介质层14可以沉积在衬底的主表面上，例如，在AlGaN层8或可以被设置在AlGaN层8上的任何GaN顶盖层的表面上。如先前所提到的，电介质层14可以当作钝化层。电介质层14可以包括例如SiN、SiOx或AlOx。
随后，开口16可以形成于电介质层14中。这些开口16可以允许进入下面的层，例如用于装置的源极接触和漏极接触的AlGaN层8。可以通过蚀刻形成开口16。
在开口16形成之后，第一导电材料可以被沉积并图案化以形成装置10的源极接触32和漏极接触34的欧姆接触部分18。该步骤还可以包括在源极接触32和漏极接触34上沉积并图案化层22。如先前所提到的，形成源极接触32和漏极接触34的欧姆接触部分18的第一导电材料可以包括例如包括Ti/Al，而源极接触32和漏极接触34的层22可以例如包括TiW(N)。
随后，在电介质层14中可以(例如，通过蚀刻)形成另外的开口15，以允许形成装置10的肖特基栅极接触。开口15可以位于衬底2的主表面上的源极接触32和漏极接触34之间。在形成开口15之后，导电材料可以被沉积并图案化以形成HEMT的肖特基栅极接触40。肖特基栅极接触40的导电材料可以例如包括Ni。
随后，电介质层60可以例如通过等离子体增强化学气相沉积(PECVD)进行沉积。层60可以例如包括SiN。层60可以具有约100nm的厚度。
在图4B中所示的随后的步骤中，开口42、44可以(例如，通过蚀刻)形成于层60中，以获得进入下面的源极接触32和漏极接触34。
在图4C中所示的随后的步骤中，掩模和蚀刻步骤(例如，干蚀刻)可以被用于蚀刻漏极接触34中的沟槽38。沟槽38可以位于漏极接触34的中心部分中。沟槽36可以延伸穿过欧姆接触部分18和层22。沟槽36可以另外延伸穿过AlGaN层8和可以位于AlGaN层8上的任何GaN顶盖层。沟槽36可以另外延伸到GaN层6中。
在随后的步骤中，第二导电材料的层86可以被沉积。在该例子中，第二导电材料包括TiW(N)，但是在其它例子中，第二导电材料可以例如包括Ni、Pd或Pt。第二导电材料的层86可以具有约100nm的厚度。第二导电材料的层86可以内衬沟槽38和/或接触的中心部分的侧壁。层86还可以覆盖漏极接触34的层22的上表面。层86可以另外覆盖源极接触32的层22的上表面和层60的上表面。
其后，第三导电材料88(例如Al)可以沉积在层86上。在一些例子中，约1μm的第三导电材料可以沉积在层86上。应当注意，在本例子中，肖特基栅极电极40可以是与第二导电材料不同的材料。
在第二导电材料和第三导电材料已经沉积之后，它们可以被图案化以产生图4D中所示的结构。因此，第二导电材料可以形成内衬漏极接触34中的沟槽的层86，并且还可以形成覆盖源极接触32的层22的上表面的层82。层82的一部分19可以在栅极上方延伸。层82可以本身由第三导电材料的一部分84覆盖。因此，层82的一部分19和上覆盖部分84可以形成用于装置10的源极场板。应当注意，图4D中的漏极接触34的结构是上面关于图2所描述的种类的结构。应当注意，电介质层60可以用于使层82的一部分19和上覆盖部分84与装置10的下面的部分(例如栅极接触40)分离和隔离。
图5A到图5D示出根据本公开内容的另外的实施例的制作半导体装置的方法。在该例子中，装置10包括具有肖特基栅极接触的HEMT，但是应当理解，与这里所描述的工艺类似的工艺还可以被用于形成MISHEMT或肖特基二极管。在该例子中，包括本文中所描述的种类的沟槽的HEMT的接触是漏极接触。
在第一步骤中，如图5A所示，方法可以包括提供衬底2。衬底2可以是上面关于图1到图4所描述的种类的衬底2。
衬底2可以例如是硅衬底，但是还设想衬底2可以包括陶瓷或玻璃。衬底2具有位于GaN层6上的AlGaN层8。包括例如GaN和AlGaN的许多缓冲层4可以位于GaN层和衬底2的下面的部分之间。如先前所提到的，这些缓冲层4可以形成使GaN层6的晶格匹配于衬底2的下面的部分的超晶格。在一些例子中，GaN顶盖层可以位于AlGaN层8(图中未示出)上。在本例子中，隔离区域12(例如，用电介质填充的沟槽或注入区域)被提供用于将HEMT与衬底2上的其它电气装置隔离。
电介质层14可以沉积在衬底的主表面上，例如，在AlGaN层8或可以被设置在AlGaN层8上的任何GaN顶盖层的表面上。如先前所提到的，电介质层14可以当作钝化层。电介质层14可以包括例如SiN、SiOx或AlOx。
随后，开口16可以形成于电介质层14中。这些开口16可以允许进入下面的层，例如用于装置的源极接触和漏极接触的AlGaN层8。可以通过蚀刻形成开口16。
在开口16形成之后，第一导电材料可以被沉积并图案化以形成装置10的源极接触32和漏极接触34的欧姆接触部分18。该步骤还可以包括在源极接触32和漏极接触34上沉积并图案化层22，如先前所描述的。还如先前所提到的，形成源极接触32和漏极接触34的欧姆接触部分18的第一导电材料可以包括例如包括Ti/Al，而源极接触32和漏极接触34的层22可以例如包括TiW(N)。
在图5B中所示的随后的步骤中，可以在电介质层14中(例如，通过蚀刻)形成另外的开口15、17。如关于先前实施例所描述的，开口15可以允许形成装置10的肖特基栅极接触。开口15可以位于衬底2的主表面上的源极接触32和漏极接触34之间。一个或多个开口17可以允许一个或多个岛形成于装置的栅极接触和漏极接触之间，如下面更详细地描述的。
在图5C中所示的随后的步骤中，掩模和蚀刻工艺可以被用于形成许多沟槽。这些沟槽可以包括延伸穿过漏极接触34且到GaN层6中的沟槽54，如上面关于在前的实施例所描述的。在本例子中，还可以通过电介质层14中的一个或多个开口17蚀刻一个或多个沟槽52。沟槽52可以以与已经关于漏极接触34的沟槽54描述的方式类似的方式，从衬底2的主表面向下延伸到衬底2中。
在随后的步骤中，第二导电材料可以被沉积并图案化，产生图5D中所示的装置。在本例子中，第二导电材料包括Ni，但是如先前所提到的，设想第二导电材料可以包括例如Pd、Pt或TiW(N)。
如在图5D中可以看到的，第二导电材料可以至少部分地填充漏极接触34的沟槽54(如使用图5D中的附图标号58所指示的)，产生类似于上面关于更早的实施例所描述的接触的漏极接触。在一些例子中，可以以内衬沟槽54的层的形式提供第二导电材料，如上面关于图2所描述的。
与电介质层14中的开口15对齐的被沉积并图案化的第二导电材料的另一部分可以形成装置10的肖特基栅极电极40。
被沉积并图案化的第二导电材料的另外的部分可以至少部分地填充上面关于图5C所描述的一个或多个沟槽52中的每个沟槽52。这可以引起形成位于栅极接触和漏极接触34之间的一个或多个岛41，每个岛包括从主表面向下延伸到衬底2中的沟槽，其中每个沟槽至少部分地用第二导电材料填充。在其中以如上面所提到的层的形式提供第二导电材料的例子中，层还可以内衬沟槽52。沟槽54和/或沟槽52的剩余部分可以用第三导电材料例如Al填充。
如图5D中可以看到的，每个岛41的第二导电材料的一部分可以延伸出沟槽52，并且在衬底2的主表面上方延伸(例如，每个岛41的第二导电材料的一部分可以在电介质层14的表面之上延伸)。岛41可以电连接到漏极接触32。
岛41可以提供用于位于GaN层6中的空穴离开装置10的另外的路线。
当从衬底2的主表面上方查看时，岛41和岛41的相关联的沟槽52可以成形为点或条纹。岛可以被布置在阵列中。例如，阵列可以包括一行或多行大体上等距间隔的岛。
在上面关于图3到图5所描述的例子中的每个例子中，设想可省略电介质层中的开口15，允许形成MISHEMT而不必需要制造工艺的任何其它显著的修改。
因此，已经描述了半导体装置和制作半导体装置的方法。装置包括衬底，该衬底具有AlGaN层，该AlGaN层位于GaN层上，用于在AlGaN层和GaN层之间的界面处形成二维电子气。装置还包括多个接触。接触中的至少一个接触包括位于衬底的主表面上的欧姆接触部分。欧姆接触部分包括第一导电材料。接触中的至少一个接触还包括沟槽，该沟槽从主表面向下延伸到衬底中。沟槽穿过AlGaN层且到GaN层中。沟槽至少部分地用第二导电材料填充。第二导电材料是与第一导电材料不同的导电材料。
虽然已经描述了本公开内容的特定实施例，但是应当理解，可以在权利要求书的范围内作出很多修改/添加和/或替代。

Claims (9)

1.一种半导体装置，其特征在于，包括：
衬底，所述衬底具有AlGaN层，所述AlGaN层位于GaN层上，用于在所述AlGaN层和所述GaN层之间的界面处形成二维电子气；以及
多个接触，
其中所述接触中的至少一个接触包括：
欧姆接触部分，所述欧姆接触部分位于所述衬底的主表面上，其中所述欧姆接触部分包括第一导电材料；以及
沟槽，所述沟槽从所述主表面向下延伸到所述衬底中，其中所述沟槽穿过所述AlGaN层且到所述GaN层中，其中所述沟槽至少部分地用第二导电材料填充，并且其中所述第二导电材料是与所述第一导电材料不同的导电材料；
所述半导体装置还包括位于漏极接触和栅极接触之间的至少一个岛，其中每个岛包括从所述主表面向下延伸到所述衬底中的第二沟槽，其中所述第二沟槽穿过所述AlGaN层且到所述GaN层中，其中所述第二沟槽至少部分地用所述第二导电材料填充。
2.根据权利要求1所述的半导体装置，其特征在于，所述接触中的所述至少一个接触包括与所述沟槽对齐的中心部分，其中所述中心部分至少部分地用所述第二导电材料填充，并且其中当从所述主表面上方查看时，所述中心部分大体上由所述欧姆接触部分围绕。
3.根据权利要求2所述的半导体装置，其特征在于，包括至少部分地填充所述接触的所述中心部分和所述沟槽的所述第二导电材料的单个连续部分。
4.根据在前的任一项权利要求所述的半导体装置，其特征在于，所述衬底还包括GaN顶盖层，所述GaN顶盖层位于所述AlGaN层上，并且其中所述接触中的所述至少一个接触的所述沟槽穿过所述GaN顶盖层。
5.根据权利要求1至3中任一项所述的半导体装置，其特征在于，所述装置包括高电子迁移率晶体管(HEMT)，所述高电子迁移率晶体管(HEMT)包括位于源极接触和漏极接触之间的栅极接触，并且其中所述接触中的所述至少一个接触是所述高电子迁移率晶体管的漏极接触。
6.一种制作半导体装置的方法，其特征在于，所述方法包括：
提供衬底，所述衬底具有AlGaN层，所述AlGaN层位于GaN层上，用于在所述AlGaN层和所述GaN层之间的界面处形成二维电子气；以及
形成所述装置的多个接触，
其中形成所述接触中的至少一个接触包括：
将第一导电材料沉积在所述衬底的主表面上以形成欧姆接触部分；
形成从所述主表面向下延伸到所述衬底中的沟槽，其中所述沟槽穿过所述AlGaN层且到所述GaN层中；以及
至少部分地用第二导电材料填充所述沟槽，
其中所述第二导电材料是与所述第一导电材料不同的导电材料；
所述方法还包括形成位于漏极接触和栅极接触之间的至少一个岛，其中每个岛包括从所述主表面向下延伸到所述衬底中的第二沟槽，其中所述第二沟槽穿过所述AlGaN层且到所述GaN层中，其中所述第二沟槽至少部分地用所述第二导电材料填充。
7.根据权利要求6所述的方法，其特征在于，包括：
去除所述至少一个接触的所述第一导电材料的至少一部分以在所述欧姆接触部分中形成开口，其中所述开口暴露所述主表面的一部分；
在由所述欧姆接触部分中的所述开口暴露的所述主表面的所述一部分中形成所述沟槽；以及
至少部分地用所述第二导电材料填充所述沟槽和所述欧姆接触部分中的所述开口。
8.根据权利要求7所述的方法，其特征在于，被去除以在所述欧姆接触部分中形成所述开口的所述至少一个接触的所述第一导电材料的所述一部分包括所述接触的中心部分，并且其中在至少部分地用所述第二导电材料填充所述沟槽和所述欧姆接触部分中的所述开口之后，当从所述主表面上方查看时，所述中心部分大体上由所述欧姆接触部分围绕。
9.根据权利要求7或权利要求8所述的方法，其特征在于，所述半导体装置包括高电子迁移率晶体管(HEMT)，所述方法包括形成位于所述高电子迁移率晶体管的源极接触和漏极接触之间的所述高电子迁移率晶体管的栅极接触。
CN201611041068.XA 2015-11-27 2016-11-22 半导体装置和制作半导体装置的方法 Active CN106816466B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15196730.4 2015-11-27
EP15196730.4A EP3174102B1 (en) 2015-11-27 2015-11-27 Semiconductor device and method of making a semiconductor device

Publications (2)

Publication Number Publication Date
CN106816466A CN106816466A (zh) 2017-06-09
CN106816466B true CN106816466B (zh) 2021-03-16

Family

ID=54705518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611041068.XA Active CN106816466B (zh) 2015-11-27 2016-11-22 半导体装置和制作半导体装置的方法

Country Status (3)

Country Link
US (1) US10403747B2 (zh)
EP (1) EP3174102B1 (zh)
CN (1) CN106816466B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671776A (zh) * 2018-12-24 2019-04-23 广东省半导体产业技术研究院 半导体器件及其制造方法
EP4135051A1 (en) * 2021-08-10 2023-02-15 Infineon Technologies Austria AG Lateral iii/v heterostructure field effect transistor
US20230197795A1 (en) * 2021-12-20 2023-06-22 Nxp Usa, Inc. Transistors with self-aligned source-connected field plates

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187441A (zh) * 2011-12-28 2013-07-03 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5401758B2 (ja) * 2006-12-12 2014-01-29 サンケン電気株式会社 半導体装置及びその製造方法
JP4700125B2 (ja) * 2009-07-30 2011-06-15 住友電気工業株式会社 半導体装置およびその製造方法
US8492773B2 (en) * 2010-04-23 2013-07-23 Intersil Americas Inc. Power devices with integrated protection devices: structures and methods
JP5848680B2 (ja) 2011-11-22 2016-01-27 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP5841417B2 (ja) * 2011-11-30 2016-01-13 株式会社日立製作所 窒化物半導体ダイオード
US10290614B2 (en) * 2011-12-19 2019-05-14 Intel Corporation Group III-N transistors for system on chip (SOC) architecture integrating power management and radio frequency circuits
JP5654512B2 (ja) * 2012-03-26 2015-01-14 株式会社東芝 窒化物半導体装置
EP2793265B1 (en) 2013-04-15 2017-06-07 Nexperia B.V. Semiconductor device and manufacturing method
EP2953167A1 (en) 2014-06-05 2015-12-09 Nxp B.V. Semiconductor heterojunction device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187441A (zh) * 2011-12-28 2013-07-03 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Self-Protected GaN Power Devices with Reverse Drain Blocking and Forward Current Limiting Capabilities;Chunhua Zhou, et al;《Proceedings of The 22nd International Symposium on Power Semiconductor Devices & ICs》;20100606;第343~346页 *

Also Published As

Publication number Publication date
US20170154988A1 (en) 2017-06-01
CN106816466A (zh) 2017-06-09
EP3174102B1 (en) 2022-09-28
US10403747B2 (en) 2019-09-03
EP3174102A1 (en) 2017-05-31

Similar Documents

Publication Publication Date Title
US10600674B2 (en) Semiconductor devices with back surface isolation
CN105684134B (zh) 具有用于产生附加构件的多晶硅层的氮化镓晶体管
US9287368B2 (en) Nitride semiconductor device and method for manufacturing same
US11127847B2 (en) Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device
TW201618276A (zh) 改良之氮化鎵結構
CN107910267B (zh) 功率半导体器件及其制造方法
CN105895709A (zh) 半导体器件和相关联的制造方法
CN107910266B (zh) 功率半导体器件及其制造方法
CN106816466B (zh) 半导体装置和制作半导体装置的方法
CN107910269B (zh) 功率半导体器件及其制造方法
TWI741554B (zh) 高電壓元件、高電子遷移率電晶體元件及其形成方法
US9324816B2 (en) Semiconductor device
US9640672B2 (en) Diode device and method for manufacturing the same
CN105895683A (zh) 半导体器件及制造方法
CN107910268B (zh) 功率半导体器件及其制造方法
CN107910271B (zh) 功率半导体器件及其制造方法
US9490355B2 (en) Silicon carbide static induction transistor and process for making a silicon carbide static induction transistor
CN207781614U (zh) 功率半导体器件
CN113964119A (zh) 半导体元件
CN112750700A (zh) 高电子迁移率晶体管及其制作方法
US9929263B2 (en) Semiconductor device and method of making a semiconductor device
TWI834121B (zh) 半導體元件及其形成方法
CN207781612U (zh) 功率半导体器件
CN115985894A (zh) 高电子迁移率晶体管
CN113078098A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant