CN106782259B - 显示装置以及驱动该显示装置的方法 - Google Patents

显示装置以及驱动该显示装置的方法 Download PDF

Info

Publication number
CN106782259B
CN106782259B CN201610847685.2A CN201610847685A CN106782259B CN 106782259 B CN106782259 B CN 106782259B CN 201610847685 A CN201610847685 A CN 201610847685A CN 106782259 B CN106782259 B CN 106782259B
Authority
CN
China
Prior art keywords
tft
layer
gate
data
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610847685.2A
Other languages
English (en)
Other versions
CN106782259A (zh
Inventor
柳成彬
李瑛长
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN106782259A publication Critical patent/CN106782259A/zh
Application granted granted Critical
Publication of CN106782259B publication Critical patent/CN106782259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Abstract

提供了一种显示装置以及驱动该显示装置的方法，该显示装置显示装置以及驱动该显示装置的方法通过使得像素能够以在低速驱动模式下比在正常驱动模式下低的刷新率被驱动并且将水平消隐时间控制为在低速驱动模式下比在正常驱动模式下长，来防止低速驱动期间图像质量的劣化。

Description

显示装置以及驱动该显示装置的方法
技术领域
本公开涉及一种用于防止在低速驱动期间图像质量降低的显示装置以及驱动该显示装置的方法。
背景技术
包括液晶显示器(LCD)、有机发光二极管(OLED)显示器、等离子体显示面板(PDP)、电泳显示装置(EPD)等在内的各种类型的显示装置正在不断发展。
液晶显示器通过基于数据电压控制施加到液晶分子的电场来显示图像。在有源矩阵液晶显示器中，每个像素都具有薄膜晶体管(TFT)。
有源矩阵OLED显示器包括本身能够发出光的有机发光二极管(OLED)，并且具有响应时间快、发光效率高、亮度高和视角宽的优点。每个OLED包括阳极、阴极以及在阳极与阴极之间的有机化合物层。有机化合物层包括空穴注入层HIL、空穴传输层HTL、发光层EML、电子传输层ETL和电子注入层EIL。当对阳极和阴极施加驱动电压时，穿过空穴传输层HTL的空穴和穿过电子传输层ETL的电子向发光层EML移动并且形成激子。结果，发光层EML生成可见光。
当显示装置上的输入图像改变很少时，像素可以以低速被驱动，以减少显示装置的功耗。虽然提出了各种低速驱动方法，但是它们会导致图像质量的降低。例如，当像素以低速被驱动时，使得像素亮度能够由于电压放电而随着每个数据更新周期改变，用户可以感知闪烁。因此，需要针对当显示装置以低速被驱动时而导致的图像质量降低的解决方案。
发明内容
本公开提供了一种能够防止在低速驱动期间图像质量降低的显示装置以及驱动该显示装置的方法。
在一方面，提供了一种显示装置，该显示装置包括：显示面板，该显示面板具有彼此交叉的数据线和选通线以及布置成矩阵的像素；显示面板驱动电路，该显示面板驱动电路用于将数据写入到所述显示面板中；以及定时控制器，该定时控制器使得所述像素能够以在低速驱动模式下比在正常驱动模式下低的刷新率被驱动，并且将水平消隐时间控制为在所述低速驱动模式下比在所述正常驱动模式下长。
所述水平消隐时间是在通过所述数据线连续提供的第n(n是正整数)数据电压与第(n+1)数据电压之间不存在数据电压的时间段。
所述显示面板驱动电路在所述正常驱动模式下在一帧周期期间将一帧的图像数据写入到所述像素，并且在所述低速驱动模式下在i(i是2至4的正整数)帧周期期间按照分布式的方式(distributed manner)将一帧的图像数据写入到所述像素。
在驱动所述显示装置的方法中，在与正常驱动模式相比的低速驱动模式下减小了显示面板驱动电路的驱动频率和功耗，并且将水平消隐时间控制为在所述低速驱动模式下比在所述正常驱动模式下长。
附图说明
附图被包括进来以提供对本发明的进一步理解，并且被并入本说明书中并构成本说明书的一部分，附图例示了本发明的实施方式并且与本说明书一起用来解释本发明的原理。在附图中：
图1是示出了根据本发明的示例性实施方式的显示装置的框图；
图2例示了图1中示出的复用器；
图3是例示了图1中示出的像素电路的示例的电路图；
图4是例示了输入到图3中示出的像素的信号的波形图；
图5和图6例示了像素的寄生电容；
图7是示出了低速驱动模式的操作的视图；
图8A和图8B是示出了在低速驱动模式下将数据写入到像素的操作的波形图；
图9是将根据本发明的示例性实施方式的正常驱动模式和低速驱动模式与隔行扫描模式进行比较的视图；
图10是示出了根据本发明的示例性实施方式的在低速驱动模式下的水平消隐时间的视图；
图11是示出了根据本发明的另一示例性实施方式的低速驱动模式的视图；
图12是例示了根据本发明的第一示例性实施方式的TFT阵列基板的结构的截面图；
图13是例示了根据本发明的第二示例性实施方式的TFT阵列基板的结构的截面图；
图14是例示了根据本发明的第三示例性实施方式的TFT阵列基板的结构的截面图；
图15是例示了根据本发明的第四示例性实施方式的TFT阵列基板的结构的截面图；
图16是例示了根据本发明的第五示例性实施方式的TFT阵列基板的结构的截面图；
图17A和图17B是例示了根据本发明的第六示例性实施方式的TFT阵列基板的结构的截面图；
图18是例示了根据本发明的第七示例性实施方式的TFT阵列基板的结构的截面图；
图19是例示了根据本发明的第八示例性实施方式的TFT阵列基板的结构的截面图；
图20是例示了根据本发明的第九示例性实施方式的TFT阵列基板的结构的截面图；
图21是例示了用于液晶显示器的TFT阵列基板的平面图；
图22是沿着图21的线I-I’截取的TFT阵列基板的截面图；
图23是例示了OLED显示器中的像素的结构的平面图；
图24是沿着图23的线II-II’截取的有源矩阵OLED显示器的截面图；
图25示意性地例示了OLED显示器的结构；以及
图26示出了沿着图25的线III-III’截取的OLED显示器的截面图。
具体实施方式
现在将详细地参考本发明的实施方式，在附图中例示了本发明的实施方式的示例。在任何可能的情况下，相同的附图标记将在整个附图中被用于指代相同或相似的部件。如果公知技术的详细描述会误导本发明的实施方式，则将省略这些公知技术的详细描述。在下面的描述中使用的相应元件的名称可以被选择以使撰写本说明书更容易，并且因此可以与实际产品中使用的名称不同。
根据本发明的实施方式的显示装置可以被实现为液晶显示器(LCD)、场发射显示器(FED)、等离子体显示面板(PDP)、有机发光二极管(OLED)显示器等。在下文中，将使用OLED显示器作为显示装置的示例来描述本发明的实施方式。可以使用其它显示装置。
图1是例示了根据本发明的示例性实施方式的OLED显示器的框图。图2例示了图1中示出的复用器(MUX)12。更具体地，图2仅例示了连接到数据驱动器110的一个输出通道的复用器112的一些开关电路。
参照图1和图2，根据本发明的实施方式的OLED显示器包括显示面板100和显示面板驱动电路。
显示面板驱动电路将输入图像的数据写入到显示面板100的像素。显示面板驱动电路包括数据驱动器110和选通驱动器120，它们在定时控制器130的控制下被驱动。在显示面板100中设置有触摸传感器。在这种情况下，显示面板驱动电路还可以包括触摸传感器驱动器。触摸传感器驱动器的驱动频率和功耗可以被控制为在低速驱动模式下比在正常驱动模式下更低。在移动装置中，显示面板驱动电路和定时控制器130可以被集成到一个驱动集成电路(IC)中。
显示面板驱动电路可以在低速驱动模式下操作。当输入图像的分析显示输入图像在预定数目的帧周期期间没有改变时，低速驱动模式可以被用于减小显示装置的功耗。换句话说，低速驱动模式通过减小刷新率来增加像素的数据写入周期，因此减少功耗，其中当静止图像被输入超过预定的时间段时，以所述刷新率将数据写入到显示面板的像素。低速驱动模式不限于当输入静止图像时。例如，当显示装置在待机模式下操作时，或者当用户命令或者输入图像没有被输入到显示面板驱动电路超过预定的时间段时，显示面板驱动电路可以在低速驱动模式下操作。
在显示面板100上，多条数据线DL和多条选通线GL彼此交叉，并且像素按照矩阵来布置。输入图像的数据被显示在显示面板100的像素阵列上。显示面板100还可以包括初始化电压线RL(参照图3)以及向像素提供高电位驱动电压VDD的VDD线。
选通线GL包括提供有第一扫描脉冲SCAN1(参照图4)的多条第一扫描线、提供有第二扫描脉冲SCAN2(参照图4)的多条第二扫描线、以及提供有发光控制信号(在下文中称为“EM”信号)的多条EM信号线。
每个像素被划分为红色子像素、绿色子像素和蓝色子像素以产生颜色。每个像素还可以包括白色子像素。诸如数据线、第一扫描线、第二扫描线、EM信号线、VDD线等这样的导线连接到每个像素。
数据驱动器110在正常驱动模式下在每帧内将从定时控制器130接收的输入图像的数字数据DATA转换为数据电压，然后将数据电压提供给数据线DL。数据驱动器110使用将数字数据转换为伽玛补偿电压的数模转换器(在下文中称为“DAC”)来输出数据电压。在低速驱动模式下，数据驱动器110的驱动频率在定时控制器130的控制下减小。例如，在正常驱动模式下，数据驱动器110在每个帧周期内输出用于输入图像的数据电压。数据驱动器110在低速驱动模式周期内在一些帧期间输出用于输入图像的数据电压，而在剩余的帧期间不产生输出。因此，数据驱动器110的驱动频率和功耗在低速驱动模式下比在正常驱动模式下低很多。
复用器112可以被设置在数据驱动器110与显示面板100的数据线DL之间。由于复用器112将通过数据驱动器110的一个输出通道输出的数据电压分发给N(N是等于或者大于2的正整数)条数据线DL，因此复用器112可以减少数据驱动器110的输出通道的数目。复用器112可以根据显示装置的分辨率和用途而被省略。复用器112被配置为如图2中所示的开关电路，并且该开关电路在定时控制器130的控制下接通/断开。图2的开关电路是1到3MUX开关电路的示例。开关电路包括设置在特定数据输出通道与三条数据线DL1至DL3之间的第一开关M1、第二开关M2和第三开关M3。该特定数据输出通道是指用于数据驱动器110的所述一个输出通道。第一开关M1响应于第一MUX选择信号MUX_R来将通过特定数据输出通道输入的第一数据电压R发送给第一数据线DL1。接下来，第二开关M2响应于第二MUX选择信号MUX_G来将通过特定数据输出通道输入的第二数据电压G发送给第二数据线DL2，然后第三开关M3响应于第三MUX选择信号MUX_B来将通过特定数据输出通道输入的第三数据电压B发送给第三数据线DL3。
在低速驱动模式下，复用器112的驱动频率和功耗在定时控制器130的控制下减小。因此，复用器112的驱动频率和功耗在低速驱动模式下比在正常驱动模式下低很多。
选通驱动器120在定时控制器130的控制下输出扫描脉冲SCAN1和SCAN2以及EM信号，并且通过选通线GL选择将充有数据电压的像素以调整发光定时。选通驱动器120可以通过使用移位寄存器对这些信号进行移位，将扫描脉冲SCAN1和SCAN2以及EM信号依次提供给选通线GL。选通驱动器120的移位寄存器可以与像素阵列一起通过GIP(面板内选通驱动器)工艺直接形成在显示面板100的基板上。
在低速驱动模式下，选通驱动器120的驱动频率在定时控制器130的控制下减小。因此，选通驱动器120的驱动频率和功耗在低速驱动模式下比在正常驱动模式下低很多。
定时控制器130从主机系统(未示出)接收输入图像的数字数据DATA以及与该数字数据DATA同步的定时信号。定时信号包括垂直同步信号Vsync、水平同步信号、时钟信号DCLK和数据使能信号DE。主机系统可以是以下项中的任何一个：电视系统、机顶盒、导航系统、DVD播放器、蓝光播放器、个人计算机PC、家庭影院系统和电话系统。
定时控制器130包括减小显示面板驱动电路的驱动频率的低速驱动控制模块。如上所述，应该注意的是，低速驱动模式不限于静止图像。
在正常驱动模式下，定时控制器130可以以与i倍的输入帧频率相等的帧频率(输入帧频率×i)Hz来控制显示面板驱动电路(110、112和120)的操作定时，其中，“i”是大于0的正整数。输入帧频率在NTSC(国家电视标准委员会)系统中为60Hz，并且在PAL(逐形倒相制式)系统中为50Hz。在低速驱动模式下，定时控制器130减小显示面板驱动电路110、112和120的驱动频率。例如，定时控制器130可以将显示面板驱动电路的驱动频率减小为1Hz，以使得数据如图7中那样被一次写入像素中。用于低速驱动模式的频率不限于1Hz。结果，显示面板100的像素在低速驱动模式下在大部分时间内没有被充入新的数据电压，而是保持已充入的数据电压。
定时控制器130在低速驱动模式下延长水平消隐时间Hblank，以防止低速驱动模式下的闪烁。因此，在本发明的实施方式中，由于用于下一线的数据电压在所延伸的水平消隐时间Hblank期间使数据线的电压完全放电之后被提供给所述数据线，因此像素的电压由于所述数据线中的寄生电容而不会随相邻像素的电压改变。这能够防止低速驱动模式下的闪烁。
水平消隐时间Hblank是通过数据线DL连续提供的第n(n是正整数)数据电压与第(n+1)数据电压之间的时间段。水平消隐时间Hblank是在不存在数据电压的一个水平周期1H内的时间。第n数据电压是要被提供给布置在显示面板100的第n水平线上的像素的数据电压。第(n+1)数据电压是要被提供给布置在显示面板100的第(n+1)水平线上的像素的数据电压。每条水平线包括沿着该水平线布置的像素。在水平消隐时间Hblank期间不向数据线DL提供数据电压。因此，一旦水平消隐时间Hblank延长，那么使数据线DL之间的寄生电容放电所花费的时间延长。在本发明的实施方式中，水平消隐时间Hblank被控制为在低速驱动模式下更长，以确保足够的时间来使寄生电容放电。这使由连接到数据线的寄生电容中的剩余电荷所引起的、被充电到像素的数据电压与将被充电到下一线上的像素的数据电压之间的变化最小化。因此，能够防止闪烁。
定时控制器130基于从主机系统接收的定时信号Vsync、Hsync和DE，生成用于控制数据驱动器110的操作定时的数据定时控制信号DDC、用于控制复用器112的操作定时的MUX选择信号MUX_R、MUX_G和MUX_B、以及用于控制选通驱动器120的操作定时的选通定时控制信号GDC。
数据定时控制信号DDC包括源起始脉冲SSP、源采样时钟SSC、极性控制信号POL和源输出使能信号SOE。源起始脉冲SSP控制数据驱动器110的采样起始定时。源采样时钟SSC是用于使数据采样定时移位的时钟。极性控制信号POL控制从数据驱动器110输出的数据信号的极性。如果定时控制器130与数据驱动器110之间的信令接口是mini LVDS(低电压差分信令)接口，则源起始脉冲SSP和源采样时钟SSC可以被省略。
选通定时控制信号GDC包括选通起始脉冲VST、选通移位时钟(在下文，称为“时钟CLK”)、选通输出使能信号GOE等。在GIP电路的情况下，可以省略选通输出使能信号GOE。选通起始脉冲VST在每帧周期的初始阶段处被一次生成并且输入到移位寄存器。选通起始脉冲VST控制用于在每帧周期中输出第一块的选通脉冲的起始定时。时钟CLK被输入到移位寄存器以控制移位寄存器的移位定时。选通输出使能信号GOE限定选通脉冲的输出定时。
图3是示出了像素的示例的等效电路图。图4是例示了输入到图3中示出的像素的信号的波形图。图3的电路示出了像素的示例，并且本发明的实施方式不限于图3中示出的电路。
参照图3和图4，每个像素包括有机发光二极管(OLED)、多个薄膜晶体管(TFT)ST1至ST3和DT、以及存储电容器Cst。电容器C可以连接在第二TFT ST2的漏极与第二节点B之间。图3中的“Coled”指示OLED的寄生电容。
OLED响应于驱动TFT DT根据数据电压Vdata所调整的电流而发出光。OLED中的电流路径通过第二开关TFT ST2接通或断开。OLED包括位于阳极与阴极之间的有机化合物层。所述有机化合物层包括但不限于空穴注入层HIL、空穴传输层HTL、发光层EML、电子传输层ETL和电子注入层EIL。OLED的阳极连接到第二节点B，并且阴极连接到施加有接地电压VSS的VSS线。
TFT ST1至TFT ST3是例如图3中例示的n型MOSFET，但是不限于此。例如，TFT ST1至TFT ST3和TFT DT可以被实现为p型MOSFET。在这种情况下，扫描信号SCAN1和SCAN2以及EM信号EM的相位被反相。TFT可以被实现为下列项中的任意一个或者组合：非晶硅(a-Si)晶体管、多晶硅晶体管和氧化物晶体管。
用作开关元件的开关TFT ST1和TFT ST3的截止时间在低速驱动模式下被延长。因此，开关TFT ST1和TFT ST3可以被实现为包含氧化物半导体材料的氧化物晶体管，以在低速驱动模式下减小开关TFT ST1和TFT ST3的关断电流(off-current)(即，泄漏电流)。通过将开关TFT ST1和TFT ST3实现为氧化物晶体管，减小了关断电流，并且这减小了功耗并防止了由于泄漏电流而导致的像素电压的下降，因此增强了闪烁预防。
用作驱动元件的驱动TFT DT以及具有短的截止时间的开关TFT ST2可以是包含多晶半导体材料的多晶硅晶体管。由于多晶硅晶体管提供高的电子迁移率，因此OLED中的电流的量增加，导致更高的效率和功耗改进。
OLED的阳极经由第二节点B连接到驱动TFT DT。OLED的阴极连接到接地电压源并且被提供有接地电压VSS。接地电压VSS可以是负的低电平DC电压。
驱动TFT DT是根据栅-源极电压Vgs来调整流过OLED的电流Ioled的驱动元件。驱动TFT DT包括连接到第一节点A的栅极、连接到第二开关TFT ST2的源极的漏极、以及连接到第二节点B的源极。存储电容器Cst连接在第一节点A与第二节点B之间，并且保持驱动TFTDT的栅-源极电压Vgs。
第一开关TFT ST1是响应于第一扫描脉冲SCAN1而将数据电压Vdata提供给第一节点A的开关元件。第一开关TFT ST1包括连接到第一扫描线的栅极、连接到数据线DL的漏极、以及连接到第一节点A的源极。第一扫描信号SCAN1在近似一个水平周期1H期间的ON电平处被生成以使第一开关TFT ST1导通，并且在发光周期tem期间被翻转为OFF电平以使第一开关TFT ST1截止。
第二开关TFT ST2是响应于EM信号EM而使流过OLED的电流导通和断开的开关元件。第二开关TFT ST2的漏极连接到提供有高电平操作电压VDD的VDD线。第二开关TFT ST2的源极连接到驱动TFT DT的漏极。第二开关TFT ST2的栅极连接到EM信号线，并且被提供有EM信号。EM信号EM在采样周期ts期间的ON电平处被生成以使第二开关TFT ST2导通，并且在初始化周期ti和编程周期tw期间的OFF电平处被翻转为OFF电平以使第二开关TFT ST2截止。另外，EM信号EM在发光周期tem期间的ON电平处被生成以使第二开关TFT ST2导通，因此形成OLED的电流路径。EM信号EM可以被生成为根据预定的脉冲宽度调制(PWM)占空比在ON电平与OFF电平之间摆动的交流信号，以使OLED中的电流路径导通和断开。
第三开关TFT ST3在初始化周期ti期间响应于第二扫描脉冲SCAN2而将初始化电压Vini提供给第二节点B。第三开关TFT ST3包括连接到第二扫描线的栅极、连接到初始化电压线RL的漏极、以及连接到第二节点B的源极。第二扫描信号SCAN2在初始化周期ti期间的ON电平处被生成以使第三开关TFT ST3导通，并且在剩余周期期间保持OFF电平，使得第三开关TFT ST3保持截止状态。
存储电容器Cst连接在第一节点A与第二节点B之间，以存储这两端之间的差分电压。存储电容器Cst是源极跟随器类型，并且对驱动TFT DT的阈值电压Vth进行采样。电容器C连接在VDD线与第二节点B之间。电容器Cst和C分配电压，以当在编程周期tw期间根据数据电压Vdata在跨第一节点A的电位中存在变化时，将所分配的电压施加到第二节点B。
像素扫描周期被划分成初始化周期ti、采样周期ts、编程周期tw和发光周期tem。扫描周期被设置为近似一个水平周期1H，数据在这个水平周期1H期间被写入到布置在像素阵列的一条水平线上的像素。在扫描周期期间，对像素的驱动TFT DT的阈值电压进行采样，并且通过使阈值电压偏移来对数据电压进行补偿。因此，在一个水平周期1H期间，输入图像的数据DATA在使驱动TFT DT的阈值电压偏移之后被写入到像素。
当初始化周期ti开始时，第一扫描脉冲SCAN1和第二扫描脉冲SCAN2上升并且在ON电平处被生成。此时，EM信号EM下降并且改变为OFF电平。在初始化周期ti期间，第二开关TFT ST2截止以使OLED中的电流路径断开。第一开关TFT ST1和第三开关TFT ST3在初始化周期ti期间导通。在初始化周期ti期间，预定的参考电压Vref被提供给数据线DL。在初始化周期ti期间，第一节点A的电压被初始化为参考电压Vref，并且第二节点B的电压被初始化为预定的初始化电压Vini。在初始化周期ti之后，第二扫描脉冲SCAN2改变为OFF电平，以使第三开关TFT ST3截止。ON电平是使像素的开关TFT ST1至TFT ST3导通的用于TFT的选通电压电平。OFF电平是使像素的开关TFT ST1至TFT ST3截止的TFT的选通电压电平。在图8A和图8B中，“H(＝高)”指示ON电平，并且“L(＝低)”指示OFF电平。
在采样周期ts期间，第一扫描脉冲SCAN1保持ON电平，而第二扫描脉冲SCAN2保持OFF电平。当采样周期ts开始时，EM信号EM上升并且改变为ON电平。在采样周期ts期间，第一开关TFT ST1和第二开关TFT ST2导通。在采样周期ts期间，第二开关TFT ST2响应于ON电平的EM信号EM而导通。在采样周期ts期间，第一开关TFT ST1由于ON电平的第一扫描脉冲SCAN1而保持在导通状态。在采样周期ts期间，参考电压Vref被提供给数据线DL。在采样周期ts期间，跨第一节点A的电位保持在参考电压Vref处，而跨第二节点B的电位由于漏源电流Ids而上升。根据源极跟随器配置，驱动TFT DT的栅-源极电压Vgs被采样为驱动TFT DT的阈值电压Vth，并且所采样的阈值电压Vth被存储在存储电容器中。在采样周期ts期间，第一节点A的电压是参考电压Vref，并且第二节点B的电压是Vref-Vth。
在编程周期tw期间，第一开关TFT ST1由于ON电平的第一扫描信号SCAN1而保持在导通状态，而其它开关TFT ST2和TFT ST3截止。用于输入图像的数据电压Vdata被馈送到数据线DL。数据电压Vdata被施加到第一节点A，并且跨第一节点A的电压差Vdata-Vref在电容器Cst与C之间被分配，并且被施加到第二节点B。按照这种方式，对驱动TFT的栅-源极电压Vgs进行编程。在编程周期tw期间，第一节点A的电压是数据电压Vdata，并且第二节点B的电压是通过对在采样周期ts期间计算的“Vref-Vth”以及由电容器Cst与C之间的电压分配导致的“C’*(Vdata-Vref)”求和而获得的“Vref-Vth+C’*(Vdata-Vref)”。因此，驱动TFT DT的栅-源极电压Vgs被编程为“Vdata-Vref+Vth-C’*(Vdata-Vref)”。这里，C’等于Cst/(Cst+C)。
当发光周期tem开始时，EM信号EM上升并且改变回至ON电平。另一方面，第一扫描脉冲SCAN1下降并且改变为OFF电平。在发光周期tem期间，第二开关TFT ST2保持导通状态，在OLED中形成电路路径。驱动TFT DT根据数据电压来调整OLED中的电流的量。
发光周期tem从编程周期tw的结束持续直到下一帧的初始化周期的起始。在发光周期tem期间，根据驱动TFT DT的栅-源极电压Vgs调整的电流Ioled流过OLED并且使OLED发光。在发光周期tem期间，第一扫描信号SCAN1和第二扫描信号SCAN2保持OFF电平，并且因此第一开关TFT ST1和第三开关TFT ST3截止。
在发光周期tem期间流过OLED的电流Ioled如式1中所示。OLED通过这个电流发光并且呈现输入图像的亮度。
[式1]
Figure BDA0001119795680000111
其中，k是由驱动TFT DT的迁移率、寄生电容和通道容量确定的比例常数。
由于在编程周期tw期间进行编程的Vgs中包括Vth，因此从式1中的Ioled消除Vth。因此，消除了驱动元件(即，驱动TFT DT)的阈值电压Vth对OLED中的电流Ioled的影响。
由于像素电压变化而发生低速驱动模式下的闪烁，并且这种像素电压变化可以由连接到数据线的寄生电容引起。
图5和图6是示出了像素之间的寄生电容的视图。
参照图5和图6，各种类型的寄生电容因为显示面板100的结构而连接到数据线DL。例如，显示面板100包括数据线DL与第二节点B之间的寄生电容Cda、数据线DL与第一节点A之间的寄生电容Cga等。此外，显示面板100包括第一节点A与第二节点B之间的寄生电容Cga、存在于相邻像素的第二节点B之间的寄生电容Caa等。
数据线DL与第二节点B之间的寄生电容Cda发生在数据线DL和阳极ANO与它们之间的介电层交叠的区域中。由于寄生电容Cda，像素电压会在数据电压被连续地提供给数据线DL时改变，因此引起闪烁。在本发明的实施方式中，能够通过延长水平消隐时间Hblank来防止由寄生电容中的剩余电荷导致的像素电压变化，使得下一数据电压在寄生电容放电之后被提供给数据线。
图7是示出了低速驱动模式的操作的视图。图8A和图8B是示出了在低速驱动模式下将数据写入到像素的操作的波形图。
参照图7，定时控制器130将水平消隐时间Hblank控制为在低速驱动模式下比在正常驱动模式长。在低速驱动模式下，显示面板驱动电路110、112和120在定时控制器130的控制下将单个帧的输入图像数据分发到j(j是2至4的正整数)个帧上，并且将它们写入到像素。如果数据在低速驱动模式下被写入到像素达4子帧或者更长的周期，则帧驱动周期被延长并且因此功耗没有降低到期望的水平。虽然图7例示了在低速驱动模式下在2帧周期期间将一帧的数据写入到像素的示例，但是本发明的实施方式不限于这个示例。每个像素能够通过在单位时间(例如，1秒)内利用数据电压对该像素充电一次而在1秒内更新一次数据，其是针对低速驱动模式设置的刷新率。除了写入数据的j个帧周期以外，每个像素在用于低速驱动模式的单位时间期间保持以前充入的数据电压，然后在单位时间左右之后利用下一数据电压进行充电。如果刷新率在低速驱动模式下为1Hz，则这意味着数据保持周期为大约56帧或者更长。单位时间可以是1秒，但不限于1秒。
如图8A所示，如果一帧的图像数据在低速驱动模式下每一秒两个连续帧内被写入到像素，则扫描脉冲SCAN1(1)至SCAN1(n/2)和SCAN2(1)至SCAN2(n/2)以及EM信号EM(1)至EM(n/2)被依次生成，以在第N帧周期F(N)(N是正整数)期间将数据写入到第一水平线至第(n/2)水平线上的像素。第一扫描脉冲SCAN1(1)至SCAN1(n/2)与用于输入图像的数据电压同步。如果水平消隐时间Hblank延长，则一帧的图像数据不能在一个周期期间被写入到所有像素。如果水平消隐时间Hblank延长了正常驱动模式的一个水平周期1H，则仅1/2帧的数据可以在低速驱动模式的一帧周期期间被写入到像素。因此，在第N帧周期F(N)期间，数据电压、扫描脉冲SCAN1(n/2+1)至SCAN1(n)和SCAN2(n/2+1)至SCAN2(n)、以及EM信号EM(n/2)至EM(n)没有被提供给第(n/2+1)水平线至第n水平线上的像素。
如图8B所示，在第(N+1)帧周期F(N+1)期间，扫描脉冲SCAN1(n/2+1)至SCAN1(n)和SCAN2(n/2+1)至SCAN2(n)以及EM信号EM(n/2+1)至EM(n)被依次生成，以将数据写入到第(n/2+1)水平线至第n水平线上的像素。在第(N+1)帧周期F(N+1)期间，数据电压、扫描脉冲SCAN(1)至SCAN1(n/2)和SCAN2(1)至SCAN2(n/2)、以及EM信号EM(1)至EM(n/2)没有被提供给第1水平线至第(n/2)水平线上的像素。
图9至图11是将根据本发明的示例性实施方式的低速驱动模式与其它驱动模式进行比较的视图。
参照图9至图11，显示面板驱动电路110、112和120在正常驱动模式下在定时控制器130的控制下在一帧周期期间将一帧的输入图像数据写入到所有像素。因此，在正常驱动模式下在一个水平周期1H内分配的水平消隐时间Hblank非常短。在图9至图11中，“F”是一帧周期。
相反，在低速驱动模式下，定时控制器130将水平消隐时间Hblank控制为比在正常驱动模式下长，以确保显示面板100中的寄生电容放电的时间。图9中的示例例示了在低速驱动模式下水平消隐时间Hblank延长了正常驱动模式下的一个水平周期，但是本发明的实施方式不限于这个示例。例如，如图10中所示，水平消隐时间Hblank可以根据显示面板的驱动特性、显示面板的结构、输入图像的数据模式等而改变。
在根据本发明的示例性实施方式的低速驱动模式B下，输入图像的数据按照与正常驱动模式A相同的顺序被写入到显示面板100的水平线上的像素。例如，在正常驱动模式A和低速驱动模式B下，输入图像的数据可以通过顺序扫描针对每条水平线依次被写入到像素。在这种情况下，在正常驱动模式A和低速驱动模式B下，数据从第一水平线1开始、然后第二水平线2、然后第三水平线3、然后第四水平线4、…、第n水平线被写入到像素。在低速驱动模式B下，因为水平消隐时间Hblank被延长，所以少于1帧的数据在一帧周期期间被写入到一些像素，并且剩余的数据被写入到一些其它像素。
在隔行扫描模式下，输入图像的数据在奇数编号的帧F(奇)期间被写入到奇数编号的水平线上的像素，并且在偶数编号的帧F(偶)期间被写入到偶数编号的水平线上的像素。在典型的隔行扫描模式下，水平消隐时间Hblank没有被延长，而是基本上与正常驱动模式相同。在本发明的实施方式中，隔行扫描模式可以被应用到低速驱动模式的其它实施方式。在这种情况下，如图11所示，与正常驱动模式相比，水平消隐时间Hblank针对奇数编号的帧F(奇)和偶数编号的帧F(偶)二者被延长。
在本发明的实施方式中，可以通过正常驱动模式和低速驱动模式下的顺序扫描或者隔行扫描来驱动像素。在另一种方法中，在本发明的实施方式中，可以通过正常驱动模式下的顺序扫描和低速驱动模式下的隔行扫描来驱动像素，或者反之亦然。在任何一种情况下，在本发明的实施方式中，低速驱动模式下的用于显示面板100的每条水平线的水平消隐时间Hblank被控制为比正常驱动模式下的用于显示面板100的每条水平线的水平消隐时间Hblank长两倍或者更长。
在本发明的实施方式中，由于能够通过测量来自数据驱动器110、选通驱动器120、复用器112等的输入/输出波长来检查水平消隐时间Hblank和驱动频率，因此容易检查显示装置是否处于低速驱动模式。尤其，在本发明的实施方式中，如图9至图11所示，能够通过测量源输出使能信号SOE来从产品直接检测低速驱动模式。数据驱动器110在源输出使能信号SOE的低周期中输出数据电压。因此，源输出使能信号SOE的高周期可以被测量为水平消隐时间Hblank。在复用器112连接到用于数据驱动器110的输出通道的情况下，复用器112的关断周期可以被测量为水平消隐时间Hblank。图9至图11示出了在没有使用复用器112的情况下源输出使能信号SOE中的水平消隐时间Hblank的变化的示例。在这个示例中，能够通过测量在一帧期间来自数据驱动器110的输出信号(数据电压)以及来自选通驱动器120的输出信号的数目来检查低速驱动模式是否处于操作中。
本发明的显示装置包括TFT阵列基板，该TFT阵列基板包括诸如数据线和扫描线(或者选通线)这样的信号导线、像素电极和TFT。TFT阵列基板包括设置在玻璃基板上的第一区域中的第一TFT和设置在玻璃基板上的第二区域中的第二TFT。第一TFT和第二TFT可以由不同的半导体材料制成。
显示面板可以包括显示区域和非显示区域。多个像素可以按照矩阵被布置在显示区域中。在像素区域中，可以设置有用于驱动像素和/或开关元件的驱动元件。非显示区域设置在显示区域周围，并且可以具有用于驱动像素的驱动电路。第一区域可以是非显示区域的一部分，并且第二区域可以是显示区域的一部分。在这种情况下，第一TFT和第二TFT可以彼此分隔开，或者第一区域和第二区域二者可以被包括在显示区域中。特别地，当单个像素在其内包括多个TFT时，第一TFT和第二TFT可以彼此相邻设置。第一TFT可以是使用多晶半导体材料作为半导体沟道层的TFT。第二TFT可以是使用氧化物半导体材料作为半导体沟道层的TFT。
由于多晶半导体材料因其高迁移率(100cm2/Vs或者以上)而具有低的能源消耗和优良的可靠性，因此多晶半导体材料可以被用于驱动像素的驱动电路。此外，多晶半导体材料可以被用于OLED显示器中的像素的驱动TFT。
氧化物半导体材料因为其低的关断电流而适合于具有短的导通时间和长的截止时间的开关TFT。此外，氧化物半导体材料因为其低的关断电流而允许长的像素电压保持时间，这使其适合于要求低速驱动和/或低功耗的显示装置。通过如上所述那样将两个不同类型的TFT设置在同一基板上，能够实现最佳TFT阵列基板。
当由多晶半导体材料制作半导体层时，需要杂质注入和高温热处理。另一方面，当由氧化物半导体材料制作半导体层时，在相对低的温度下执行这些处理。因此，可以首先形成需要经历苛刻条件的多晶半导体材料层，然后可以执行氧化物半导体层。为此，如图12所示，LTPS TFT可以具有顶栅结构，并且氧化物TFT可以具有底栅结构。
在其制造工序中，因为如果多晶半导体材料具有空位，则多晶半导体材料的特性会恶化，所以需要用于通过氢化工序用氢来填满空位的处理。另一方面，由于非共价结合的空穴能够用作载流子，因此氧化物半导体材料需要在占据一些空位的同时稳定。可以在350℃至380℃下通过后续热处理来执行这两种处理。
为了执行氢化，包含大量氢粒子的氮化物层可以被设置在多晶半导体材料上。由于用于制作氮化物层的材料包含大量的氢，因此堆叠的氮化物层本身包含大量的氢。通过热处理，氢原子扩散到多晶半导体材料中。结果，可以使多晶半导体层稳定。在热处理期间，需要确保没有过量的氢扩散到氧化物半导体材料中。因此，可以在氮化物层和氧化物半导体材料之间设置氧化物层。在热处理之后，氧化物半导体材料保持不受氢太多影响，因此实现了装置稳定。
为了易于解释，将给出关于第一TFT是用作形成在非显示区域中的驱动元件的TFT并且第二TFT是用作设置在显示区域的像素区域中的开关元件的TFT的假定的以下描述。然而，本发明的实施方式不限于此，并且在有机发光二极管显示器的情况下，第一TFT和第二TFT二者可以被设置在显示区域的像素区域中。具体地，包含多晶半导体材料的第一TFT可适用于驱动TFT，并且包含氧化物半导体材料的第二TFT可适用于开关TFT。
图12是示出了根据本发明的第一示例性实施方式的TFT阵列基板结构的截面图。
参照图12，本发明的TFT阵列基板包括基板SUB上的第一TFT T1和第二TFT T2。第一TFT T1和第二TFT T2可以彼此分隔开或者彼此相邻设置。另选地，两个TFT可以彼此交叠。
缓冲层BUF堆叠在基板SUB的整个表面上。在一些情况下，可以省略缓冲层BUF。另选地，缓冲层BUF可以具有多个薄膜层的堆叠结构。为了便于说明，缓冲层BUF被例示为单层。遮光层可以选择性地仅设置在缓冲层BUF与基板SUB之间的期望部分中。遮光层可以是为了防止外部光进入TFT的与该遮光层交叠的半导体层中的目的而形成的。
第一半导体层A1被设置在缓冲层BUF上。第一半导体层A1包括用于第一TFT T1的沟道区域。沟道区域被限定为第一栅极G1和第一半导体层A1的交叠区域。由于第一栅极G1与第一TFT T1的中心交叠，因此第一TFT T1的中心成为沟道区域。沟道区域的两侧是被限定为源极区域SA和漏极区域DA的掺杂区域。
第一TFT T1可以被实现为p型MOSFET TFT或n型MOSFET TFT、或者CMOS(互补性金属氧化物半导体)。第一TFT T1的半导体材料可以是诸如多晶硅这样的多晶半导体材料。第一TFT T1可以具有顶栅结构。
栅极绝缘层GI堆叠在设置有第一半导体层A1的基板SUB的整个表面上。栅极绝缘层GI可以由硅氮化物(SiNx)或者硅氧化物(SiOx)制成。通过考虑装置的稳定性和特性，栅极绝缘层GI可以具有
Figure BDA0001119795680000161
至
Figure BDA0001119795680000162
的厚度。由硅氮化物(SiNx)制成的栅极绝缘层GI可以由于其制造工序而包含大量的氢。氢原子在后续工序中会扩散到栅极绝缘层GI之外。因此，栅极绝缘层GI可以由硅氧化物材料制成。
氢扩散可以对包含多晶硅材料的第一半导体层A1具有积极作用。然而，它可以对极性与第一TFT T1不同的第二TFT T2具有消极作用。在一些情况下，与第一示例性实施方式中解释的相反，栅极绝缘层GI可以被制造得厚，约
Figure BDA0001119795680000163
至
Figure BDA0001119795680000164
如果栅极绝缘层GI由硅氮化物(SiNx)制成，则会扩散过多的氢。因此，考虑到很多因素，栅极绝缘层GI可以由硅氧化物(SiOx)制成。
第一栅极G1和第二栅极G2被设置在栅极绝缘层GI上。第一栅极G1与第一半导体层A1的中心交叠。第二栅极G2被设置为与第二TFT T2对应。由于第一栅极G1和第二栅极G2通过使用相同的掩模在同一层上由相同的材料制成，因此能够简化制造工序。
层间介电层ILD被形成为覆盖第一栅极G1和第二栅极G2。具体地，层间介电层ILD可以具有包含硅氮化物(SiNx)的氮化物层SIN与包含硅氧化物(SiOx)的氧化物层SIO交替地堆叠的多层结构。为了便于说明，层间介电层ILD被例示为具有尽可能少的元件，即，氧化物层SIO堆叠在氮化物层SIN上的两层结构。
氮化物层SIN被设置为使得该氮化物层SIN中的氢通过后续的热处理扩散以使包含多晶硅的第一半导体层A1氢化。另一方面，氧化物层SIO被设置为防止由于后续热处理而从氮化物层SIN释放的氢过多地扩散到第二TFT T2的半导体材料中。
例如，从氮化物层SIN释放的氢可以扩散到设置在下面的第一半导体层A1中，栅极绝缘层GI插置在氮化物层SIN与第一半导体层A1之间。因此，氮化物层SIN可以被靠近第一半导体层A1设置在栅极绝缘层GI上。另一方面，可期望的是，防止从氮化物层SIN释放的氢过多地扩散到与氮化物层SIN交叠的第二TFT T2的半导体材料中。因此，氧化物层SIO可以形成在氮化物层SIN上。当考虑制造工序时，层间介电层ILD的总厚度可以在
Figure BDA0001119795680000171
至
Figure BDA0001119795680000172
的范围内。氮化物层SIN和氧化物层SIO各自可以具有
Figure BDA0001119795680000173
至
Figure BDA0001119795680000174
的厚度。另外，为了使氮化物层SIN中的氢在大量扩散到第一半导体层A1中的同时对第二半导体层A2产生尽可能小的影响，氧化物层SIO可以在厚度方面比栅极绝缘层GI大。具体地，由于氧化物层SIO能够用来调整从氮化物层SIN释放的氢的扩散程度，因此氧化物层SIO可以被制造得比氮化物层SIN厚。
与第二栅极G2交叠的第二半导体层A2被设置在层间介电层ILD的氧化物层SIO上。半导体层A2包括第二TFT T2的沟道区域。第二半导体层A2可以包含诸如铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)或者铟锌氧化物(IZO)这样的氧化物半导体材料。氧化物半导体材料因为其低的关断电流而允许长的像素电压保持时间，这使得其适合于需要低速驱动和/或低功耗的显示装置。关断电流是指当晶体管处于截止状态时流过晶体管的沟道的泄漏电流。
源-漏极被设置在半导体层A2和层间介电层ILD上。第一源极S1和第一漏极D1以特定距离彼此面对，第一栅极G1设置在它们之间的中间。第一源极S1连接到与第一半导体层A1的经由源极接触孔SH暴露的一侧对应的源极区域SA。源极接触孔SH穿透层间介电层ILD和栅极绝缘层GI，并且使与第一半导体层A1的所述一侧对应的源极区域SA暴露。第一漏极D1连接到与第一半导体层A1的经由漏极接触孔DH暴露的另一侧对应的漏极区域DA。漏极接触孔DH穿透层间介电层ILD和栅极绝缘层GI，并且使与第一半导体层A1的所述另一侧对应的漏极区域DA暴露。
第二源极S2和第二漏极D2在分别与第二半导体层A2的一侧和另一侧直接接触的同时彼此分隔开特定距离。第二源极S2被布置为与层间介电层ILD的顶表面和半导体层A2的一侧的顶表面直接接触。第二漏极D2被布置为与层间介电层ILD的顶表面和半导体层A2的另一侧的顶表面直接接触。
第一TFT T1和第二TFT T2覆盖有钝化层PAS。此后，可以对钝化层PAS进行构图以形成更多的使第一漏极D1和/或第二漏极D2暴露的接触孔。此外，经由接触孔与第一漏极D1和/或第二漏极D2接触的像素电极可以形成在钝化层PAS上。这里，为了方便起见，仅例示并解释了TFT的结构的呈现本发明的实施方式的主要特征的部件。
按照这种方式，根据第一示例性实施方式的用于平板显示器的TFT阵列基板具有包含多晶半导体材料的第一TFT T1和包含氧化物半导体材料的第二TFT T2形成在同一基板SUB上的结构。具体地，构成第一TFT T1的第一栅极G1和构成第二TFT T2的第二栅极G2在同一层上由相同的材料形成。
第一TFT T1的包含多晶半导体材料的第一半导体层A1被设置在第一栅极G1下方，并且第二TFT T2的包含氧化物半导体材料的第二半导体层A2设置在第二栅极G2上方。因此，能够通过以下方式来避免氧化物半导体材料在制造工序期间暴露于高温：首先形成在相对高的温度下形成的第一半导体层A1，然后形成在相对低的温度下形成的第二半导体层A2。因此，由于第一半导体层A1需要比第一栅极G1更早地形成，因此第一TFT具有顶栅结构。由于第二半导体层A2需要比第二栅极G2更晚地形成，因此第二TFT具有底栅结构。
包含多晶半导体材料的第一半导体层A1可以与包含氧化物半导体材料的第二半导体层A2的热处理同时被氢化。为此，层间介电层ILD具有氧化物层SIO堆叠在氮化物层SIN上的结构。其制造需要氢化工序，以用于通过热处理使氮化物层SIN中包含的氢扩散到第一半导体层A1中。此外，需要热处理工序，以用于使包含氧化物半导体材料的第二半导体层A2稳定。氢化工序可以在将层间介电层ILD堆叠在第一半导体层A1上方之后被执行，并且热处理工序可以在形成第二半导体层A2之后被执行。根据本发明的第一示例性实施方式，沉积在氮化物层SIN上以及第二半导体层A2下的氧化物层SIO用于防止氮化物层SIN中包含的氢过多地扩散到包含氧化物半导体材料的第二半导体层A2中。因此，氢化工序可以与用于使氧化物半导体材料稳定的热处理工序同时被执行。
图13是示出了根据本发明的第二示例性实施方式的TFT阵列基板的截面图。
参照图13，除了层间介电层ILD由三层组成以外，该示例性实施方式基本上与第一示例性实施方式相同。在层间介电层ILD中，堆叠有下氧化物层SIO1、氮化物层SIN和上氧化物层SIO2。
层间介电层ILD在第二TFT T2中起栅极绝缘层的作用。因此，如果层间介电层ILD太厚，则数据电压可能不能被适当地传送到第二半导体层A2。因此，层间介电层ILD可以具有
Figure BDA0001119795680000191
至
Figure BDA0001119795680000192
的厚度。
由于其制造工序，通过后续热处理，氢需要从包含大量氢的氮化物层SIN扩散到第一半导体层A1中。对于扩散效率，下氧化物层SIO1可以具有
Figure BDA0001119795680000193
至
Figure BDA0001119795680000194
的厚度，并且氮化物层SIN可以具有
Figure BDA0001119795680000195
至
Figure BDA0001119795680000196
的厚度。因为上氧化物层SIO2必须限制氢扩散到第二半导体层A2中，所以上氧化物层SIO2可以具有
Figure BDA0001119795680000197
至
Figure BDA0001119795680000198
的厚度。具体地，上氧化物层SIO2被设置为调整从氮化物层SIN释放的氢的扩散程度，并且上氧化物层SIO2可以被制造得比氮化物层SIN厚。
图14是示出了根据本发明的第三示例性实施方式的TFT阵列基板的截面图。
参照图14，本发明的TFT阵列基板包括第一TFT T1和第二TFT T2。第一TFT T1和第二TFT T2可以彼此间隔开或者彼此相邻设置。另选地，两个TFT可以彼此交叠。
缓冲层BUF堆叠在基板SUB的整个表面上。可以省略缓冲层BUF。另选地，缓冲层BUF可以具有多个薄膜层的堆叠结构。为了便于说明，缓冲层BUF被例示为单层。遮光层可以选择性地仅设置在缓冲层BUF与基板SUB之间的期望部分中。遮光层可以是为了防止外部光进入TFT的与该遮光层交叠的半导体层中的目的而形成的。
第一半导体层A1被设置在缓冲层BUF上。第一半导体层A1包括用于第一TFT T1的沟道区域。沟道区域被限定为第一栅极G1和第一半导体层A1的交叠区域。由于第一栅极G1与第一TFT T1的中心交叠，因此第一TFT T1的中心成为沟道区域。沟道区域的两侧是被限定为源极区域SA和漏极区域DA的掺杂区域。
第一TFT T1可以被实现为p型MOSFET TFT或n型MOSFET TFT、或者互补性MOSFET(CMOSFET)。第一TFT T1的半导体材料可以是诸如多晶硅这样的多晶半导体材料。第一TFTT1可以具有顶栅结构。
栅极绝缘层GI可以形成在设置有第一半导体层A1的基板SUB的整个表面上。栅极绝缘层GI可以由硅氮化物(SiNx)或者硅氧化物(SiOx)制成。通过考虑装置的稳定性和特性，栅极绝缘层GI可以具有
Figure BDA0001119795680000201
至
Figure BDA0001119795680000202
的厚度。由硅氮化物(SiNx)制成的栅极绝缘层GI可以由于其制造工序而包含大量的氢。氢原子在后续工序中会扩散到栅极绝缘层GI之外。因此，栅极绝缘层可以由硅氧化物材料制成。
氢扩散可以对包含多晶硅材料的第一半导体层A1具有积极作用。然而，它可以对极性与第一TFT T1不同的第二TFT T2具有消极作用。在一些情况下，与第一示例性实施方式中解释的相反，栅极绝缘层GI可以被制造得厚，约
Figure BDA0001119795680000203
至
Figure BDA0001119795680000204
如果栅极绝缘层GI由硅氮化物(SiNx)制成，则会扩散过多的氢。因此，考虑到很多因素，栅极绝缘层GI可以由硅氧化物(SiOx)制成。
第一栅极G1和第二栅极G2被设置在栅极绝缘层GI上。第一栅极G1与第一半导体层A1的中心交叠。第二栅极G2被设置为与第二TFT T2对应。由于第一栅极G1和第二栅极G2通过使用相同的掩模在同一层上由相同的材料制成，因此能够简化制造工序。
第一层间介电层ILD1被形成为覆盖第一栅极G1和第二栅极G2。第一层间介电层ILD1可以选择性地覆盖设置有第一TFT T1的第一区域，而不覆盖设置有第二TFT T2的第二区域。第一层间介电层ILD1可以由包含硅氮化物(SiNx)的氮化物层SIN制成。氮化物层SIN被设置为使得该氮化物层SIN中的氢通过后续热处理扩散，以使包含多晶硅的第一半导体层A1氢化。
第二层间介电层ILD2可以被形成在氮化物层SIN上以覆盖整个基板SUB。第二层间介电层ILD2可以由诸如硅氧化物(SiOx)这样的氧化物层SIO制成。具有完全覆盖氮化物层SIN的结构的氧化物层SIO可以防止由于后续热处理而从氮化物层SIN释放的氢过多地扩散到第二TFT T2的半导体材料中。
从由氮化物层SIN制成的第一层间介电层ILD1释放的氢可以扩散到设置在下方的第一半导体层A1中，栅极绝缘层GI插置在第一层间介电层ILD1与第一半导体层A1之间。另一方面，可以防止从氮化物层SIN释放的氢过多地扩散到与氮化物层SIN交叠的第二TFT T2的半导体材料中。因此，氮化物层SIN可以靠近第一半导体层A1堆叠在栅极绝缘层GI上。具体地，氮化物层SIN可以选择性地覆盖包括第一半导体层A1的第一TFT T1，并且可以不设置在设置有包括第二半导体层A2的第二TFT T2的区域中。
当考虑制造工序时，第一层间介电层ILD1和第二层间介电层ILD2的总厚度可以在
Figure BDA0001119795680000211
至
Figure BDA0001119795680000212
的范围内。第一层间介电层ILD1和第二层间介电层ILD2各自可以具有
Figure BDA0001119795680000213
至
Figure BDA0001119795680000214
的厚度。另外，为了使第一层间介电层ILD1中的氢在大量地扩散到第一半导体层A1中的同时对第二半导体层A2产生尽可能小的影响，与第二层间介电层ILD2对应的氧化物层SIO可以在厚度方面大于栅极绝缘层GI。具体地，与第二层间介电层ILD2对应的氧化物层SIO可以被设置为对从与第一层间介电层ILD1对应的氮化物层SIN释放的氢的扩散程度进行调整，并且第二层间介电层ILD2可以被制造得比第一层间介电层ILD1厚。
与第二栅极G2交叠的第二半导体层A2被设置在第二层间介电层ILD2上。半导体层A2包括用于第二TFT T2的沟道区域。第二TFT T2的半导体材料可以包含诸如铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)或者铟锌氧化物(IZO)这样的氧化物半导体材料。氧化物半导体材料因为其低的关断电流而允许长的像素电压保持时间，这使得其适合于需要低速驱动和/或低功耗的显示装置。关断电流是指当晶体管处于截止状态时流过晶体管的沟道的泄漏电流。
源-漏极被设置在半导体层A2和第二层间介电层ILD2上。第一源极S1和第一漏极D1以特定距离彼此面对，第一栅极G1设置在它们之间的中间。第一源极S1连接到与第一半导体层A1的经由源极接触孔SH暴露的一侧对应的源极区域SA。源极接触孔SH穿透第二层间介电层ILD2和第一层间介电层ILD1以及栅极绝缘层GI，并且使与第一半导体层A1的所述一侧对应的源极区域SA暴露。第一漏极D1连接到与第一半导体层A1的经由漏极接触孔DH暴露的另一侧对应的漏极区域DA。漏极接触孔DH穿透第二层间介电层ILD2和第一层间介电层ILD1以及栅极绝缘层GI，并且使与第一半导体层A1的所述另一侧对应的漏极区域DA暴露。
第二源极S2和第二漏极D2在分别与第二半导体层A2的一侧和另一侧接触的同时彼此分隔开特定距离。第二源极S2被布置为与层间介电层ILD的顶表面和半导体层A2的一侧的顶表面接触。第二漏极D2被布置为与层间介电层ILD的顶表面和半导体层A2的另一侧的顶表面接触。
第一TFT T1和第二TFT T2覆盖有钝化层PAS。此后，可以对钝化层PAS进行构图以形成暴露第一漏极D1和/或第二漏极D2的更多的接触孔。此外，钝化层PAS还可以在其上包括经由接触孔与第一漏极D1和/或第二漏极D2接触的像素电极。这里，为了方便起见，仅例示并解释了TFT的结构的呈现本发明的实施方式的主要特征的部件。
在本发明的第三实施方式中，第一TFT T1和第二TFT T2形成在同一基板SUB上。在第三示例性实施方式中，第一TFT T1的第一栅极G1和第二TFT T2的第二栅极G2在同一层上由相同的材料形成。
第一TFT T1的包含多晶半导体材料的第一半导体层A1被设置在第一栅极G1下方，并且第二TFT T2的包含氧化物半导体材料的第二半导体层A2设置在第二栅极G2上方。因此，能够通过以下方式来避免氧化物半导体材料在制造工序期间暴露于高温：首先形成在相对高的温度下形成的第一半导体层A1，然后形成在相对低的温度下形成的第二半导体层A2。因此，由于第一半导体层A1需要比第一栅极G1更早地形成，因此第一TFT具有顶栅结构。由于第二半导体层A2需要比第二栅极G2更晚地形成，因此第二TFT具有底栅结构。
包含多晶半导体材料的第一半导体层A1可以与包含氧化物半导体材料的第二半导体层A2的热处理同时被氢化。为此，第一层间介电层具有与氧化物层SIO对应的第二层间介电层ILD2堆叠在与氮化物层SIN对应的第一层间介电层ILD1上的结构。其制造需要氢化工序，以用于通过热处理使与氮化物层SIN对应的第一层间介电层ILD1中包含的氢扩散到第一半导体层A1中。此外，需要热处理工序，以用于使包含氧化物半导体材料的第二半导体层A2稳定。氢化工序可以在将所有的层间介电层ILD堆叠在第一半导体层A1上方之后被执行，并且热处理工序可以在形成第二半导体层A2之后被执行。
可以在形成第一层间介电层ILD1之后执行氢化工序。第二层间介电层ILD2用于防止氮化物层SIN中包含的氢过多地扩散到包含氧化物半导体材料的第二半导体层A2中。因此，在本发明的实施方式中，氢化工序可以与用于使氧化物半导体材料稳定的热处理工序同时执行。
第一层间介电层ILD1选择性地形成在设置有需要氢化的第一TFT T1的第一区域中。因此，包含氧化物半导体材料的第二TFT T2与氮化物层SIN分隔开显著的距离。结果，能够防止氮化物层SIN中包含的氢在后续热处理期间过多地扩散到第二半导体层A2中。由于与氧化物层SIO对应的第二层间介电层ILD2还沉积在氮化物层SIN上，因此这确保了氮化物层SIN中包含的氢不会过多地扩散到包含氧化物半导体材料的第二半导体层A2中。
图15是示出了根据本发明的第四示例性实施方式的TFT阵列基板的截面图。
参照图15，除了第一层间介电层ILD1由两层组成以外，该示例性实施方式基本上与前述的第三示例性实施方式相同。在该示例性实施方式中，氧化物层SIO形成在氮化物层SIN下面。
由于其制造工序，通过后续热处理，氢需要从包含大量氢的氮化物层SIN扩散到第一半导体层A1中。通过考虑氢扩散的程度，氮化物层SIN可以被设置为
Figure BDA0001119795680000231
至
Figure BDA0001119795680000232
的厚度。第一层间介电层ILD1的氧化物层SIO可以被设置为对在形成栅极G1和G2期间导致的对栅极绝缘层GI的表面的损害进行补偿，并且可以被制造得不太厚，即，
Figure BDA0001119795680000233
至
Figure BDA0001119795680000234
与氧化物层SIO对应的第二层间介电层ILD2可以被设置为对从氮化物层SIN释放的氢的扩散程度进行调整，并且第二层间介电层ILD2可以被制造得比氮化物层SIN厚。
第二层间介电层ILD2形成在第一层间介电层ILD1上。第一层间介电层ILD1选择性地形成在形成有第一TFT T1的区域中，而第二层间介电层ILD2可以覆盖基板SUB的整个表面。
第二层间介电层ILD2在第二TFT T2中起栅极绝缘层的作用。因此，如果第二层间介电层ILD2太厚，则数据电压可能不能被适当地传送到第二半导体层A2。因此，第二层间介电层ILD2可以具有
Figure BDA0001119795680000235
至
Figure BDA0001119795680000236
的厚度。
通过考虑这一点，构成第一层间介电层ILD1的氧化物层SIO可以具有
Figure BDA0001119795680000237
至
Figure BDA0001119795680000238
的厚度，并且氮化物层SIN可以具有
Figure BDA0001119795680000239
至
Figure BDA00011197956800002310
的厚度。第二层间介电层ILD2可以具有
Figure BDA00011197956800002312
至
Figure BDA00011197956800002313
的厚度。栅极绝缘层GI可以具有
Figure BDA00011197956800002311
至
Figure BDA00011197956800002314
的厚度。
图16是示出了根据本发明的第五示例性实施方式的TFT阵列基板的截面图。
参照图16，除了第一层间介电层ILD1由氧化物层SIO制成并且第二层间介电层ILD2由氮化物层SIN制成以外，该示例性实施方式基本上与前述的第三示例性实施方式和第四示例性实施方式相同。由氮化物层SIN制成的第二层间介电层ILD2选择性地设置在设置有第一TFT T1的第一区域中，而不在设置有第二TFT T2的第二区域中。
第一层间介电层ILD1插置在第二栅极G2与第二半导体层A2之间，并且在第二TFTT2中起栅极绝缘层的作用。因此，第一层间介电层ILD1可以由在后续热处理期间不释放氢的氧化物层SIO制成。由于第二源-漏电极S2-D2被设置在第一层间介电层ILD1上，因此它需要与第二栅极G2充分地绝缘。因此，第一层间介电层ILD1可以具有
Figure BDA0001119795680000241
至
Figure BDA0001119795680000242
的厚度。
由于在设置有第一TFT T1的区域中将氮化物层SIN形成在第一层间介电层ILD1上，氮化物层SIN中包含的氢需要通过后续热处理被扩散到第一半导体层A1中。第一层间介电层ILD1相对厚到足以起栅极绝缘层的作用。因此，为了使氢扩散穿过第一层间介电层ILD1，氮化物层SIN可以具有充分的厚度，例如，
Figure BDA0001119795680000243
至
Figure BDA0001119795680000244
即使具有
Figure BDA0001119795680000245
至
Figure BDA0001119795680000246
的厚度，氮化物层SIN也与第二TFT T2分隔开显著的距离，因此氮化物层SIN中的氢将扩散到第二半导体层A2中的概率非常低。此外，虽然第二半导体层A2在第五示例性实施方式中堆叠在第一层间介电层ILD1上，但是由于第一层间介电层ILD1是氧化物层SIO，所以第二半导体层A2能够保持稳定。
图17A和图17B是示出了根据本发明的第六示例性实施方式的TFT阵列基板结构的截面图。
参照图17A，本发明的TFT阵列基板包括第一TFT T1和第二TFT T2。第一TFT T1和第二TFT T2可以彼此分隔开或者彼此相邻设置。另选地，两个TFT可以彼此交叠。
缓冲层BUF堆叠在基板SUB的整个表面上。在一些情况下，可以省略缓冲层BUF。缓冲层BUF可以具有多个薄膜层的堆叠结构。遮光层可以选择性地仅设置在缓冲层BUF与基板SUB之间的期望部分中。遮光层可以是为了防止外部光进入TFT的与该遮光层交叠的半导体层中的目的而形成的。
第一半导体层A1被设置在缓冲层BUF上。第一半导体层A1包括用于第一TFT T1的沟道区域。沟道区域被限定为第一栅极G1和第一半导体层A1的交叠区域。由于第一栅极G1与第一TFT T1的中心交叠，因此第一TFT T1的中心成为沟道区域。沟道区域的两侧是被限定为源极区域SA和漏极区域DA的掺杂区域。
第一TFT T1可以被实现为p型MOSFET TFT或n型MOSFET TFT、或者CMOS。第一TFTT1的半导体材料可以是诸如多晶硅这样的多晶半导体材料。第一TFT T1可以具有顶栅结构。
栅极绝缘层GI形成在设置有第一半导体层A1的基板SUB的整个表面上。栅极绝缘层GI可以由硅氮化物(SiNx)或者硅氧化物(SiOx)制成。通过考虑装置的稳定性和特性，栅极绝缘层GI可以具有
Figure BDA0001119795680000251
至
Figure BDA0001119795680000252
的厚度。由硅氮化物(SiNx)制成的栅极绝缘层GI可以由于其制造工序而包含大量的氢。氢原子在后续工序中会扩散到栅极绝缘层GI之外。因此，栅极绝缘层GI可以由硅氧化物材料制成。
氢扩散可以对包含多晶硅材料的第一半导体层A1具有积极作用。然而，它可以对极性与第一TFT T1不同的第二TFT T2具有消极作用。在一些情况下，与第一示例性实施方式中解释的相反，栅极绝缘层GI可以被制造得厚，约
Figure BDA0001119795680000253
至
Figure BDA0001119795680000254
如果栅极绝缘层GI由硅氮化物(SiNx)制成，则会扩散过多的氢。因此，考虑到很多因素，栅极绝缘层GI可以由硅氧化物(SiOx)制成。
第一栅极G1被设置在栅极绝缘层GI上。第一栅极G1与第一半导体层A1的中心交叠。第一半导体层A1的与第一栅极G1交叠的中心被限定为沟道区域。
层间介电层ILD被堆叠在形成有第一栅极G1的基板SUB的整个表面上。层间介电层ILD可以由包含诸如硅氮化物(SiNx)这样的无机氮化物材料的氮化物层SIN制成。氮化物层SIN被沉积为使得该氮化物层SIN中的氢通过后续热处理扩散，以使包含多晶硅的第一半导体层A1氢化。
第一源极S1、第一漏极D1和第二栅极G2被设置在层间介电层ILD上。第一源极S1经由穿透层间介电层ILD和栅极绝缘层GI的源极接触孔SH和与第一半导体层A1的一侧对应的源极区域SA接触。第一漏极D1经由穿透层间介电层ILD和栅极绝缘层GI的漏极接触孔DH和与第一半导体层A1的另一侧对应的漏极区域DA接触。此外，第二栅极G2被设置在第二TFTT2的区域中。由于第一源极S1、第一漏极D1和第二栅极G2通过使用相同的掩模在同一层上由相同的材料制成，因此能够简化制造工序。
氧化物层SIO被堆叠在形成有第一源极S1、第一漏极D1和第二栅极G2的层间介电层ILD上。氧化物层SIO可以包含诸如硅氧化物(SiOx)这样的无机氧化物材料。通过将氧化物层SIO堆叠在氮化物层SIN上，能够防止由于后续热处理而从氮化物层SIN释放的氢过多地扩散到第二TFT的半导体材料中。
从由氮化物层SIN制成的层间介电层ILD释放的氢可以扩散到设置在下方的第一半导体层A1中，栅极绝缘层GI插置在层间介电层ILD与第一半导体层A1之间。另一方面，可期望的是，防止从氮化物层SIN释放的氢过多地扩散到与氮化物层SIN交叠的第二TFT T2的半导体材料中。因此，氮化物层SIN可以被靠近第一半导体层A1设置在栅极绝缘层GI上。氮化物层SIN可以选择性地覆盖包括第一半导体层A1的第一TFT T1，并且可以不被设置在设置有第二TFT T2的区域中。
当考虑制造工序和氢扩散效率时，由氮化物层SIN制成的层间介电层ILD可以具有
Figure BDA0001119795680000261
至
Figure BDA0001119795680000262
的厚度。为了使氮化物层SIN中的氢在大量扩散到第一半导体层A1中的同时对第二半导体层A2产生尽可能小的影响，氧化物层SIO可以在厚度方面比栅极绝缘层GI大。氧化物层SIO被设置为调整从氮化物层SIN释放的氢的扩散程度，并且氧化物层SIO可以被制造得比氮化物层SIN厚。氧化物层SIO在第二TFT T2中必须起栅极绝缘层的作用。通过考虑到这一点，氧化物层SIO可以具有
Figure BDA0001119795680000263
至
Figure BDA0001119795680000264
的厚度。
与第二栅极G2交叠的第二半导体层A2被形成在氧化物层SIO的顶表面上。第二半导体层A2可以包含诸如铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)或者铟锌氧化物(IZO)这样的氧化物半导体材料。氧化物半导体材料因为其低的关断电流而能够实现低频操作。由于这个特性，装置能够利用低的辅助电容适当地运行，并且这能够减小由辅助电容占据的面积。因此，氧化物半导体材料在实现具有小单位像素尺寸的超高分辨率显示装置时是有利的。第二TFT可以具有底栅结构。
第二源极S2和第二漏极D2被设置在第二半导体层A2和氧化物层SIO上。第二源极S2和第二漏极D2分别与第二半导体层A2的一侧的顶表面和另一侧的顶表面接触，并且彼此分隔开特定距离。第二源极S2被布置为与氧化物层SIO的顶表面和第二半导体层A2的一侧的顶表面接触。第二漏极被布置为与氧化物层SIO的顶表面和第二半导体层A2的另一侧的顶表面接触。
第一TFT T1和第二TFT T2被覆盖有钝化层PAS。此后，可以对钝化层PAS进行构图以形成更多的使第一漏极D1和/或第二漏极D2暴露的接触孔。此外，经由接触孔与第一漏极D1和/或第二漏极D2接触的像素电极可以形成在钝化层PAS上。这里，为了方便起见，仅例示并解释了TFT的结构的呈现本发明的实施方式的主要特征的部件。
在本发明的实施方式中，能够通过以下方式避免氧化物半导体材料在制造工序期间暴露于高温：首先形成在相对高的温度下形成的第一半导体层A1，然后形成在相对低的温度下形成的第二半导体层A2。因此，由于第一半导体层A1需要比第一栅极G1更早地形成，因此第一TFT具有顶栅结构。由于第二半导体层A2需要比第二栅极G2更晚地形成，因此第二TFT具有底栅结构。
第一半导体层A1可以与第二半导体层A2的热处理同时被氢化。为此，层间介电层ILD由氮化物层SIN制成，并且氧化物层SIO被堆叠在层间介电层ILD上。其制造需要氢化工序，以用于通过热处理使氮化物层SIN中包含的氢扩散到第一半导体层A1中。此外，需要热处理工序，以用于使包含氧化物半导体材料的第二半导体层A2稳定。氢化工序可以在将层间介电层ILD堆叠在第一半导体层A1上方之后被执行，并且热处理工序可以在形成第二半导体层A2之后被执行。沉积在氮化物层SIN上以及第二半导体层A2下的氧化物层SIO用于防止氮化物层SIN中包含的氢过多地扩散到包含氧化物半导体材料的第二半导体层A2中。因此，氢化工序可以与用于使氧化物半导体材料稳定的热处理工序同时执行。
氮化物层SIN可以被形成在第一栅极G1上，以使得它被设置成靠近第一半导体层A1。包含氧化物半导体材料的第二半导体层A2可以被形成在覆盖与其交叠的氮化物层SIN和第二栅极G2的氧化物层SIO上，以便与氮化物层SIN分隔开显著的距离。结果，能够防止氮化物层SIN中包含的氢在后续热处理期间过多地扩散到第二半导体层A2中。
当将第二TFT T2用作设置在像素区域中的开关元件时，诸如选通线和数据线这样的信号导线被设置在像素区域附近。选通线和数据线可以形成在与第一TFT的选通线和数据线相同的层上。参照图17B，将给出关于第二TFT T2的栅极和源极如何分别连接到选通线和数据线的进一步解释。
参照图17B，在形成构成第一TFT T1的第一栅极G1中，选通线GL可以在同一层上由相同的材料形成在第二TFT T2附近。像第一栅极G1一样，选通线GL可以由层间介电层ILD覆盖。
打开进入第一半导体层A1的源极区域SA的源极接触孔SH和使漏极区域DA暴露的漏极接触孔DH形成在层间介电层ILD中。此时，在层间介电层ILD中还形成使选通线GL的一部分暴露的选通线接触孔GLH。
第一源极S1、第一漏极D1、第二栅极G2和数据线DL可以形成在层间介电层ILD上。第一源极S1经由源极接触孔SH与源极区域SA接触。第一漏极D1经由漏极接触孔DH与漏极区域DA接触。第二栅极G2经由选通线接触孔GLH连接到选通线GL。数据线DL被布置在第二TFTT2附近以与选通线GL交叉，层间介电层ILD位于数据线DL与选通线GL之间。
第一源极S1、第一漏极D1和第二栅极G2覆盖有氧化物层SIO。与第二栅极G2交叠的第二半导体层A2被设置在氧化物层SIO上。在氧化物层SIO中还形成使数据线DL的一部分暴露的数据线接触孔DLH。
第二源极S2和第二漏极D2被设置在第二半导体层A2和氧化物层SIO上。第二源极S2与第二半导体层A2的一侧的顶表面接触，并且经由数据线接触孔DLH连接到数据线DL。第二漏极D2与第二半导体层A2的另一侧的顶表面接触。
图18是示出了根据本发明的第七示例性实施方式的TFT阵列基板结构的截面图。
参照图18，除了层间介电层ILD由ILD1和ILD2这两层组成以外，该示例性实施方式基本上与前述的第六示例性实施方式相同。在该示例性实施方式中，层间介电层ILD1具有下氧化物层SIO2和氮化物层SIN的堆叠结构。氮化物层SIN可以形成在下氧化物层SIO2上面。另选地，下氧化物层SIO2可以形成在氮化物层SIN上面。这里，下氧化物层SIO2不是指代在氮化物层SIN下面的氧化物层的限制性术语，而是指代在氧化物层SIO下面的氧化物层。
由于其制造工序，通过后续热处理，氢需要从包含大量氢的氮化物层SIN扩散到第一半导体层A1中。通过考虑到扩散效率，层间介电层ILD的氮化物层SIN可以具有
Figure BDA0001119795680000281
至
Figure BDA0001119795680000282
的厚度。下氧化物层SIO2被设置为对在形成第一栅极G1的过程期间导致的对栅极绝缘层GI的表面的损害进行补偿或者使氮化物层SIN稳定，并且可以具有
Figure BDA0001119795680000283
至
Figure BDA0001119795680000284
的厚度。
氧化物层SIO可以被形成在具有堆叠在彼此顶部上的下氧化物层SIO2和氮化物层SIN的层间介电层ILD上。氧化物层SIO在第二TFT T2中起栅极绝缘层的作用。因此，如果氧化物层SIO太厚，则数据电压可能不能被适当地传送到第二半导体层A2。因此，氧化物层SIO可以具有
Figure BDA0001119795680000285
至
Figure BDA0001119795680000286
的厚度。栅极绝缘层GI可以具有
Figure BDA0001119795680000287
至
Figure BDA0001119795680000288
的厚度
氮化物层SIN可以形成在层间介电层ILD1的下部上，并且下氧化物层SIO2可以形成在层间介电层ILD1的上部下。在这种情况下，氮化物层SIN可以位于靠近被设置在其下方的第一半导体层A1，并且可以与第二半导体层A2进一步分隔开下氧化物层SIO2的厚度。这使得氢能够更好地扩散到第一半导体层A1中，并且更好地防止氢扩散到第二半导体层A2中。
当考虑制造工序时，层间介电层ILD的厚度可以在
Figure BDA0001119795680000291
至
Figure BDA0001119795680000292
的范围内。氮化物层SIN和下氧化物层SIO2各自可以具有
Figure BDA0001119795680000293
至
Figure BDA0001119795680000294
的厚度。考虑到氧化物层SIO在第二TFT T2中起栅极绝缘层的作用，氧化物层SIO可以具有
Figure BDA0001119795680000295
至
Figure BDA0001119795680000296
的厚度。
图19是示出了根据本发明的第八示例性实施方式的TFT阵列基板结构的截面图。
参照图19，氧化物层SIO在第一TFT T1中起层间介电层的作用，并且还在第二TFTT2中起栅极绝缘层的作用。
层间介电层ILD由第一层间介电层ILD1和第二层间介电层ILD2组成。第一层间介电层ILD1具有下氧化物层SIO2和氮化物层SIN的堆叠结构。氮化物层SIN没有被设置在设置有第二TFT T2的第二区域中，而是选择性地覆盖设置有第一TFT T1的第一区域。第二层间介电层ILD2由氧化物层SIO制成，并且在第二TFT T2中起栅极绝缘层的作用。
通过将氮化物层SIN设置在设置有第一TFT T1的区域中，氮化物层SIN中包含的氢可以通过后续热处理扩散到第一半导体层A1中。当考虑氢扩散效率时，氮化物层SIN可以具有
Figure BDA0001119795680000297
至
Figure BDA0001119795680000298
的厚度。下氧化物层SIO2可以被制造得薄，约
Figure BDA0001119795680000299
至
Figure BDA00011197956800002910
即使具有约
Figure BDA00011197956800002911
的厚度，氮化物层SIN也与第二TFT T2分隔开显著的距离，因此氮化物层SIN中的氢将扩散到第二半导体层A2中的概率非常低。此外，在氮化物层SIN上还堆叠了与第二层间介电层ILD2对应的氧化物层SIO，这确保了防止氢扩散到第二半导体层A2中。
在该示例性实施方式中，第一源-漏电极S1-D1和第二源-漏电极S2-D2可以在同一层上由相同的材料形成。
图20是示出了根据本发明的第九示例性实施方式的TFT阵列基板结构的截面图。
参照图20，本发明的TFT阵列基板包括第一TFT T1和第二TFT T2。第一TFT T1和第二TFT T2可以彼此分隔开或者彼此相邻设置。另选地，两个TFT可以彼此交叠。
缓冲层BUF堆叠在基板SUB的整个表面上。可以省略缓冲层BUF。另选地，缓冲层BUF可以具有多个薄膜层的堆叠结构。为了便于说明，缓冲层BUF被例示为单层。遮光层可以选择性地仅设置在缓冲层BUF与基板SUB之间的期望部分中。遮光层可以是为了防止外部光进入TFT的与该遮光层交叠的半导体层中的目的而形成的。
第一半导体层A1被设置在缓冲层BUF上。第一半导体层A1包括用于第一TFT T1的沟道区域。沟道区域被限定为第一栅极G1和第一半导体层A1的交叠区域。由于第一栅极G1与第一TFT T1的中心交叠，因此第一TFT T1的中心成为沟道区域。沟道区域的两侧是被限定为源极区域SA和漏极区域DA的掺杂区域。
第一TFT T1可以被实现为p型MOSFET TFT或n型MOSFET TFT、或者CMOS。第一TFTT1的半导体材料可以是诸如多晶硅这样的多晶半导体材料。
栅极绝缘层GI可以形成在设置有第一半导体层A1的基板SUB的整个表面上。栅极绝缘层GI可以由硅氮化物(SiNx)或者硅氧化物(SiOx)制成。通过考虑装置的稳定性和特性，栅极绝缘层GI可以具有
Figure BDA0001119795680000301
至
Figure BDA0001119795680000302
的厚度。由硅氮化物(SiNx)制成的栅极绝缘层GI可以由于其制造工序而包含大量的氢。氢原子在后续工序中会扩散到栅极绝缘层GI之外。因此，栅极绝缘层GI可以由硅氧化物材料制成。
氢扩散可以对包含多晶硅材料的第一半导体层A1具有积极作用。然而，它可以对极性与第一TFT T1不同的第二TFT T2具有消极作用。在一些情况下，与第一示例性实施方式中解释的相反，栅极绝缘层GI可以被制造得厚，约
Figure BDA0001119795680000303
至
Figure BDA0001119795680000304
如果栅极绝缘层GI由硅氮化物(SiNx)制成，则会扩散过多的氢。因此，考虑到很多因素，栅极绝缘层GI可以由硅氧化物(SiOx)制成。
第一栅极G1和第二栅极G2被设置在栅极绝缘层GI上。第一栅极G1与第一半导体层A1的中心交叠。第二栅极G2被设置为与第二TFT T2对应。由于第一栅极G1和第二栅极G2通过使用相同的掩模在同一层上由相同的材料制成，因此能够简化制造工序。
层间介电层ILD被形成为覆盖第一栅极G1和第二栅极G2。层间介电层ILD可以具有包含硅氮化物(SiNx)的氮化物层SIN与包含硅氧化物(SiOx)的氧化物层SIO交替地堆叠的多层结构。在该示例性实施方式中，层间介电层ILD被描述为氧化物层SIO堆叠在氮化物层SIN上的两层结构，但是本发明的实施方式不限于此。
氮化物层SIN被设置为使得该氮化物层SIN中的氢通过后续的热处理扩散，以使包含多晶硅的第一半导体层A1氢化。另一方面，氧化物层SIO被设置为防止由于后续热处理而从氮化物层SIN释放的氢过多地扩散到第二TFT T2的半导体材料中。
从氮化物层SIN释放的氢可以扩散到设置在下方的第一半导体层A1中，栅极绝缘层GI插置在氮化物层SIN与第一半导体层A1之间。因此，氮化物层SIN可以被靠近第一半导体层A1设置在栅极绝缘层GI上。另一方面，可期望的是，防止从氮化物层SIN释放的氢过多地扩散到与氮化物层SIN交叠的第二TFT T2的半导体材料中。因此，氧化物层SIO可以形成在氮化物层SIN上。当考虑制造工序时，层间介电层ILD的总厚度可以在
Figure BDA0001119795680000311
至
Figure BDA0001119795680000312
的范围内。氮化物层SIN和氧化物层SIO各自可以具有
Figure BDA0001119795680000313
至
Figure BDA0001119795680000314
的厚度。另外，为了使氮化物层SIN中的氢在大量扩散到第一半导体层A1中的同时对第二半导体层A2产生尽可能小的影响，氧化物层SIO可以在厚度方面比栅极绝缘层GI大。氧化物层SIO可以调整从氮化物层SIN释放的氢的扩散程度。在这种情况下，氧化物层SIO可以被制造得比氮化物层SIN厚。
与第二栅极G2交叠的第二半导体层A2被设置在层间介电层ILD的氧化物层SIO上。
第二半导体层A2可以包含诸如铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)或者铟锌氧化物(IZO)这样的氧化物半导体材料。氧化物半导体材料因为其低的关断电流而允许长的像素电压保持时间，这使得其适合于需要低速驱动和/或低功耗的显示装置。
蚀刻阻挡层ESL被形成在第二半导体层A2上。第二源极接触孔SH2和第二漏极接触孔DH2被形成在蚀刻阻挡层ESL中，以分别使第二半导体层A2的一侧和另一侧暴露。第一源极接触孔SH1和第一漏极接触孔DH1被形成为穿透蚀刻阻挡层ESL、层间介电层ILD和栅极绝缘层GI，并且分别使第一半导体层A1的一侧和另一侧暴露。
虽然未示出，但是蚀刻阻挡层ESL可以被形成在覆盖第二半导体层A2的中心的岛图案中。在这种情况下，由于第二半导体层A2的两侧都被暴露，因此不需要用于使第二半导体层A2的一侧和另一侧暴露的第二源极接触孔SH2和第二漏极接触孔DH2。在第一半导体层A1的顶部上没有蚀刻阻挡层ESL的情况下，第一源极接触孔SH1和第一漏极接触孔DH1被形成为穿透层间介电层ILD和栅极绝缘层GI。
源-漏极电极被形成在蚀刻阻挡层ESL上。第一源极S1和第一漏极D1以特定距离彼此面对，第一栅极G1设置在它们之间的中间。第一源极S1连接到与第一半导体层A1的经由第一源极接触孔SH1暴露的一侧对应的源极区域SA。第一源极接触孔SH1穿透蚀刻阻挡层ESL、层间介电层ILD和栅极绝缘层GI，并且使与第一半导体层A1的所述一侧对应的源极区域SA暴露。第一漏极D1连接到与第一半导体层A1的经由第一漏极接触孔DH1暴露的另一侧对应的漏极区域DA。第一漏极接触孔DH1穿透蚀刻阻挡层ESL、层间介电层ILD和栅极绝缘层GI，并且使与第一半导体层A1的所述另一侧对应的漏极区域DA暴露。
第二源极S2和第二漏极D2彼此分隔开特定距离，第二栅极G2设置在它们之间的中间。第二源极S2与第二半导体层A2的经由第二源极接触孔SH2暴露的一侧接触。第二漏极D2与第二半导体层A2的经由第二漏极接触孔DH2暴露的另一侧接触。如果第二源-漏电极S2-D2与第二半导体层A2的顶表面直接接触，则第二源-漏电极S2-D2的导电性在对第二源-漏电极S2-D2进行构图的工序中增加，使其难以精确地限定沟道区域。在本发明的实施方式中，包含氧化物半导体材料的第二半导体层A2和第二源-漏电极S2-D2经由第二源极接触孔SH2和第二漏极接触孔DH2连接，能够精确地限定在第二半导体层A2上限定的沟道区域的尺寸。
第一TFT T1和第二TFT T2覆盖有钝化层PAS。此后，可以对钝化层PAS进行构图以形成更多的使第一漏极D1和/或第二漏极D2暴露的接触孔。此外，经由接触孔与第一漏极D1和/或第二漏极D2接触的像素电极可以形成在钝化层PAS上。
在该示例性实施方式中，构成第一TFT T1的第一栅极G1和构成第二TFT T2的第二栅极G2可以在同一层上由相同的材料形成。
第一TFT T1的包含多晶半导体材料的第一半导体层A1被设置在第一栅极G1下方，并且第二TFT T2的包含氧化物半导体材料的第二半导体层A2被设置在第二栅极G2上方。因此，能够通过以下方式来避免氧化物半导体材料在制造工序期间暴露于高温：首先形成在相对高的温度下形成的第一半导体层A1，然后形成在相对低的温度下形成的第二半导体层A2。因此，由于第一半导体层A1需要比第一栅极G1更早地形成，因此第一TFT具有顶栅结构。由于第二半导体层A2需要比第二栅极G2更晚地形成，因此第二TFT具有底栅结构。
包含多晶半导体材料的第一半导体层A1可以与包含氧化物半导体材料的第二半导体层A2的热处理同时被氢化。为此，层间介电层ILD具有氧化物层SIO堆叠在氮化物层SIN上的结构。其制造需要氢化工序，以用于通过热处理将氮化物层SIN中包含的氢扩散到第一半导体层A1中。此外，需要热处理工序，以用于使包含氧化物半导体材料的第二半导体层A2稳定。氢化工序可以在将层间介电层ILD堆叠在第一半导体层A1上方之后被执行，并且热处理工序可以在形成第二半导体层A2之后被执行。沉积在氮化物层SIN上以及第二半导体层A2下的氧化物层SIO用于防止氮化物层SIN中包含的氢过多地扩散到包含氧化物半导体材料的第二半导体层A2中。因此，氢化工序可以与用于使氧化物半导体材料稳定的热处理工序同时执行。
第一TFT T1和第二TFT T2中的至少一个可以是这样的TFT：该TFT形成在显示面板100上的每个像素中，并且使写入到所述像素的数据电压接通和切断或者驱动所述像素。在OLED显示器的情况下，第二TFT可以被用作每个像素的开关元件，并且第一TFT可以被用作驱动元件，但是本发明的实施方式不限于此。开关元件可以是图21和图22中例示的开关元件T或者图23和图24中例示的开关元件ST。驱动元件可以是图23和图24中例示的驱动元件DT。第一TFT T1和第二TFT T2可以被组合成单个开关元件或者单个驱动元件。
正在尝试引入用于降低帧速率的低速驱动方法，以减小移动装置或者穿戴式装置的功耗。利用这些方法，可以以较低的帧频率来递送静止图像或者具有缓慢的数据更新周期的图像。在较低的帧频率下，会发生闪烁，使得亮度能够在每次数据电压改变时闪烁或者使得亮度能够由于像素电压放电时间的增加而随着每个数据更新周期改变。通过使本发明的第一TFT T1和第二TFT T2适应像素，能够解决低速驱动期间引起的闪烁问题。
数据更新周期在低速驱动期间的增加增大了开关TFT的泄漏电流。开关TFT的泄漏电流导致存储电容器的电压和驱动TFT的栅-源极电压降低。在本发明的实施方式中，作为氧化物晶体管的第二TFT T2可以被用作每个像素的开关元件。氧化物晶体管能够因为其低的关断电流而防止存储电容器的电压和驱动元件的栅-源极电压降低。因此，本发明的实施方式能够防止低速驱动期间的闪烁。
如果作为多晶硅晶体管的第一TFT被用作每个像素的驱动元件，则能够由于高的电子迁移率而增加OLED中的电流的量。因此，本发明的实施方式能够通过将第二TFT T2用作每个像素的开关元件并且将第一TFT T1用作每个像素的驱动元件，在减小功耗的同时防止图像质量的劣化。
由于本发明的实施方式通过使用用于减小功耗的低速驱动方法来防止图像质量的劣化，因此本发明的实施方式能够被高效地适用于移动装置或者穿戴式装置。在示例中，智能手表可以每秒更新显示屏幕上的数据，以减小功耗。在这种情况下，帧频率是1Hz。本发明的实施方式即使在1Hz或者接近于用于静止图像的驱动频率的驱动频率下也能提供优良的无闪烁图像质量。本发明的实施方式能够通过在移动装置或者穿戴式装置的待机画面上以低得多的帧速率递送静止图像，在不使图像质量劣化的情况下极大地减少功耗。结果，本发明的实施方式能够增强移动装置或者穿戴式装置的图像质量并且延长电池寿命，因此增加可携带性。即使对于具有非常长的数据更新周期的E-book，本发明的实施方式也能够在不使图像质量劣化的情况下极大地减少功耗。
第一TFT T1和第二TFT T2可以在至少一个驱动电路(例如，在图12中示出的数据驱动器110、复用器112和选通驱动器120当中的至少一个)中被用作开关元件或者驱动元件。这种驱动电路将数据写入像素。另外，第一TFT T1和第二TFT T2中的任意一个可以被设置在像素内，而另一个可以被设置在驱动电路中。数据驱动器110将输入图像的数据转换为数据电压并且将其进行输出。复用器112通过在多条数据线当中分配来自数据驱动器110的数据电压，减少用于数据驱动器110的输出通道的数目。选通驱动器120将与数据电压同步的扫描信号(或者选通信号)输出到选通线GL，并且逐条线地依次选择要被写入输入图像数据的像素。为了减少用于选通驱动器120的输出通道的数目，可以在选通驱动器120与选通线GL之间设置附加复用器(未示出)。如图12所示，复用器112和选通驱动器120可以连同像素阵列一起被直接形成在TFT阵列基板上。复用器112和选通驱动器120可以被设置在非显示区域NA中，而像素阵列可以被设置在显示区域AA中。
本发明的显示装置可以是使用TFT的有源矩阵显示器，例如，诸如液晶显示器LCD、OLED显示器等这样的需要TFT的任何显示装置。此后，将结合图21至图26来描述应用有本发明的TFT阵列基板的显示装置的应用示例。
图21是示出了用于作为一种水平电场类型液晶显示器的边缘场开关液晶显示器的TFT阵列基板的平面图。图22是沿着图21的线I-I’截取的TFT阵列基板的截面图。
参照图21和图22，TFT阵列基板具有在下基板SUB上彼此交叉的选通线GL和数据线DL以及形成在交叉点处的TFT，在选通线GL和数据线DL之间插置有栅极绝缘层GI。像素区域通过选通线GL和数据线DL的交叉点来限定。
TFT T包括：栅极G，该栅极G从选通线GL分叉；源极S，该源极S从数据线DL分叉；漏极D，该漏极D面对源极S；以及半导体层A，该半导体层A在栅极绝缘层GI上与栅极G交叠并且形成源极S与漏极D之间的沟道区域。具体地，如果半导体层A由氧化物半导体材料制成，则半导体层A适合于要求低速驱动和/或低功耗的显示装置。由于这个特性，能够减小存储电容器的电容。因此，氧化物半导体在实现具有小单位像素尺寸的超高分辨率显示装置时是有利的。
栅极焊盘GP被设置在选通线GL的一端以从外部接收选通信号。栅极焊盘GP经由穿透栅极绝缘层GI的第一栅极焊盘接触孔GH1与栅极焊盘中间端子IGT接触。栅极焊盘中间端子IGT经由穿透第一钝化层PA1和第二钝化层PA2的第二栅极焊盘接触孔GH2与栅极焊盘端子GPT接触。此外，数据焊盘DP被设置在数据线DL的一端以从外部接收像素信号。数据焊盘DP经由穿透第一钝化层PA1和第二钝化层PA2的数据焊盘接触孔DPH与数据焊盘端子DPT接触。
像素区域被设置有像素电极PXL和公共电极COM，第二钝化层PA2插置在像素电极PXL与公共电极COM之间，以便形成边缘场。公共电极COM可以连接到平行于选通线GL布置的公共线CL。公共电极COM通过公共线CL接收用于驱动液晶的参考电压(或者公共电压)。在另一种方法中，公共电极COM可以被形成在基板SUB的除了形成有漏极接触孔的部分以外的整个表面上。也就是说，公共电极COM覆盖数据线DL的上部，并且因此可以用于封盖数据线DL。
公共电极COM和像素电极PXL的位置和形状可以根据设计环境和目的而改变。向公共电极COM施加恒定的参考电压，而向像素电极PXL施加随视频数据不断改变的电压。因此，可以在数据线DL与像素电极PXL之间产生寄生电容。该寄生电容会导致图像质量的问题。因此，可以首先形成公共电极COM，然后在最上层上形成像素电极PXL。
在由低介电常数材料制成的厚的平整层PAC形成在覆盖数据线DL和TFT的第一钝化层PA1上之后，形成公共电极COM。接下来，形成覆盖公共电极COM的第二钝化层PA2，然后在第二钝化层PA2上形成与公共电极COM交叠的像素电极PXL。在这种结构中，像素电极PXL通过第一钝化层PA1、平整层PAC和第二钝化层PA2与数据线DL分隔开。因此，能够减小数据线DL与像素电极PXL之间的寄生电容。
公共电极COM被形成为与像素区域的形状对应的矩形形状，并且像素电极PXL被形成为多条单独线的形状。像素电极PXL与公共电极COM垂直地交叠，第二钝化层PA2位于它们之间。因此，在像素电极PXL与公共电极COM之间形成边缘场。通过该边缘电场，在TFT阵列基板与滤色器基板之间关于它们的轴彼此平行排列的液晶分子通过介电各向异性旋转。由于边缘场形成在像素电极PXL与公共电极COM之间，因此在TFT阵列基板与滤色器基板之间关于它们的轴彼此平行排列的液晶分子通过介电各向异性旋转。另外，穿过像素区域的光的透光率随着液晶分子的旋转程度改变，因此代表灰度级别。
在液晶显示器中用作每个像素的开关元件的TFT T可以被实现为第一TFT T1和/或第二TFT T2。
图23是示出了OLED显示器中的像素的结构的平面图。图24是沿着图23的线II-II’截取的OLED显示器的截面图。
参照图23和图24，OLED显示器包括开关TFT ST、连接到开关TFT ST的驱动TFT DT、以及连接到驱动TFT DT的OLED。
开关TFT ST被形成在选通线GL与数据线DL的交叉点处。开关TFT ST响应于扫描信号，通过将来自数据线DL的数据电压提供给驱动TFT DT的栅极和存储电容器STG来选择像素。开关TFT ST包括从选通线GL分叉的栅极SG、半导体层SA、源极SS、以及漏极SD。驱动TFTDT通过根据选通电压调整流过像素的OLED的电流来驱动通过开关TFT ST选择的像素的OLED。驱动TFT DT包括连接到开关TFT ST的漏极SD的栅极DG、半导体层DA、连接到驱动电流线VDD的源极DS、以及漏极DD。驱动TFT DT的漏极DD连接到OLED的阳极ANO。有机发光层OL插置在阳极ANO与阴极CAT之间。阴极CAT连接到接地电压线。存储电容器STG连接到驱动TFTD1并且保持驱动TFT D1的栅-源极电压。
开关TFT ST和驱动TFT DT的栅极SG和DG被设置在基板SUB上。栅极绝缘层GI覆盖栅极SG和DG。半导体层SA和DA被设置在栅极绝缘层GI的与栅极SG和DG交叠的部分上。源极SS和DS与漏极SD和DD被布置在半导体层SA和DA上，以按照特定距离彼此面对。开关TFT ST的漏极SD经由穿透栅极绝缘层GI的漏极接触孔DH与驱动TFT DT的栅极DG接触。覆盖具有该结构的开关TFT ST和驱动TFT DT的钝化层PAS形成在整个表面上。
滤色器CF与阳极ANO对应地设置。滤色器的表面区域尽可能地宽。例如，滤色器CF可以具有在前面与数据线DL的很多部分、驱动电流线VSS的很多部分以及选通线GL的很多部分交叠的形状。如此，基板的设置有开关TFT ST、驱动TFT DT和滤色器CF的表面由于很多不规则的事物而不平坦。有机发光层OL需要被堆叠在平坦表面上以发出恒定且均匀的光。为了使基板表面平滑，可以在基板的整个表面上形成平整层PAC或者涂覆层(OC)。
OLED的阳极ANO形成在涂覆层OC上。阳极ANO经由形成在涂覆层OC和钝化层PAS中的像素接触孔PH连接到驱动TFT的漏极DD。
为了利用形成在基板上的阳极ANO来限定基板上的像素区域，在形成有开关TFTST、驱动TFT DT以及各种类型的线DL、SL和VDD的区域上形成岸BA(或者岸图案)。通过岸BA暴露的阳极ANO用作发光区域。有机发光层OL被堆叠在由岸BA暴露的阳极ANO上。然后阴极CAT被堆叠在有机发光层OL上。有机发光层OL由发出白光的有机材料制成。被指派给每个像素的颜色由位于有机发光层OL下方的滤色器CF呈现。
存储电容器STG可以被形成在驱动TFT的栅极DG与阳极ANO之间。存储电容器STG连接到驱动TFT DT并且保持施加到驱动TFT DT的栅极DG的电压。
TFT的半导体层可以由金属氧化物半导体材料组成，即，第二半导体层A2。当金属氧化物半导体材料在被暴露于光的同时被电压驱动时，金属氧化物半导体材料的特性迅速地劣化。因此，可期望的是，半导体层的上部和下部能够阻挡来自外部的光。
在上述TFT基板上的像素区域被布置成矩阵。至少一个TFT被设置在每个单位像素区域中。也就是说，多个TFT被分布在基板的整个区域上。
除了图23和图24中例示的TFT ST和DT以外，更多的TFT可以被设置在OLED显示器的像素中。根据需要，还可以设置用于对像素劣化进行补偿的补偿TFT，以补充OLED显示器的功能或者性能。
可以使用具有嵌入在显示装置的非显示区域NA中的驱动元件的TFT阵列基板。参照图25和图26，将给出关于一些驱动电路直接形成在具有像素的TFT基板上的描述。
图25是示出了OLED显示器的示意结构的放大的平面图。图26示出了沿着图25的线III-III’截取的OLED显示器的截面图。这里，将省略形成在显示区域中的TFT和OLED的详细描述。
参照图25，将描述OLED显示器的平面结构。OLED显示器包括基板SUB，该基板SUB被划分为用于显示图像信息的显示区域AA和设置有用于驱动显示区域AA的多个元件的非显示区域NA。在显示区域AA中，布置成矩阵的多个像素区域PA被限定在显示区域AA中。在图25中，像素区域PA由虚线指示。
像素区域PA可以具有相同的尺寸或者不同的尺寸。另外，像素区域PA可以被布置在呈现RGB颜色的三个子像素的重复单元中。每个像素还可以包括W(白色)子像素。以最简单的方式来说，像素区域PA可以通过水平伸展的多条选通线GL与多条数据线DL以及垂直伸展的驱动电流线VDD的交叉点来限定。
具有集成在其中以将与图像信息对应的信号提供给数据线DL的数据驱动器和用于将扫描信号提供给选通线GL的选通驱动器GIP的数据集成电路DIC可以被设置在限定包围像素区域PA的周边的非显示区域NA中。在图25中，省略了复用器112。在要求更多的数据线DL和驱动电流线VDD并且提供比VGA高的分辨率的显示器的情况下，数据集成电路DIC可以被安装在基板SUB外部，并且可以设置数据连接焊盘来代替数据集成电路DIC。
为了使显示装置的结构简单，选通驱动器GIP可以被直接形成在基板SUB的一侧上。用于提供接地电压的接地电压线(未示出)被设置在基板SUB的最外部上。接地电压线可以按照这样的方式被设置：来自基板SUB外部的接地电压被施加到接地电压线，并且被提供给数据驱动器DIC和选通驱动器GIP二者。例如，接地电压线可以连接到要被单独安装在基板SUB的上侧面上的数据驱动器DIC，并且可以被设置为在位于基板SUB的左侧面和/或右侧面上的选通驱动器GIP的外部上覆盖基板SUB。
作为OLED显示器的核心元件的OLED和TFT可以被设置在每个像素区域PA中。TFT可以被形成在在像素区域PA的一侧处限定的TFT区域TA中。OLED包括阳极ANO、阴极CAT、以及插置在这两个电极之间的有机发光层OL。实际的发光区域由有机发射层OL的与阳极ANO交叠的区域来确定。
阳极ANO被形成为占据像素区域PA的一些部分，并且连接到形成在TFT区域TA中的TFT。有机发光层OL沉积在阳极ANO上，并且阳极ANO与有机发光层OL的交叠区域是实际的发光区域。阴极CAT被形成为单个主体，以便至少覆盖设置有像素区域PA的显示区域AA的整个区域。
阴极CAT与设置在基板SUB的超出选通驱动器GIP的外部上的接地电压线接触。也就是说，接地电压经由接地电压线被施加到阴极CAT。当接地电压被施加到阴极CAT并且图像电压被施加到阳极ANO时，它们之间的电压差使有机发光层OL发光，因此显示图像信息。
阴极CAT由诸如铟锡氧化物或者铟锌氧化物这样的透明导电材料制成。这种透明导电材料具有比金属高的电阻率。因为阳极ANO由具有低电阻和高反射率的金属制成，所以顶部发光型显示器不具有电阻问题。相反，因为光必须穿过阴极CAT，所以阴极CAT由透明导电材料制成。
选通驱动器GIP可以被设置有TFT，所述TFT在形成开关TFT ST和驱动TFT DT的工序中一起形成。形成在像素区域PA中的开关TFT包括栅极SG、栅极绝缘层GI、沟道层SA、源极SS和漏极SD。驱动TFT DT包括连接到开关TFT ST的漏极SD的栅极DG、栅极绝缘层GI、沟道层DA、源极DS和漏极DD。
钝化层PAS和平整层PL被连续地沉积在TFT ST和DT上。仅占据像素区域PA的一些部分的隔离的矩形阳极ANO被形成在平整层PL上。阳极ANO经由穿透钝化层PAS和平整层PL的接触孔与驱动TFT DT的漏极DD接触。
限定发光区域的岸BA被沉积在形成有阳极ANO的基板上。岸BA使阳极ANO的大部分暴露。有机发光层OL被堆叠于在岸BA图案上暴露的阳极ANO上。由透明导电材料制成的阴极CAT被堆叠在岸BA上。如此，设置了包括阳极ANO、有机发光层OL和阴极CAT的OLED。
有机发光层OL可以产生白光并且通过单独的滤色器CF呈现颜色。在这种情况下，有机发光层OL可以按照至少覆盖显示区域AA的方式来堆叠。
阴极CAT可以覆盖显示区域AA和非显示区域NA，以便与被设置在基板SUB的超出选通驱动器GIP的外部上的接地电压线接触。按照这种方式，可以经由接地电压线向阴极CAT施加接地电压。
接地电压线可以在与栅极G相同的层上由与该栅极G相同的材料形成。在这种情况下，接地电压线可以经由穿透覆盖接地电压线的钝化层PAS和栅极绝缘层GI的接触孔与阴极CAT接触。在另一种方法中，接地电压线可以在与源漏极SS-SD和DS-DD相同的层上由与其相同的材料形成。在这种情况下，接地电压线可以经由穿透钝化层PAS的接触孔与阴极CAT接触。
具有氧化物半导体层的第二TFT T2可以被用作开关TFT ST。具有多晶半导体层的第一TFT T2可以被用作驱动TFT DT。具有多晶半导体层的第一TFT T1可以被用于选通驱动器GIP。根据需要，选通驱动器GIP的TFT可以被实现为CMOS。
本发明的实施方式通过将水平消隐时间控制为在低速驱动模式下更长来防止由寄生电容导致的像素电压变化，以确保足够的时间来使显示面板中的寄生电容放电。结果，本发明的实施方式能够在低速驱动期间减小显示面板驱动电路的驱动频率和功耗，并且防止图像质量的劣化。
尽管已经参照本公开的多个示例性实施方式描述了实施方式，但是应该理解的是，本领域技术人员能够设计出将落入本公开的原理的范围内的众多其它修改和实施方式。更具体地，可以在本公开、附图和所附的权利要求的范围内对主题组合布置的组成部分和/或布置进行各种变型和修改。除了对这些组成部分和/或布置的变型和修改之外，对于本领域技术人员而言替代使用也将是显而易见的。
本申请要求于2015年9月25日提交的韩国专利申请No.10-2015-0137128的权益，该韩国专利申请的全部内容出于所有目的通过引用被并入到本文中，如同其全部在本文中陈述一样。

Claims (16)

1.一种显示装置，该显示装置包括：
显示面板，该显示面板具有彼此交叉的数据线和选通线以及以矩阵形式布置的像素；
显示面板驱动电路，该显示面板驱动电路用于将数据写入到所述显示面板；以及
定时控制器，该定时控制器使得所述像素能够以在低速驱动模式下比在正常驱动模式下低的刷新率被驱动，并且将水平消隐时间控制为在所述低速驱动模式下比在所述正常驱动模式下长，
其中，所述水平消隐时间是在通过所述数据线连续提供的第n数据电压与第(n+1)数据电压之间不存在数据电压的时间段，n是正整数，
其中，所述显示面板驱动电路在所述正常驱动模式下在一帧周期期间将一帧的图像数据写入到所述像素，并且在所述低速驱动模式下在i帧周期期间按照分布式的方式将一帧的图像数据写入到所述像素，i是2至4的正整数，并且
其中，所述水平消隐时间被延长，使得在所述低速驱动模式下下一数据电压在所述数据线中的寄生电容放电之后被提供给所述数据线。
2.根据权利要求1所述的显示装置，其中，在所述低速驱动模式下，每个像素在所述i帧周期中利用数据电压对所述每个像素自身充电一次，并且除了所述i帧周期以外，每个像素在针对所述低速驱动模式设置的单位时间期间保持所述数据电压。
3.根据权利要求1所述的显示装置，其中，所述像素在所述正常驱动模式和所述低速驱动模式下通过顺序扫描或者隔行扫描来驱动。
4.根据权利要求1所述的显示装置，其中，所述像素在所述正常驱动模式下通过顺序扫描来驱动，并且在所述低速驱动模式下通过隔行扫描来驱动。
5.根据权利要求1所述的显示装置，其中，所述像素在所述正常驱动模式下通过隔行扫描来驱动，并且在所述低速驱动模式下通过顺序扫描来驱动。
6.根据权利要求1所述的显示装置，其中，所述定时控制器将所述低速驱动模式下的水平消隐时间控制为比所述正常驱动模式下的水平消隐时间长两倍或者更多。
7.根据权利要求1所述的显示装置，其中，所述像素包括氧化物晶体管。
8.根据权利要求1所述的显示装置，其中，所述像素包括氧化物晶体管和多晶硅晶体管。
9.根据权利要求8所述的显示装置，其中，所述氧化物晶体管是开关晶体管，并且所述多晶硅晶体管是驱动晶体管。
10.根据权利要求9所述的显示装置，其中，所述氧化物晶体管具有底栅结构并且所述多晶硅晶体管具有顶栅结构，并且在所述多晶硅晶体管的第一栅极和所述氧化物晶体管的第二栅极上面形成有层间介电层。
11.根据权利要求10所述的显示装置，其中，所述层间介电层包括氮化物层和第一氧化物层。
12.根据权利要求11所述的显示装置，其中，所述第一氧化物层被形成在所述氮化物层上，并且所述层间介电层还包括形成在所述氮化物层下面的第二氧化物层。
13.根据权利要求11所述的显示装置，其中，所述氮化物层覆盖设置有所述多晶硅晶体管的第一区域，但是不覆盖设置有所述氧化物晶体管的第二区域。
14.根据权利要求12所述的显示装置，其中，所述氮化物层覆盖设置有所述多晶硅晶体管的第一区域，但是不覆盖设置有所述氧化物晶体管的第二区域。
15.一种驱动显示装置的方法，该显示装置包括：显示面板，该显示面板具有彼此交叉的数据线和选通线以及以矩阵形式布置的像素；以及显示面板驱动电路，该显示面板驱动电路用于将数据写入到所述显示面板，该方法包括以下步骤：
与正常驱动模式相比在低速驱动模式下减小所述显示面板驱动电路的驱动频率和功耗，并且将水平消隐时间控制为在所述低速驱动模式下比在所述正常驱动模式下长，
其中，所述水平消隐时间是在通过所述数据线连续提供的第n数据电压与第(n+1)数据电压之间不存在数据电压的时间段，n是正整数，
其中，所述显示面板驱动电路在所述正常驱动模式下在一帧周期期间将一帧的图像数据写入到所述像素，并且在所述低速驱动模式下在i帧周期期间按照分布式的方式将一帧的图像数据写入到所述像素，i是2至4的正整数，并且
其中，所述水平消隐时间被延长，使得在所述低速驱动模式下下一数据电压在所述数据线中的寄生电容放电之后被提供给所述数据线。
16.根据权利要求15所述的方法，其中，在所述低速驱动模式下，每个像素在所述i帧周期中利用数据电压对所述每个像素自身充电一次，并且除了所述i帧周期以外，每个像素在针对所述低速驱动模式设置的单位时间期间保持所述数据电压。
CN201610847685.2A 2015-09-25 2016-09-23 显示装置以及驱动该显示装置的方法 Active CN106782259B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0137128 2015-09-25
KR1020150137128A KR102367216B1 (ko) 2015-09-25 2015-09-25 표시장치와 그 구동 방법

Publications (2)

Publication Number Publication Date
CN106782259A CN106782259A (zh) 2017-05-31
CN106782259B true CN106782259B (zh) 2020-04-28

Family

ID=58409824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610847685.2A Active CN106782259B (zh) 2015-09-25 2016-09-23 显示装置以及驱动该显示装置的方法

Country Status (3)

Country Link
US (1) US10170049B2 (zh)
KR (1) KR102367216B1 (zh)
CN (1) CN106782259B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102453950B1 (ko) * 2015-09-30 2022-10-17 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
JP2018060007A (ja) * 2016-10-04 2018-04-12 株式会社ジャパンディスプレイ 表示装置及び表示制御方法
US10636352B2 (en) * 2017-08-25 2020-04-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel of active matrix organic light emitting diode, and display device
KR102470085B1 (ko) * 2017-10-26 2022-11-22 엘지디스플레이 주식회사 유기 발광 표시 장치
CN108288621B (zh) * 2018-03-09 2021-01-26 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板
CN109427301B (zh) * 2018-05-09 2021-01-22 京东方科技集团股份有限公司 像素电路和电致发光显示面板、其驱动方法及显示装置
US11164518B2 (en) * 2018-06-19 2021-11-02 Samsung Display Co., Ltd. Display device
KR102544572B1 (ko) * 2018-07-18 2023-06-19 삼성디스플레이 주식회사 표시 장치
KR102555125B1 (ko) * 2018-09-20 2023-07-14 삼성디스플레이 주식회사 표시 장치
CN108877731B (zh) * 2018-09-20 2021-08-24 京东方科技集团股份有限公司 显示面板的驱动方法、显示面板
US10978536B2 (en) * 2018-12-07 2021-04-13 Samsung Display Co., Ltd. Organic light emitting diode display including an anode overlapping a voltage line
CN109346013A (zh) * 2018-12-20 2019-02-15 北京集创北方科技股份有限公司 驱动电路、驱动芯片和显示装置
KR102593537B1 (ko) * 2018-12-27 2023-10-26 삼성디스플레이 주식회사 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법
KR102645177B1 (ko) * 2019-03-15 2024-03-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
DE112020001496T5 (de) * 2019-03-27 2022-01-13 Panasonic Intellectual Property Management Co., Ltd. Anzeigesystem, Steuerungsvorrichtung und Steuerungsverfahren
US11776460B2 (en) 2019-03-29 2023-10-03 Creeled, Inc. Active control of light emitting diodes and light emitting diode displays
US11790831B2 (en) 2019-03-29 2023-10-17 Creeled, Inc. Active control of light emitting diodes and light emitting diode displays
US11727857B2 (en) 2019-03-29 2023-08-15 Creeled, Inc. Active control of light emitting diodes and light emitting diode displays
US11694601B2 (en) 2019-03-29 2023-07-04 Creeled, Inc. Active control of light emitting diodes and light emitting diode displays
US20200312222A1 (en) * 2019-03-29 2020-10-01 Cree, Inc. Active control of light emitting diodes and light emitting diode displays
CN110047418A (zh) * 2019-04-29 2019-07-23 武汉华星光电技术有限公司 显示器驱动装置
KR102614894B1 (ko) * 2019-05-02 2023-12-19 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN110428773B (zh) * 2019-07-10 2021-01-22 北京欧铼德微电子技术有限公司 显示控制方法、电路及其显示面板
KR20210113529A (ko) * 2020-03-06 2021-09-16 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
US11695102B2 (en) 2020-06-19 2023-07-04 Creeled, Inc. Active electrical elements with light-emitting diodes
CN114078438B (zh) * 2020-08-20 2022-12-13 上海和辉光电股份有限公司 Oled显示面板的驱动方法及系统
US11568823B2 (en) 2020-08-11 2023-01-31 Everdisplay Optronics (Shanghai) Co., Ltd Driving method of display panel and display device
CN114765014B (zh) * 2021-01-11 2023-09-15 上海和辉光电股份有限公司 显示面板及其驱动方法和驱动装置
CN114078431B (zh) * 2020-08-11 2023-03-31 上海和辉光电股份有限公司 显示装置的驱动方法以及显示装置
CN111862890B (zh) * 2020-08-28 2022-05-24 武汉天马微电子有限公司 显示面板及其驱动方法及显示装置
US11615736B2 (en) 2020-09-09 2023-03-28 Texas Instruments Incorporated Light-emitting diode (LED) display driver with blank time distribution
CN114205485B (zh) * 2020-09-18 2023-03-10 华为技术有限公司 发送图像数据的方法及装置
US11494883B1 (en) * 2020-12-16 2022-11-08 Meta Platforms Technologies, Llc Image correction
KR20220092098A (ko) * 2020-12-24 2022-07-01 엘지디스플레이 주식회사 표시장치
CN112928125B (zh) * 2021-01-22 2023-08-01 武汉华星光电技术有限公司 阵列基板及显示面板
US11508309B2 (en) 2021-03-04 2022-11-22 Apple Inc. Displays with reduced temperature luminance sensitivity
CN113823222B (zh) * 2021-09-26 2023-08-18 合肥维信诺科技有限公司 显示面板的驱动方法、驱动装置及显示装置
CN113963665A (zh) * 2021-11-09 2022-01-21 禹创半导体(深圳)有限公司 一种oled仿真伽玛调光装置及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101093658A (zh) * 2006-05-30 2007-12-26 英特尔公司 显示器刷新速度的转换
CN103155022A (zh) * 2010-09-17 2013-06-12 欧姆龙株式会社 图像数据传送系统及电子设备
CN103460279A (zh) * 2011-04-08 2013-12-18 夏普株式会社 显示装置及其驱动方法
CN104094345A (zh) * 2012-02-02 2014-10-08 夏普株式会社 显示装置及其驱动方法
CN104603864A (zh) * 2012-09-07 2015-05-06 夏普株式会社 图像数据输出控制装置、显示装置、程序及其记录介质
KR20150078714A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 평판 표시 장치 및 그의 구동 방법
CN104781872A (zh) * 2012-11-20 2015-07-15 夏普株式会社 液晶显示装置及其驱动方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5538255A (en) * 1992-02-18 1996-07-23 Barker; Bruce J. Remote controlled multiplayer video game
JP2002333870A (ja) * 2000-10-31 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示装置、ｅｌ表示装置及びその駆動方法、並びに副画素の表示パターン評価方法
JP4396425B2 (ja) * 2004-07-07 2010-01-13 ソニー株式会社 固体撮像装置及び信号処理方法
US8248337B2 (en) * 2005-06-09 2012-08-21 Sharp Kabushiki Kaisha Video signal processing method, video signal processing apparatus, and display apparatus
KR100844769B1 (ko) 2006-11-09 2008-07-07 삼성에스디아이 주식회사 유기전계발광 표시장치의 구동방법
US8179388B2 (en) * 2006-12-15 2012-05-15 Nvidia Corporation System, method and computer program product for adjusting a refresh rate of a display for power savings
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
TWI541782B (zh) * 2010-07-02 2016-07-11 半導體能源研究所股份有限公司 液晶顯示裝置
KR101703875B1 (ko) 2010-08-20 2017-02-07 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101954934B1 (ko) * 2011-08-08 2019-03-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101933112B1 (ko) * 2011-12-12 2018-12-28 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR102072781B1 (ko) * 2012-09-24 2020-02-04 삼성디스플레이 주식회사 표시 장치의 구동 방법 및 표시 장치의 구동 장치
KR101944508B1 (ko) * 2012-11-20 2019-02-01 삼성디스플레이 주식회사 표시장치, 표시장치의 신호 제어장치 및 신호 제어방법
WO2014084153A1 (en) 2012-11-28 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102081135B1 (ko) 2013-12-31 2020-04-14 엘지디스플레이 주식회사 저속 구동이 가능한 표시장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101093658A (zh) * 2006-05-30 2007-12-26 英特尔公司 显示器刷新速度的转换
CN103155022A (zh) * 2010-09-17 2013-06-12 欧姆龙株式会社 图像数据传送系统及电子设备
CN103460279A (zh) * 2011-04-08 2013-12-18 夏普株式会社 显示装置及其驱动方法
CN104094345A (zh) * 2012-02-02 2014-10-08 夏普株式会社 显示装置及其驱动方法
CN104603864A (zh) * 2012-09-07 2015-05-06 夏普株式会社 图像数据输出控制装置、显示装置、程序及其记录介质
CN104781872A (zh) * 2012-11-20 2015-07-15 夏普株式会社 液晶显示装置及其驱动方法
KR20150078714A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 평판 표시 장치 및 그의 구동 방법

Also Published As

Publication number Publication date
CN106782259A (zh) 2017-05-31
KR102367216B1 (ko) 2022-02-25
US20170092198A1 (en) 2017-03-30
KR20170037799A (ko) 2017-04-05
US10170049B2 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
CN106782259B (zh) 显示装置以及驱动该显示装置的方法
CN106991944B (zh) 显示装置以及驱动该显示装置的方法
US10068530B2 (en) Organic light-emitting diode display and method of driving the same
KR102437650B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102424108B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102186065B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102408898B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20220029639A (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
US10056052B2 (en) Data control circuit and flat panel display device including the same
KR102326170B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US20190123120A1 (en) Thin film transistor substrate and display using the same
KR102349595B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
EP2911202B1 (en) Thin film transistor substrate and display using the same
EP2911201A1 (en) Thin film transistor substrate and display using the same
KR20180061524A (ko) 표시패널과 이를 이용한 전계 발광 표시장치
US20060007072A1 (en) Display device and driving method thereof
KR102181825B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
US11882742B2 (en) Display panel and electronic device including same
CN114830222A (zh) 显示面板及其驱动方法和显示装置
US11430396B2 (en) Display panel and display device using the same
KR102370322B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN114497144A (zh) 显示面板以及使用显示面板的显示装置
KR102360788B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
US20240005860A1 (en) Pixel circuit and display device including the same
US20240005859A1 (en) Display device and method for operating pixels of the display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant