CN106712731A - 一种运算放大器 - Google Patents

一种运算放大器 Download PDF

Info

Publication number
CN106712731A
CN106712731A CN201510435783.0A CN201510435783A CN106712731A CN 106712731 A CN106712731 A CN 106712731A CN 201510435783 A CN201510435783 A CN 201510435783A CN 106712731 A CN106712731 A CN 106712731A
Authority
CN
China
Prior art keywords
oxide
semiconductor
metal
bjt pipes
intermediate node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510435783.0A
Other languages
English (en)
Other versions
CN106712731B (zh
Inventor
张辉
高远
王海军
李丹
丁学欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Beiling Co Ltd
Original Assignee
Shanghai Beiling Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Beiling Co Ltd filed Critical Shanghai Beiling Co Ltd
Priority to CN201510435783.0A priority Critical patent/CN106712731B/zh
Publication of CN106712731A publication Critical patent/CN106712731A/zh
Application granted granted Critical
Publication of CN106712731B publication Critical patent/CN106712731B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Amplifiers (AREA)

Abstract

本发明提供一种运算放大器，包括第一级放大模块以及第二级放大模块；第一级放大模块具备：作为输入管的第一MOS管和第二MOS管；电流缓冲器；第一负载，第一负载连接在所电源和第一中间节点、第二中间节点之间，用于提高输出阻抗；第二级放大模块包括：作为输入管的第五BJT管和第六BJT管；正向反馈模块，正向反馈模块具备第三BJT管和第四BJT管；第二负载，连接在电源和正向输出端以及反向输出端之间。能够为模数转换电路产生余量输出，通过双极型晶体管(BJT管)和CMOS晶体管的BiCMOS工艺实现能够提高整个ADC电路的稳定性和速度。本发明采用了两级运放结构，具有大的信号摆幅，非常适合在低电源电压下工作。

Description

一种运算放大器
技术领域
本发明属于集成电路领域，特别涉及一种运算放大器。
背景技术
在模拟-数字转换器(ADC)电路，尤其是流水线型模数转换器(PipelinedADC)电路中，高速高增益运算放大器有着广泛应用。其工作在负反馈闭环状态，用以产生精确的余量输出。放大器的增益决定了最终的稳态误差大小，放大器的速度(带宽)影响着整个ADC的工作速度。
在传统的CMOS工艺中，由于MOS晶体管的本征增益较低，所以放大器难以实现高增益。通常需要额外的电路技术来提高放大器的增益，比如基于负反馈的增益自举技术(gain-boosting)和共源共栅(cascode)技术。然而这些技术总是以牺牲速度和电压摆幅为代价。
因此需要设计一种新型运算放大器，不需要额外的电路提高放大器增益，节约成本，易于实现。
发明内容
本发明旨在解决上述技术问题，提供一种运算放大器，包括正向输入端、反向输入端、正向输出端以及反向输出端，还包括第一级放大模块以及第二级放大模块；
所述第一级放大模块具备：
作为输入管的第一MOS管和第二MOS管，所述第一MOS管的栅极连接至所述正相输入端，其源极接地，所述第二MOS管的栅极连接至所述反向输入端，其源极接地；
电流缓冲器，所述电流缓冲器包括第一BJT管和第二BJT管，所述第一BJT管的发射极与所述第一MOS管的漏极相连接，其集电极连接至第二中间节点；所述第二BJT管的发射极与所述第二MOS管的漏极相连接，集电极连接至第一中间节点，所述第一BJT管和所述第二BJT管的基极共同连接至偏置电压端；
第一负载，所述第一负载连接在所电源和所述第一中间节点、所述第二中间节点之间，用于提高输出阻抗；
所述第二级放大模块包括：
作为输入管的第五BJT管和第六BJT管，所述第五BJT管的基极与所述第一中间节点相连接，其发射极接地，其集电极连接至所述反向输出端，所述第六BJT管的基极与所述第二中间节点相连接；
正向反馈模块，所述正向反馈模块具备第三BJT管和第四BJT管，所述第三BJT管的基极与所述第一中间节点相连接，其集电极与所述第二中间节点相连接，其发射极接地，所述第四BJT管的基极与所述第二中间节点相连接，其集电极与所述第一中间节点相连接，其发射极接地；
第二负载，连接在电源和所述正向输出端以及所述反向输出端之间。
优选的，还具备频率补偿模块，包括顺次串联在所述第二中间节点和所述正向输出端之间的第一电阻和第一电容，以及顺次串联在所述第一中间节点和所述反向输出端之间的第二电阻和第二电容。
优选的，所述第一负载为三级共源共栅结构，其中第三MOS管和第四MOS管的栅极共同连接至偏置电压端，所述第三MOS管的漏极与所述第二中间节点相连接，所述第四MOS管的漏极与所述第一中间节点相连接；第五MOS管和第六MOS管的栅极共同连接至偏置电压端，所述第五MOS管漏极与所述第三MOS管的源极相连接，所述第六MOS管的漏极与所述第四MOS管的源极相连接；第七MOS管和第八MOS管的栅极共同连接至偏置电压端，所述第七MOS管的漏极与所述第五MOS管的源极相连接，其源极与电源相连接，所述第八MOS管的漏极与所述第六MOS管的源极相连接，其源极与电源相连接。
优选的，所述第二负载包括第九MOS管和第十MOS管，所述第九MOS管和第十MOS管的栅极共同连接至偏置电压端，所述第九MOS管的漏极与所述反向输出端相连接，其源极与电源相连接，所述第十MOS管的漏极与所述正向输出端相连接，其源极与电源相连接。
所述第三BJT管和所述第五BJT管设计为：IC3小于或等于其中Ic3为所述第三BJT管的集电极电流，β5为所述第五BJT管的放大系数，Ic5为所述第五BJT管的集电极电流。
优选的，所述第三MOS管～第十MOS管均为PMOS管，或均为PNP型BJT管。
优选的，所述第一MOS管和第二MOS管均为NMOS管。
优选的，所述第一～第六BJT管均为NPN型BJT管
本发明的运算放大器，能够为模数转换电路产生余量输出，通过双极型晶体管(BJT管)和CMOS晶体管的BiCMOS工艺实现，通过两级放大，并且通过正向反馈模块提供负阻抗来对第二级放大模块的输入进行补偿，具有较高的增益和速度，能够提高整个ADC电路的稳定性和速度。本发明采用了两级运放结构，具有大的信号摆幅，非常适合在低电源电压下工作。
附图说明
图1为本发明的运算放大器的电路图。
具体实施方式
下面结合附图和具体实施方式对本发明的运算放大器作进一步的详细描述，但不作为对本发明的限定。
如图1所示，本发明的运算放大器具备两级放大模块。
其中，第一放大模块包括：
用作输入管的第一MOS管M1和第二MOS管M2，第一MOS管M1的栅极连接至正向输入端Vin+，其源极接地，第二MOS管M2的栅极连接至反向输入端相Vin-，其源极接地。作为输入管的第一MOS管M1和第二MOS管M2具有非常高的输入阻抗，因此可以适用于开关电容电路。
第一BJT管和第二BJT管的基极共同连接至偏置电压端VB4，第一BJT管Q1的发射极与第一MOS管M1的漏极相连接，集电极与第二中间节点Y相连接，第二BJT管Q2的发射极与第二MOS管M2的漏极相连接，集电极与第一中间节点X相连接。第一BJT管Q1和第二BJT管Q1构成电流缓冲器。
由于第一MOS管M1和第二MOS管M2将输入电压信号Vin转换为电流信号，电流信号送到第一BJT管Q1和第二BJT管Q1构成的电流缓冲器后输出，由于BJT管相对MOS管具有高跨导(gm)和小寄生电容的优点，所以该节点的非主极点频率大大提高。此外，BJT管的输出阻抗远高于MOS管，所以输出阻抗大大提高。
另外，第一级放大模块还包括由第三MOS管M3～第八MOS管M8构成的三级共源共栅结构的负载。具体的，第三MOS管M3和第四MOS管M4的栅极共同连接至偏置电压端VB3，第三MOS管M3的漏极与第二中间节点Y相连接，第四MOS管M4的漏极与第一中间节点X相连接；第五MOS管M5和第六MOS管M6的栅极共同连接至偏置电压端VB2，第五MOS管M5漏极与第三MOS管M3的源极相连接，第六MOS管M6的漏极与第四MOS管M4的源极相连接；第七MOS管M7和第八MOS管M8的栅极共同连接至偏置电压端VB1，第七MOS管M7的漏极与第五MOS管M5的源极相连接，其源极与电源VDD相连接，第八MOS管M8的漏极与第六MOS管M6的源极相连接，其源极与电源VDD相连接。三级共源共栅结构用于进一步提高输出阻抗。
第二放大模块包括：
作为输入管的第五BJT管Q5和第六BJT管Q6，所述第五BJT管Q5的基极连接至第一中间节点X，发射极接地，集电极与反向输出端Vout-相连接，第六BJT管Q6的基极与第二中间节点Y相连接，发射极接地，集电极与正向输出端Vout+相连接。由于由于BJT管相比MOS管具有更高的跨导和更小寄生电容，所以输出端的频率大大提升。
但是由于第五BJT管Q5和第六BJT管Q6的输入阻抗(rbe)较低，因此对于放大器第一级而言，其会看到一个较低的电阻负载，从而大大降低第一级的增益，因此本发明中具备正反馈模块，以提供一个负阻抗来补偿第五BJT管Q5和第六BJT管Q6的输入阻抗。
正向反馈模块由第三BJT管Q3和第四BJT管Q4构成，第三BJT管Q3的基极与第一中间节点X相连接，集电极与第二中间节点Y相连接，发射极接地，第四BJT管Q4的基极与第二中间节点Y相连接，集电极与第一中间节点X相连接，发射极接地。
以下对正向反馈模块的补偿原理进行说明。
在第一中间节点X处，第三BJT管Q3和第四BJT管Q4对阻抗的贡献为：
式中，rbe3为第三BJT管Q3的输入阻抗，||表示并联，gm3为第三BJT管Q3的跨导，Ic3为第三BJT管Q3的集电极电流。
在第一中间节点X处，第五BJT管Q5的阻抗贡献为：
式中，rbe5为第五BJT管Q5的输入阻抗，β5为第五BJT管Q5的放大系数，Ic5为第五BJT管Q5的集电极电流。
因此，第三BJT管Q3～第六BJT管Q6对第一中间节点X的共同阻抗作用为Z3和Z5的并联，即：
因此，只要满足
则第三BJT管Q3和第四BJT管Q4就能将第五BJT管Q5和第六BJT管Q6的输入阻抗进行补偿。由于，在实际电路设计中，如果Z3的作用强过于Z5，则放大器第一级总的输出电阻会呈现负阻特性，从而可能破坏系统环路稳定性。因此，实际设计中，通常会设计Ic3略小于
第二级放大模块还具备第二负载，包括第九MOS管M9和第十MOS管M10，第九MOS管和第十MOS管的栅极共同连接至偏置电压端VB1，第九MOS管M9的漏极与所述反向输出端相连接Vout-，其源极与电源VDD相连接，第十MOS管M10的漏极与所述正向输出端Vout+相连接，其源极与电源VDD相连接。
另外，本发明中的运算放大器还包括频率补偿模块，依次串联在第二中间节点Y和正向输出端Vout+之间的第一电阻R1和第一电容C1，以及依次串联在第一中间节点X和反向输出端Vout-的第二电阻R2、第二电容C2。用于对输出做频率补偿。
本发明的运算放大器，能够为模数转换电路产生余量输出，通过双极型晶体管(BJT管)和CMOS晶体管的BiCMOS工艺实现，通过两级放大，并且通过正向反馈模块提供负阻抗来对第二级放大模块的输入阻抗进行补偿，具有较高的增益和速度，能够提高整个ADC电路的稳定性和速度。本发明采用了两级运放结构，具有大的信号摆幅，非常适合在低电源电压下工作。
以上具体实施方式仅为本发明的示例性实施方式，不能用于限定本发明，本发明的保护范围由权利要求书限定。本领域技术人员可以在本发明的实质和保护范围内，对本发明做出各种修改或等同替换，这些修改或等同替换也应视为落在本发明的保护范围内。

Claims (8)

1.一种运算放大器，包括正向输入端、反向输入端、正向输出端以及反向输出端，其特征在于，还包括第一级放大模块以及第二级放大模块；
所述第一级放大模块具备：
作为输入管的第一MOS管和第二MOS管，所述第一MOS管的栅极连接至所述正相输入端，其源极接地，所述第二MOS管的栅极连接至所述反向输入端，其源极接地；
电流缓冲器，所述电流缓冲器包括第一BJT管和第二BJT管，所述第一BJT管的发射极与所述第一MOS管的漏极相连接，其集电极连接至第二中间节点；所述第二BJT管的发射极与所述第二MOS管的漏极相连接，集电极连接至第一中间节点，所述第一BJT管和所述第二BJT管的基极共同连接至偏置电压端；
第一负载，所述第一负载连接在所电源和所述第一中间节点、所述第二中间节点之间，用于提高输出阻抗；
所述第二级放大模块包括：
作为输入管的第五BJT管和第六BJT管，所述第五BJT管的基极与所述第一中间节点相连接，其发射极接地，其集电极连接至所述反向输出端，所述第六BJT管的基极与所述第二中间节点相连接；
正向反馈模块，所述正向反馈模块具备第三BJT管和第四BJT管，所述第三BJT管的基极与所述第一中间节点相连接，其集电极与所述第二中间节点相连接，其发射极接地，所述第四BJT管的基极与所述第二中间节点相连接，其集电极与所述第一中间节点相连接，其发射极接地；
第二负载，连接在电源和所述正向输出端以及所述反向输出端之间。
2.如权利要求1所述的运算放大器，其特征在于，还具备频率补偿模块，包括顺次串联在所述第二中间节点和所述正向输出端之间的第一电阻和第一电容，以及顺次串联在所述第一中间节点和所述反向输出端之间的第二电阻和第二电容。
3.如权利要求1所述的运算放大器，其特征在于，所述第一负载为三级共源共栅结构，其中第三MOS管和第四MOS管的栅极共同连接至偏置电压端，所述第三MOS管的漏极与所述第二中间节点相连接，所述第四MOS管的漏极与所述第一中间节点相连接；第五MOS管和第六MOS管的栅极共同连接至偏置电压端，所述第五MOS管漏极与所述第三MOS管的源极相连接，所述第六MOS管的漏极与所述第四MOS管的源极相连接；第七MOS管和第八MOS管的栅极共同连接至偏置电压端，所述第七MOS管的漏极与所述第五MOS管的源极相连接，其源极与电源相连接，所述第八MOS管的漏极与所述第六MOS管的源极相连接，其源极与电源相连接。
4.如权利要求1所述的运算放大器，其特征在于，所述第二负载包括第九MOS管和第十MOS管，所述第九MOS管和第十MOS管的栅极共同连接至偏置电压端，所述第九MOS管的漏极与所述反向输出端相连接，其源极与电源相连接，所述第十MOS管的漏极与所述正向输出端相连接，其源极与电源相连接。
5.如权利要求1所述的运算放大器，其特征在于，所述第三BJT管和所述第五BJT管设计为：IC3小于或等于其中Ic3为所述第三BJT管的集电极电流，β5为所述第五BJT管的电流放大系数，Ic5为所述第五BJT管的集电极电流。
6.如权利要求1～5中任一项所述的运算放大器，其特征在于，所述第三MOS管～第十MOS管均为PMOS管，或均为PNP型BJT管。
7.如权利要求1～5中任一项所述的运算放大器，其特征在于，所述第一MOS管和第二MOS管均为NMOS管。
8.如权利要求1～5中任一项所述的运算放大器，其特征在于，所述第一～第六BJT管均为NPN型BJT管。
CN201510435783.0A 2015-07-22 2015-07-22 一种运算放大器 Active CN106712731B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510435783.0A CN106712731B (zh) 2015-07-22 2015-07-22 一种运算放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510435783.0A CN106712731B (zh) 2015-07-22 2015-07-22 一种运算放大器

Publications (2)

Publication Number Publication Date
CN106712731A true CN106712731A (zh) 2017-05-24
CN106712731B CN106712731B (zh) 2024-03-01

Family

ID=58895321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510435783.0A Active CN106712731B (zh) 2015-07-22 2015-07-22 一种运算放大器

Country Status (1)

Country Link
CN (1) CN106712731B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107743020A (zh) * 2017-11-30 2018-02-27 贝兹维仪器(苏州)有限公司 一种信号放大电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050162198A1 (en) * 2004-01-23 2005-07-28 Nec Electronics Corporation Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit
US20050162232A1 (en) * 2004-01-26 2005-07-28 Nec Electronics Corporation Operational amplifier including low DC gain wideband circuit and high DC gain narrowband gain circuit
CN1738189A (zh) * 2004-04-29 2006-02-22 线性技术公司 用于降低开关调节器的频谱噪声的频率调制方法和电路
CN101800550A (zh) * 2010-03-10 2010-08-11 浙江大学 一种用于高速流水线模数转换器的输入缓冲器电路
CN102664594A (zh) * 2012-05-29 2012-09-12 东南大学 一种具有温度补偿功能的对数放大器
CN202634367U (zh) * 2012-05-29 2012-12-26 东南大学 一种具有温度补偿功能的对数放大器
CN104113295A (zh) * 2014-04-30 2014-10-22 西安电子科技大学昆山创新研究院 一种低压全差分运算放大器电路
CN204794913U (zh) * 2015-07-22 2015-11-18 上海贝岭股份有限公司 一种运算放大器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050162198A1 (en) * 2004-01-23 2005-07-28 Nec Electronics Corporation Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit
US20050162232A1 (en) * 2004-01-26 2005-07-28 Nec Electronics Corporation Operational amplifier including low DC gain wideband circuit and high DC gain narrowband gain circuit
CN1738189A (zh) * 2004-04-29 2006-02-22 线性技术公司 用于降低开关调节器的频谱噪声的频率调制方法和电路
CN101800550A (zh) * 2010-03-10 2010-08-11 浙江大学 一种用于高速流水线模数转换器的输入缓冲器电路
CN102664594A (zh) * 2012-05-29 2012-09-12 东南大学 一种具有温度补偿功能的对数放大器
CN202634367U (zh) * 2012-05-29 2012-12-26 东南大学 一种具有温度补偿功能的对数放大器
CN104113295A (zh) * 2014-04-30 2014-10-22 西安电子科技大学昆山创新研究院 一种低压全差分运算放大器电路
CN204794913U (zh) * 2015-07-22 2015-11-18 上海贝岭股份有限公司 一种运算放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
钮文良: "电流模电路及其应用" *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107743020A (zh) * 2017-11-30 2018-02-27 贝兹维仪器(苏州)有限公司 一种信号放大电路

Also Published As

Publication number Publication date
CN106712731B (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
US9634685B2 (en) Telescopic amplifier with improved common mode settling
CN104242879B (zh) 一种用于高速模数转换器的高速低失调动态比较器
CN104393846B (zh) 运算放大器
CN102611400B (zh) 高增益单级跨导运算放大器
CN106953606B (zh) 全差分放大器及应用其的余量增益电路
CN101839941B (zh) 信号感测放大器
US20070241818A1 (en) Class ab folded cascode stage and method for low noise, low power, low-offset operational amplifier
Ahmed et al. An improved recycling folded cascode amplifier with gain boosting and phase margin enhancement
CN110912540A (zh) 一种低动态失配的高速预放大锁存比较器
CN201846315U (zh) 一种数字可变增益放大器
CN112398452B (zh) 一种应用于流水线模数转换器的运算放大电路
WO2022027750A1 (zh) 一种比较器及模数转换器
CN106712731A (zh) 一种运算放大器
CN201323554Y (zh) 增益辅助放大电路
RU2416146C1 (ru) Дифференциальный усилитель с повышенным коэффициентом усиления
CN106921349B (zh) 基于反相器结构的放大器
CN111384940B (zh) 一种高线性度宽摆幅cmos电压跟随器
US7986185B2 (en) Rail-to-rail Miller compensation method without feed forward path
US9716472B2 (en) Voltage follower circuit to mitigate gain loss caused by finite output impedance of transistors
CN114900139A (zh) 一种全差分运算放大器的共模反馈电路
CN211089632U (zh) 一种高线性度宽摆幅cmos电压跟随器
CN204794913U (zh) 一种运算放大器
Nieminen et al. Single and two-stage OTAs for high-speed CMOS pipelined ADCs
CN111865243A (zh) 一种适用于生物医学信号采集模拟前端的可变增益放大器
Kai et al. A 168 dB high gain folded cascode operational amplifier for Delta-Sigma ADC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant