CN106708776A - 数据传收系统 - Google Patents

Abstract

一种数据传收系统，包括多晶胞芯片以及存取装置。其中此多晶胞芯片是可使用的。上述的多晶胞芯片包括半导体基底、多个晶胞以及多个信号传输线组。晶胞配置在半导体基底上。任二相邻晶胞间具有相隔空间。此信号传输线可分别配置在至少部分此些相隔空间上，并可分别用以进行至少部分相邻晶胞间的信号传输。多晶胞芯片可通过部分此些相隔空间进行切割以切断部分此些信号传输线组，致使多晶胞芯片可被分割为多个子芯片，其中切割后的部分子芯片仍可使用。存取装置通过介面晶胞与信号传输线组中的一个或多个来与设定晶胞进行数据传收动作。

Description

数据传收系统

技术领域

本发明是涉及一种数据传收系统，尤其涉及一种多晶胞芯片的数据传收系统。

背景技术

随着电子科技的不断发展，更人性化、功能性更复杂之电子产品不断地推陈出新，人们对于电子产品的数据处理能力的要求也愈来愈高。在现行的电子技术当中，通常可在电子产品中配置多个处理芯片，并将所要处理的数据通过此些处理芯片进行分散处理，以提升电子产品的数据处理能力。

当单一存取装置需要针对多个处理器进行数据传输时，常会因硬件所能提供的频宽限制，而降低了数据的传输效率。这种情况，在当需要进行大量的数据传输动作时，存取装置就无法即时的完成数据存取的动作，造成系统效率的下降。

发明内容

本发明提供一种数据传收系统，提升与多晶胞芯片中的晶胞间进行数据传输的效率。

本发明的数据传收系统包括多晶胞芯片以及存取装置。本发明的多晶胞芯片接上所需电源及信号后是可使用的，所述多晶胞芯片可包括半导体基底、多个晶胞以及多组信号传输线。此些晶胞可配置在半导体基底上。此些晶胞中的任二相邻晶胞间可具有相隔空间。此些信号传输线可分别配置在至少部分此些相隔空间上，并分别用以进行至少部分相邻晶胞间的信号传输。上述的多晶胞芯片可通过部分此些相隔空间进行切割以切断部分此些信号传输线，致使多晶胞芯片可被分割为多个子芯片，所述切割后的部分这些子芯片接上所需电源及信号后仍可使用。存取装置耦接至晶胞中的多个介面晶胞，所述，存取装置通过介面晶胞与信号传输线组中的一个或多个来与设定晶胞进行数据传收动作。

在本发明的一实施例中，上述的介面晶胞上具有多个焊垫。存取装置与介面晶胞中上的焊垫相耦接。

在本发明的一实施例中，上述的各信号传输线组具有多个金属导线，且金属导线配置在半导体基底上。

在本发明的一实施例中，当上述的存取装置要传输第一数据至设定晶胞时，存取装置区分第一数据为多个第二数据，并分别传送第二数据至介面晶胞，介面晶胞并通过信号传输线组中的一个或多个来传送第二数据至设定晶胞。

在本发明的一实施例中，上述的介面晶胞并分别依据与设定晶胞间的位置关系来分别设定多个传输路径，介面晶胞分别依据传输路径分别传送第二数据至设定晶胞。

在本发明的一实施例中，当上述的存取装置要接收设定晶胞所传出的第一数据时，设定晶胞区分第一数据为多个第二数据，并通过信号传输线组中的一个或多个来分别传送第二数据至介面晶胞，并且，存取装置由介面晶胞获得第二数据，并借以获得第一数据。

在本发明的一实施例中，上述的设定晶胞设定多个传输路径以分别传送第二数据至介面晶胞，各传输路径分别依据设定晶胞以及介面晶胞的位置关系来设定。

在本发明的一实施例中，上述的各信号传输线组提供的传输数据宽度大于存取装置与各介面晶胞间的传输数据宽度。

在本发明的一实施例中，上述的设定晶胞为介面晶胞的所述之一。

在本发明的一实施例中，上述的相邻晶胞间的相隔空间提供以做为切割空间。

基于上述，本发明使多个介面晶胞耦接至存取装置，并配合多晶胞芯片中的连系各相邻晶胞间的信号传输线组，来完成存取装置与设定晶胞间的数据传输动作。借此，数据可以区分为多个区块来通过不同的路径平行的进行传输。如此一来，存取装置与设定晶胞间的数据传输动作的数据传输的效率可以有效的被提升。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图示作详细说明。

附图说明

图1为本发明一实施例的数据传收系统的示意图。

图2为本发明实施例的数据传收系统的传输方式的示意图。

图3为本发明实施例的数据传输的动作流程图。

附图标记：

100：数据传收系统

110：多晶胞芯片

120：存取装置

SUB：半导体基底

111～116：晶胞

OCI1～OCI7：信号传输线组

PAD：焊垫

DA1～DA4：数据栏位

PA1、PA3、PA4、PA2：电性连接路径

S310～S360：数据传输步骤

具体实施方式

请参照图1，图1为本发明一实施例的数据传收系统的示意图。数据传收系统100包括多晶胞芯片110以及存取装置120。多晶胞芯片110则具有半导体基底SUB，并包括多个晶胞111～116以及多个信号传输线组OCI1～OCI7。晶胞111～116配置并排列在半导体基底SUB上，且相邻的晶胞间具有至少一相隔空间。另外，各信号传输线组OCI1～OCI7被配置在相邻的晶胞间的相隔空间上，并作为相邻晶胞间的数据传输动作的媒介。举例来说明，信号传输线组OCI1配置在晶胞111及与其相邻的晶胞112间的相隔空间上。信号传输线组OCI1耦接晶胞111、112并作为晶胞111、112间的数据传输动作的媒介。另外，相邻晶胞间的相隔空间可以提供作为切割道而成为切割的空间。换句话说，当所需要的晶胞数量可以较少时，可以通过切割的动作使多晶胞芯片110变成多个子芯片(包括多个单个晶胞或多个晶胞)，并且，切割后的部分的子芯片在接收电源电压后仍可正常独立运作。

各信号传输线组OCI1～OCI7可以包括多条导线，这些导线可以利用覆盖半导体基底SUB的一层或多层的图案化金属层来形成。

另外，在本发明一实施例中，各晶胞111～116并可具有多个焊垫PAD，这些焊垫PAD可配置在晶胞111～116的表层上。

在晶胞111～116中有多个介面晶胞(例如晶胞111～114)，存取装置120耦接至这些介面晶胞(晶胞111～114)，并通过介面晶胞来与晶胞111～116中的至少任一进行数据传输。

在本实施例中，存取装置120可通过封装打线来与介面晶胞上的焊垫PAD产生电性连接，另外，存取装置120亦可通过例如金属凸块及软性电路板与介面晶胞上的焊垫PAD产生电性连接，没有固定的限制。

在关于数据的传输细节方面，请参照图2表示的本发明实施例的数据传收系统100的传输方式的示意图。当存取装置120要传送数据至晶胞115时，晶胞115为设定晶胞，存取装置120可将要传送的第一数据区分成四个第二数据，并将区分出的四个第二数据分别放置在数据栏位DA1～DA4中，所述，第二数据的位元数可以是第一数据的位元数的四分之一。接着，在接下来的第一时间区间中，存取装置120通过与晶胞111、112、115、116的焊垫间的电性连接路径PA1、PA3、PA4以及PA2将数据栏位DA1、DA4、DA3以及DA2中的第二数据分别传送至晶胞111、112、115以及116。

并且，在第二时间区间中，晶胞111可将所接收到的数据栏位DA1中的第二数据通过信号传输线组OCI1传送至晶胞112，同时，晶胞112以及116可分别通过信号传输线组OCI4、OCI5以分别将数据栏位DA4、DA2的第二数据传送至晶胞115，在此同时，晶胞115可获得数据栏位DA2、DA3以及DA4的第二数据。

在第二时间区间后的第三时间区间，晶胞112可将晶胞111所传至的数据栏位DA1中的第二数据通过信号传输线组OCI4转传至晶胞115，如此一来，晶胞115可获得所有的数据栏位DA1～DA4的第二数据，并通过合并所有的第二数据以获得第一数据，完成数据的传输动作。

由上述的说明可以得知，一个具有较大数据宽度的数据可以被区分为多个具有较小数据宽度的数据，如此，存取装置120可通过一次性的传输动作，将全部的数据传送至多个作为介面晶胞的晶胞111、112、116、115，接着通过晶胞111、112、116、115间的信号传输线组OCI1、OCI4、OCI5、OCI6来将所有数据汇整至作为设定晶胞的晶胞115上以完成数据传输过程。值得注意的是，相对于存取装置120与作为介面晶胞的晶胞111、112、115、116的焊垫间的连接形式，信号传输线组OCI1、OCI4、OCI5、OCI6是利用与晶胞111、112、115、116相同的积体电路中的图案化金属层来形成的金属导线所建构，因此，信号传输线组OCI1、OCI4、OCI5、OCI6可以具有较小的寄生电容、电阻值，而可以提供相对高的数据传输速度的能力。而本实施例中，数据传输速度较慢的存取装置120与晶胞间的数据传输次数被减少，并且，通过有效的同步传输多个第二数据，可有效提升数据传输的效率。

附带一提的，介面晶胞传送第二数据至设定晶胞的传输路径，可以依据介面晶胞与设定晶胞间的相对位置关系来决定。举例来说，在本实施例中，作为介面晶胞的晶胞111在决定传输路径时，晶胞111可通过晶胞112或116方能到达晶胞115，因此，晶胞111可决定其第二数据的传输路径为晶胞111→晶胞112→晶胞115，或者也可以设定为晶胞111→晶胞116→晶胞115。

在另一方面，当晶胞115要传送数据至存取装置120时，晶胞115为设定晶胞。并且，晶胞115将所有传送的第一数据区分为四个第二数据D1～D4，所述，第一数据的位元数可以是第二数据的位元数的四分之一。

接着，在第一时间区间中，晶胞115可以将所述的两个第二数据D1、D2通过信号传输线组OCI4传送至晶胞112，并将第二数据D3通过信号传输线组OCI6传送至晶胞116。接着，在第二时间区间中，晶胞112可通过信号传输线组OCI1将其所收到的数据D2传送至晶胞111。

再接下来的第二时间区间中，基于晶胞111、112、115、116皆为介面晶胞，晶胞111、112、115、116可分别将所获得的第二数据D2、D1、D4、D3，通过其焊垫分别经过电性连接路径PA1、PA3、PA4以及PA2传送至存取装置120。如此一来，通过合并所接收到的第二数据D2、D1、D4、D3，存取装置120可顺利的接收到晶胞115所要传出的第一数据。

由上述的说明可以得知，本发明实施例降低了具有较低速度的存取装置120与晶胞间的数据传输动作，并通过同步传输多个第二数据的作法，有效提升数据传输的速度。

附带一提的，设定晶胞传送第二数据至介面晶胞的传输路径，可以依据设定晶胞与介面晶胞间的相对位置关系来决定。举例来说，在本实施例中，作为设定晶胞的晶胞115在决定传输第二数据至晶胞111的传输路径时，晶胞115可通过晶胞112或116方能到达晶胞111，因此，晶胞115可决定其第二数据的传输路径为晶胞115→晶胞112→晶胞111，或者也可以设定为晶胞115→晶胞116→晶胞111。

在本实施例中，各信号传输线组OCI1、OCI4、OCI5、OCI6提供的传输数据宽度大于存取装置120与各作为介面晶胞的晶胞111、112、115、116间的传输数据宽度。所述，各信号传输线组OCI1、OCI4、OCI5、OCI6提供的传输数据宽度可以为存取装置所提供的传输数据宽度N倍，N为大于1的整数。

另外，在上述的说明中，晶胞115同时作为设定晶胞以及介面晶胞，在本发明实施例中，设定晶胞未必须要是设定晶胞的其中之一。另外，介面晶胞的数量也没有一定的限制，本领域技术人员可依据实际的需求设定介面晶胞的数量，前述实施例的四个设定晶胞仅只是一个说明范例，不用以限制本发明。

以下请同步参照图2及图3，其中，图3为本发明实施例的数据传输的动作流程图。在步骤S310中，进行介面晶胞以及设定晶胞间的传输路径设定。以图2为范例，以晶胞115为设定晶胞，晶胞111、112、115、116皆为介面晶胞，晶胞115与晶胞111、112、115、116分别可设定为：晶胞115→信号传输线组OCI4→晶胞112→信号传输线组OCI1→晶胞111、晶胞115→信号传输线组OCI4→晶胞112、晶胞115→晶胞115、晶胞115→信号传输线组OCI6→晶胞116。

接着，在步骤S320中，针对通讯要求进行设定，也就是设定数据传输的存取需求是由存取装置120或是晶胞115所提出的，而这个通讯需求是提取数据或是存入数据。在步骤S330，则可以依据步骤S320的设定来判断出数据传输是由晶胞115传送至存取装置120，或是由存取装置120传送至晶胞115。当步骤S330判断出数据传输是由晶胞115传送至存取装置120，则执行步骤S341～S343，相对的，当步骤S330判断出数据传输是由存取装置120传送至晶胞115，则执行步骤S351～S354。

在步骤S341中，晶胞115可将32位元的数据分成4个8位元的数据E、A、D、B，并将所述的数据E、A以{E、X、A、X}的格式，以24位元的形式分别通过信号传输线组OCI4、OCI6传送至晶胞112、116，所述的X表示该栏位中的数据可忽略(don’t care)。借此，晶胞112、116可依据{E、X、A、X}的数据栏位次序来分别获得数据A、E。接着，在步骤S342中，晶胞115将数据D以{X、X、D、X}的格式，以24位元的形式分别通过信号传输线组OCI4传送至晶胞112，接着，晶胞112通过信号传输线组OCI1将数据D以{X、X、D、X}的格式传送至晶胞111，如此一来，晶胞111可获得数据D。

在步骤S343中，晶胞112、115、116、111将数据E、B、A、D传送至其所属的焊垫上，进一步，并通过焊垫与存取装置120的连接路径，将数据E、B、A、D传送至存取装置120，以完成一笔数据的传输动作(步骤S360)，并回到步骤S330以准备进行下一笔的数据传输动作。

附带一提的，在步骤S343中，晶胞112、115、116、111将数据传输至存取装置120的时间可以不一定是一致的。所述，晶胞115对应的数据B最早获得，可以先行传输至存取装置120，而晶胞116、112的数据E、A较晚获得可以较晚进行传送。而晶胞111对应的数据D可最晚进行传送。当然，各晶胞112、115、116、111将数据传输至存取装置120的时间可以依据存取装置120实际运作的状态加以调整，没有特殊的限制。

在另一方面，步骤S351中，存取装置120将所要传输的数据区分为数据E、B、D、A，并通过与晶胞上的焊垫所形成的电性连接将数据E、B、D、A分别传送至晶胞116、115、111、112。接着，在步骤S352中，晶胞112通过信号传输线组OCI4传送数据A至晶胞115，晶胞116通过信号传输线组OCI6传送数据E至晶胞115，并且晶胞111通过信号传输线组OCI1传送数据D至晶胞115。

在步骤S353中，晶胞112进一步通过信号传输线组OCI4传送数据D至晶胞115，并且，在步骤S354中，晶胞115可接收到数据E、B、D、A，并通过合并数据E、B、D、A来获得完整的数据，且完成一笔数据的传输动作(步骤S360)。接着，则可回到步骤S330以准备进行下一笔的数据传输动作。

综上所述，本发明通过介面晶胞与存取装置形成的电性连接路径，再配合设定晶胞与介面晶胞间的信号传输线组来进行数据传输动作。所述，存取装置与介面晶胞间的数据传输次数可降至最低，并配合相对高速的晶胞间的信号传输线组进行数据传输，可有效提升数据传输的效率。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (10)

1.一种数据传收系统，其特征在于，包括：

多晶胞芯片，包括：

半导体基底；

多个晶胞，配置在该半导体基底上，该些晶胞中的任二相邻晶胞间具有相隔空间；以及

多个信号传输线组，该些信号传输线组分别配置在至少部分该些相隔空间上，并分别用以进行至少部分相邻晶胞间的信号传输，

其中该多晶胞芯片是可使用的，且该多晶胞芯片通过部分该些相隔空间进行切割以切断部分该些信号传输线组，致使该多晶胞芯片被分割为多个子芯片，其中切割后的部分该些子芯片仍可使用；以及

存取装置，耦接该些晶胞中的多个介面晶胞，

其中，该存取装置通过该些介面晶胞与该些组信号传输线组中的一个或多个来与设定晶胞进行数据传收。

2.根据权利要求1所述的数据传收系统，其特征在于，该些介面晶胞上具有多个焊垫，该存取装置与该些介面晶胞中上的焊垫相耦接。

3.根据权利要求1所述的数据传收系统，其特征在于，各该信号传输线组具有多个金属导线，且该些金属导线配置在该半导体基底上。

4.根据权利要求1所述的数据传收系统，其特征在于，当该存取装置要传输第一数据至该设定晶胞时，该存取装置区分该第一数据为多个第二数据，并分别传送该些第二数据至该些介面晶胞，该些介面晶胞并通过该些组信号传输线组中的一个或多个来传送该些第二数据至该设定晶胞。

5.根据权利要求4所述的数据传收系统，其特征在于，该些介面晶胞并分别依据与该设定晶胞间的位置关系来分别设定多个传输路径，该些介面晶胞分别依据该些传输路径分别传送该些第二数据至该设定晶胞。

6.根据权利要求1所述的数据传收系统，其特征在于，当该存取装置要接收该设定晶胞所传出的第一数据时，该设定晶胞区分该第一数据为多个第二数据，并通过该些组信号传输线组中的一个或多个来分别传送该些第二数据至该些介面晶胞，并且，该存取装置由该些介面晶胞获得该些第二数据，并借以获得该第一数据。

7.根据权利要求6所述的数据传收系统，其特征在于，该设定晶胞设定多个传输路径以分别传送该些第二数据至该些介面晶胞，各该传输路径分别依据该设定晶胞以及该些介面晶胞的位置关系来设定。

8.根据权利要求1所述的数据传收系统，其特征在于，各该组信号传输线组提供的传输数据宽度大于该存取装置与各该介面晶胞间的传输数据宽度。

9.根据权利要求1所述的数据传收系统，其特征在于，该设定晶胞为该些介面晶胞的其中之一。

10.根据权利要求1所述的数据传收系统，其特征在于，相邻晶胞间的该相隔空间提供以做为切割空间。