CN106707683B - 测试图形的形成方法 - Google Patents
测试图形的形成方法 Download PDFInfo
- Publication number
- CN106707683B CN106707683B CN201510471306.XA CN201510471306A CN106707683B CN 106707683 B CN106707683 B CN 106707683B CN 201510471306 A CN201510471306 A CN 201510471306A CN 106707683 B CN106707683 B CN 106707683B
- Authority
- CN
- China
- Prior art keywords
- test pattern
- test
- design
- pattern
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一种测试图形的形成方法，通过对原始测试图形库中的原始测试图形进行一系列的变换，最终得到第一测试图形和第二测试图形，将所述第一测试图形和第二测试图形添加至原始测试图形库中，形成新的测试图形库。所述新的测试图形库中除了包括多个原始测试图形外，还包括第一测试图形和第二测试图形，大大丰富了新的测试图形库中的测试图形的种类和数量。因此，后续对客户提供的原始设计图形进行拆解检测时，可获得最优的、最准确的第一设计图形和第二设计图形，有助于后续形成良率更高的产品。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种测试图形的形成方法。
背景技术
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，半导体制造难度也与日俱增。光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点的越来越低，半导体技术中设计的最小线宽和间距不断缩小，当曝光线条的特征尺寸接近曝光系统的理论分辨率极限时，半导体衬底表面的成像会产生严重的畸变，从而导致光刻图形的质量严重下降。
为了减小光学邻近效应的影响，现有技术提出了光刻分辨率增强技术(RET)，其中备受关注的就是双重图形化(Double Pattern)技术，双重图形化技术和光学邻近校正(OPC)相互配合可共同推动掩膜制造技术的进步，使可制造设计得以应对制造极限的挑战。现有技术中，其具体步骤包括：
客户提供原始设计图形；拆解客户提供的原始设计图形，将其分为第一设计图形和第二设计图形，其中，所述第一设计图形和第二设计图形均通过约束检测(ConstraintCheck)、冲突检测(Conflict Check)、光学邻近校正检测(Optical Printing Check)等，只要其中任一项检测不合格，则需重新对原始设计图形进行拆解，直至上述检测全部合格时为止；根据第一设计图形形成第一掩模板，所述第一掩模板上具有第一设计图形；根据第二设计图形设计第二掩模板，所述第二掩模板上具有第二设计图形；以所述第一掩模板和第二掩模板为掩膜，在半导体衬底表面进行光刻工艺，形成与原始设计图形相对应的产品。
然而，现有技术采用双重图形化技术制造出的产品的良率仍然有待提高。
发明内容
本发明解决的问题是提供一种测试图形的形成方法，通过上述测试图形对上述拆分得到的第一设计图形和第二设计图形进行检测，以得到更为严格准确的第一设计图形和第二设计图形，使得后续形成原始设计图形更为接近的产品，从而提高产品的良率。
为解决上述问题，本发明提供一种测试图形的形成方法，包括：提供设计图形库，获得设计图形库中设计图形的最小设计线宽，并获得相邻设计图形之间的最小设计间距；提供原始测试图形库，所述原始测试图形库中具有多个原始测试图形，所述多个原始测试图形具有第一线宽，且相邻原始测试图形之间的距离为第一间距；放大所述多个原始测试图形和多个原始测试图形之间的距离，获得多个过渡测试图形，使所述多个过渡测试图形具有第二线宽，相邻过渡测试图形之间的距离为第二间距，其中，所述第二线宽为最小设计线宽的倍数，所述第二间距为最小设计间距的倍数；在相邻过渡测试图形的中心位置添加中间测试图形，所述中间测试图形的长度方向与相邻测试图形的长度方向一致；缩小所述过渡测试图形对应的倍数，得到第一测试图形，放大所述中间测试图形，得到第二测试图形，所述第一测试图形和第二测试图形均具有最小设计线宽，并且所述第一测试图形和第二测试图形之间的距离为最小设计间距；将所述第一测试图形和第二测试图形添加至原始测试图形库中，形成新的测试图形库。
可选的，所述设计图形库中的设计图形在曝光系统的实际分辨率极限之外，所述原始测试图形在曝光系统的实际分辨率极限之内。
可选的，所述设计图形库中的设计图形与客户提供的原始设计图形相对应。
可选的，所述倍数为大于等于2的整数倍。
可选的，所述中间测试图形为细长条型。
可选的，所述中间测试图形的长度方向尺寸与宽度方向尺寸的比值大于等于3:1。
可选的，所述中间测试图形的长度方向尺寸与宽度方向尺寸的比值大于等于5:1。
可选的，还包括：形成与所述第一测试图形相对应的第一测试掩模板；形成与所述第二测试图形相对应的第二测试掩模板。
可选的，还包括：在将客户提供的原始设计图形拆解后，利用新的测试图形库中的测试图形对拆解得到的图形进行约束检测。
可选的，还包括：当约束检测通过后，再将拆解得到的图形再次装配起来，利用新的测试图形库中的测试图形进行冲突检测。
可选的，还包括：当冲突检测通过后，利用新的测试图形库中的测试图形，对拆解得到的图形进行光学邻近校正检测。
与现有技术相比，本发明的技术方案具有以下优点：
通过对原始测试图形库中的原始测试图形进行一系列的变换，最终得到第一测试图形和第二测试图形，将所述第一测试图形和第二测试图形添加至原始测试图形库中，形成新的测试图形库。所述新的测试图形库中除了包括多个原始测试图形外，还包括第一测试图形和第二测试图形，大大丰富了新的测试图形库中的测试图形的种类和数量。因此，后续对客户提供的原始设计图形进行拆解检测时，可获得最优的、最准确的第一设计图形和第二设计图形，有助于后续形成良率更高的产品。
进一步的，还包括：形成与所述第一测试图形相对应的第一测试掩模板；形成与所述第二测试图形相对应的第二测试掩模板。后续在实际光刻工艺过程中，可进一步检测第一设计图形和第二设计图形，以获得更优、更准确的拆解图形，以在实际光刻工艺中形成更接近原始设计图形的产品，提高制造出的产品的良率。
附图说明
图1-图5是本发明实施例的测试图形的形成过程的示意图。
具体实施方式
正如背景技术所述，现有技术采用双重图形化技术制造出的产品的良率仍然有待提高。
经过研究发现，现有技术在对拆解得到的第一设计图形和第二设计图形进行各种检测时，实际是跟测试图形库(library)里的测试图形进行比对，也就是说，测试图形库中的测试图形的种类和数量会影响到检测结果。例如，测试图形库中的测试图形的种类较少或者数量较少，通过前述约束检测(Constraint Check)、冲突检测(Conflict Check)、光学邻近校正检测(Optical Printing Check)等各种检测后，得到的第一设计图形和第二设计图形事实上可能并非最优的拆解图形，当所述第一设计图形和第二设计图形与最优的拆解图形差距较大时，则会严重影响制造出的产品的良率。
进一步研究，本发明的实施例中提供了一种测试图形的形成方法，在现有数量和种类的测试图形的基础上，经过相应变换，得到新的数量和种类更多的测试图形，将其加入到测试图形库中。由于测试图形库中测试图形的数量和种类更多，在对拆解的第一设计图形和第二设计图形进行检测时，受到的检测更加全面，因而通过上述全面检测的第一设计图形和第二设计图形更为严格准确，更加接近最优的拆解图形，因此，后续形成原始设计图形更为接近的产品，从而提高产品的良率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供设计图形库，获得设计图形库中设计图形100的最小设计线宽CD0，并获得相邻设计图形100之间的最小设计间距Pitch0。
所述设计图形库中包含多个设计图形100，所述设计图形100与客户所提供的原始设计图形(未图示)相对应，即客户提供的几乎所有原始设计图形都能在设计图形库中找到相同形状、大小的设计图形100。
本发明的实施例中，所述多个设计图形100均超越了曝光系统的实际分辨率极限，在曝光系统的实际分辨率极限之外，即直接采用现有曝光系统是无法制造出上述设计图形100的。因此，需要对所述设计图形库中的设计图形100予以拆解，用双重图形化技术达到在现有曝光系统中制造出上述设计图形100的目的。例如，现有曝光系统的实际分辨率极限为：能直接制造出的图形的最小线宽CD*为45nm，相邻图形的最小间距Pitch*为90nm。而所述图形数据库中的设计图形100的最小设计线宽CD0为32nm，最小设计间距Pitch0为64nm，均超越了现有曝光系统的实际分辨率极限，需要将上述设计图形100予以拆解，通过双图形技术形成多次掩膜的方式，在现有曝光系统下制造出上述设计图形100。
需要说明的是，在本发明的其他实施例中，所述最小设计线宽CD0、最小设计间距Pitch0还可以为其他值，只要是超越了现有曝光系统的实际分辨率极限(即CD0<CD*，Pitch0<Pitch*)均适用于本发明。
请参考图2，提供原始测试图形库，所述原始测试图形库中具有多个原始测试图形200，所述多个原始测试图形200具有第一线宽CD1，且相邻原始测试图形200之间的距离为第一间距Pitch1。
所述原始测试图形库为现有图形库中的图形，用于现有技术中完成各种测试，例如约束检测(Constraint Check)、冲突检测(Conflict Check)、光学邻近校正检测(Optical Printing Check)等。正如前文所述，现有技术在对拆解得到的第一设计图形和第二设计图形进行各种检测时，实际是跟测试图形库(library)里的测试图形进行比对，也就是说，测试图形库中的测试图形的种类和数量会影响到检测结果。例如，测试图形库中的测试图形的种类较少或者数量较少，通过前述约束检测(Constraint Check)、冲突检测(Conflict Check)、光学邻近校正检测(Optical Printing Check)等各种检测后，得到的第一设计图形和第二设计图形事实上可能并非最优的拆解图形，当所述第一设计图形和第二设计图形与最优的拆解图形差距较大时，则会严重影响制造出的产品的良率。
在现有数量和种类的测试图形的基础上，经过相应变换，得到新的数量和种类更多的测试图形，将其加入到测试图形库中。由于测试图形库中测试图形的数量和种类更多，在对拆解的第一设计图形和第二设计图形进行检测时，受到的检测更加全面，因而通过上述全面检测的第一设计图形和第二设计图形更为严格准确，更加接近最优的拆解图形，因此，后续形成原始设计图形更为接近的产品，从而提高产品的良率。
本发明的实施例中，所述原始测试图形200均未达到曝光系统的实际分辨率极限，在曝光系统的实际分辨率极限之内，即在现有曝光系统下，可以直接制造出所述原始测试图形200。也就是说，所述原始测试图形200的第一线宽CD1大于等于现有曝光系统能直接制造出的图形的最小线宽CD*，所述原始测试图形200的第一间距Pitch1大于等于现有曝光系统能直接制造出的图形的最小间距Pitch*。例如，所述原始测试图形200的第一线宽CD1为45nm，所述原始测试图形200的第一间距Pitch1为90nm。
请参考图3，放大所述多个原始测试图形200(图2所示)和多个原始测试图形200之间的距离，获得多个过渡测试图形300，使所述多个过渡测试图形300具有第二线宽CD2，相邻过渡测试图形之间的距离为第二间距Pitch2，其中，所述第二线宽CD2为最小设计线宽CD0的倍数，所述第二间距Pitch2为最小设计线宽Pitch0的倍数。
经研究发现，可以通过在相邻原始测试图形200之间的中心位置处添加一新的图形的方式，来丰富测试图形库中测试图形的种类和数量。为了给新的图形提供空间，需要对原始测试图形200进行处理，即将原始测试图形200和相邻原始测试图形200之间的距离均放大，得到过渡测试图形300和相邻过渡测试图形300之间的距离。
由于后续还需对过渡测试图形300和相邻过渡测试图形300之间的距离进一步变换，将第二线宽CD2和第二间距Pitch2缩小至设计图形100(如图1所示)所对应的最小设计线宽CD0和最小设计间距Pitch0，为便于后续缩小第二线宽CD2和第二间距Pitch2的步骤，优选的，所述第二线宽CD2为最小设计线宽CD0的整数倍数，所述第二间距Pitch2为最小设计间距Pitch0的整数倍数，且所述整数大于等于2。
本发明的实施例中，所述第二线宽CD2为最小设计线宽CD0的两倍，所述第二间距Pitch2为最小设计间距Pitch0的两倍，即所述第二线宽CD2为64nm，第二间距为128nm。
需要说明的是，在本发明的其他实施例中，所述倍数还可以为其他任意倍数，并不局限于整数倍数，只要后续还可以将过渡测试图形300变换至具有最小设计线宽CD0的图形，将相邻过渡测试图形300之间的距离变换至最小设计间距Pitch0即可。
请参考图4，在相邻过渡测试图形300的中心位置添加中间测试图形400，所述中间测试图形400的长度方向与相邻测试图形300的长度方向一致。
经研究发现，将上述变换后，得到的相邻过渡测试图形300之间具有充足的空间，可以在所述相邻过渡测试图形300之间的中心位置处添加中间测试图形，用于作为新的测试图形库中图形的基础，所述中间测试图形400在后续变换后添加进新的测试图形库。
所述中间测试图形400的形状、大小并无特别限制，为便于后续将其放大至原始线宽CD0，并保证其与周围图形之间的距离为原始间距Pitch0，优选的，所述中间测试图形400为细长条型，即长度方向尺寸明显大于宽度方向尺寸，例如长度方向尺寸与宽度方向尺寸大于等于3:1、或大于等于5:1等。本发明的实施例中，所述中间测试图形400的长度方向尺寸与宽度方向尺寸的比值为10:1，其长度为40nm，宽度为4nm。
请参考图5，缩小所述过渡测试图形300对应的倍数，得到第一测试图形310，放大所述中间测试图形400，得到第二测试图形410，所述第一测试图形310和第二测试图形410均具有最小设计线宽CD0，并且所述第一测试图形和第二测试图形之间的距离为最小设计间距Pitch0。
如前文所述，在将客户提供的原始设计图形拆解后，需要利用新的测试图形库中的测试图形进行各种测试，例如，对拆解得到的图形分别进行约束检测(ConstraintCheck)，当约束检测通过后，再将拆解得到的图形再次装配起来进行冲突检测(ConflictCheck)，之后还要对拆解得到的图形进行光学邻近校正检测(Optical Printing Check)等，以便于得到更为准确的第一设计图形和第二设计图形。在上述各种测试或检测时，只要满足对应的设计规则，即视为通过，否则就需要重新对原始图形进行拆解，然后再进行测试，以较大限度的解决颈缩、线条末端缩短、由于两次曝光步骤所引起的尺寸误差、精度误差等。
所述第一测试图形310和所述第二测试图形410均用于对前述拆解得到的图形进行测试。其中，所述第一测试图形310由原始测试图形库中的原始测试图形200(如图2所示)经放大、缩小后得到，使原本具有第一线宽CD1的原始测试图形200变为具有原始线宽CD0的第一测试图形310，所述第一测试图形310与设计图形库中的设计图形100相对应；所述第二测试图形410由后续添加的中间测试图形400变换(放大)后得到，所述第二测试图形410也具有原始线宽CD0。虽然所述第二测试图形410在设计图形库中找不到图形与其相对应，但是正是因为这样，所述第二测试图形410才弥补了客户提供的原始设计图形无法准确拆解成双重图形化技术的多个图形的遗憾。
本发明的实施例中，所述第一测试图形310的宽度为32nm，第二测试图形410的宽度为32nm，所述第一测试图形310和第二测试图形410之间的间距为64nm。需要说明的是，所述设计规则为行业内公知的标准，实际的所述设计规则可能还与工厂自身的制造水平和能力相关联，但总体来说，与行业内公知的设计规则相差不大。具体情况还需依据工厂自身的情况予以调整，在此不再赘述。
在本发明的实施例中，还包括：将所述第一测试图形和第二测试图形添加至原始测试图形库中，形成新的测试图形库。
如前文所述，相比于原始测试图形库，新的测试图形库中测试图形的种类和数量增加，后续可以为对拆解得到的第一设计图形和第二设计图形进行各种检测创造较好的条件，最终提高产品的良率。
在本发明的实施例中，还包括：形成与所述第一测试图形相对应的第一测试掩模板；形成与所述第二测试图形相对应的第二测试掩模板。
所述第一测试掩模板在光刻工艺中可形成第一测试图形，所述第二测试掩模板在光刻工艺中可形成第二测试图形。所述第一测试掩模板和第二测试掩模板用于后续在实际光刻工艺过程中进一步检测拆解图形，以获得更优、更准确的第一设计图形和第二设计图形，以在实际光刻工艺中形成更接近原始设计图形的产品，提高制造出的产品的良率。
需要说明的是，在本发明的实施例中，仅示出了相邻的两个图形，实际上，无论是设计图形库、还是原始测试图形库，其内部都有无数个图形，均可以采用上述方式进行变换处理，从而得到新的测试图形库，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种测试图形的形成方法，其特征在于，包括：
提供设计图形库，获得设计图形库中设计图形的最小设计线宽，并获得相邻设计图形之间的最小设计间距，其中，所述设计图形库中的设计图形在曝光系统的实际分辨率极限之外；
提供原始测试图形库，所述原始测试图形库中具有多个原始测试图形，所述原始测试图形在曝光系统的实际分辨率极限之内，所述多个原始测试图形具有第一线宽，且相邻原始测试图形之间的距离为第一间距；
放大所述多个原始测试图形和多个原始测试图形之间的距离，获得多个过渡测试图形，使所述多个过渡测试图形具有第二线宽，相邻过渡测试图形之间的距离为第二间距，其中，所述第二线宽为最小设计线宽的倍数，所述第二间距为最小设计间距的倍数；
在相邻过渡测试图形的中心位置添加中间测试图形，所述中间测试图形的长度方向与相邻测试图形的长度方向一致；
缩小所述过渡测试图形对应的倍数，得到第一测试图形，放大所述中间测试图形，得到第二测试图形，所述第一测试图形和第二测试图形均具有最小设计线宽，并且所述第一测试图形和第二测试图形之间的距离为最小设计间距；
将所述第一测试图形和第二测试图形添加至原始测试图形库中，形成新的测试图形库。
2.如权利要求1所述的测试图形的形成方法，其特征在于，所述设计图形库中的设计图形与客户提供的原始设计图形相对应。
3.如权利要求1所述的测试图形的形成方法，其特征在于，所述倍数为大于等于2的整数倍。
4.如权利要求1所述的测试图形的形成方法，其特征在于，所述中间测试图形为细长条型。
5.如权利要求1所述的测试图形的形成方法，其特征在于，所述中间测试图形的长度方向尺寸与宽度方向尺寸的比值大于等于3:1。
6.如权利要求1所述的测试图形的形成方法，其特征在于，所述中间测试图形的长度方向尺寸与宽度方向尺寸的比值大于等于5:1。
7.如权利要求1所述的测试图形的形成方法，其特征在于，还包括：形成与所述第一测试图形相对应的第一测试掩模板；形成与所述第二测试图形相对应的第二测试掩模板。
8.如权利要求1所述的测试图形的形成方法，其特征在于，还包括：在将客户提供的原始设计图形拆解后，利用新的测试图形库中的测试图形对拆解得到的图形进行约束检测。
9.如权利要求8所述的测试图形的形成方法，其特征在于，还包括：当约束检测通过后，再将拆解得到的图形再次装配起来，利用新的测试图形库中的测试图形进行冲突检测。
10.如权利要求9所述的测试图形的形成方法，其特征在于，还包括：当冲突检测通过后，利用新的测试图形库中的测试图形，对拆解得到的图形进行光学邻近校正检测。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510471306.XA CN106707683B (zh) | 2015-08-04 | 2015-08-04 | 测试图形的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510471306.XA CN106707683B (zh) | 2015-08-04 | 2015-08-04 | 测试图形的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106707683A CN106707683A (zh) | 2017-05-24 |
| CN106707683B true CN106707683B (zh) | 2020-04-07 |
Family
ID=58929794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510471306.XA Active CN106707683B (zh) | 2015-08-04 | 2015-08-04 | 测试图形的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106707683B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109918000A (zh) * | 2019-03-12 | 2019-06-21 | 苏州乐模软件科技有限公司 | 电极图形化检测报告自动生成方法及生成系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005055563A (ja) * | 2003-08-01 | 2005-03-03 | Sony Corp | マスク補正プログラム、マスク補正方法およびマスク製造方法 |
| CN101315518A (zh) * | 2007-05-30 | 2008-12-03 | Hoya株式会社 | 光掩模的检查方法、光掩模的制造方法、电子部件的制造方法、测试掩模及测试掩模组 |
| JP2014021319A (ja) * | 2012-07-19 | 2014-02-03 | Toppan Printing Co Ltd | マスクモデル形成方法およびそれに用いるテストパターン |
-
2015
- 2015-08-04 CN CN201510471306.XA patent/CN106707683B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005055563A (ja) * | 2003-08-01 | 2005-03-03 | Sony Corp | マスク補正プログラム、マスク補正方法およびマスク製造方法 |
| CN101315518A (zh) * | 2007-05-30 | 2008-12-03 | Hoya株式会社 | 光掩模的检查方法、光掩模的制造方法、电子部件的制造方法、测试掩模及测试掩模组 |
| JP2014021319A (ja) * | 2012-07-19 | 2014-02-03 | Toppan Printing Co Ltd | マスクモデル形成方法およびそれに用いるテストパターン |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106707683A (zh) | 2017-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Mulkens et al. | Overlay and edge placement control strategies for the 7nm node using EUV and ArF lithography | |
| CN103645612B (zh) | 光刻工艺图形缺陷检测方法 | |
| JP7477564B2 (ja) | ホットスポット及びプロセスウィンドウ監視装置 | |
| CN104090468A (zh) | 曝光辅助图形的优化方法 | |
| CN104865788A (zh) | 一种光刻版图opc方法 | |
| CN105093808B (zh) | 避免大长宽比图形的孔洞层光学邻近修正方法 | |
| CN106707683B (zh) | 测试图形的形成方法 | |
| Pang et al. | Optimization from design rules, source and mask, to full chip with a single computational lithography framework: level-set-methods-based inverse lithography technology (ILT) | |
| US8056032B2 (en) | Methods for measuring mean-to-target (MTT) based on pattern area measurements and methods of correcting photomasks using the same | |
| US10796063B2 (en) | Mapping of patterns between design layout and patterning device | |
| CN110632827A (zh) | 确定光刻工艺窗口的方法 | |
| JP2004302263A (ja) | マスクパターン補正方法およびフォトマスク | |
| US20120317523A1 (en) | Reducing Through Process Delay Variation in Metal Wires | |
| US8745548B2 (en) | Perturbational technique for co-optimizing design rules and illumination conditions for lithography process | |
| US9047658B2 (en) | Method of optical proximity correction | |
| Pang et al. | Source mask optimization (SMO) at full chip scale using inverse lithography technology (ILT) based on level set methods | |
| US9645486B2 (en) | Multiple threshold convergent OPC model | |
| CN107831636B (zh) | 基于规则的opc方法 | |
| Ke et al. | Evaluation of a new metrology technique to support the needs of accuracy, precision, speed, and sophistication in near-future lithography | |
| Yang et al. | New OPC verification method using die-to-database inspection | |
| Wu et al. | AF printability check with a full-chip 3D resist profile model | |
| TW522471B (en) | Method of correcting a mask layout | |
| Lai et al. | Phenomena and OPC solution of ripple patterns for 65-nm node | |
| KR100880229B1 (ko) | 반도체 소자의 마스크 제작방법 | |
| US8994197B2 (en) | Alignment mark and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |