KR100880229B1 - 반도체 소자의 마스크 제작방법 - Google Patents

Abstract

본 발명은 반도체 소자의 마스크 제작방법에 관한 것으로서, 특히 광학적 근접보정을 행하여 마스크 패턴을 형성할 때, 더미패턴(dummy pattern)을 부가함으로 인해 런 타임이 줄어든 광학적 근접보정으로도 보정을 행할 수 있게 하여, 실제 패턴 구현을 위한 마스크 패턴의 복잡도를 줄일 수 있고, 그로 인한 광학적 근접보정의 런 타임과 마스크 제작 소요시간을 줄일 수 있는 효과가 있다.

광학적 근접보정, 더미패턴, 넥킹

Description

반도체 소자의 마스크 제작방법{Method of Manufacturing a Mask in Semiconductor Device}

도 1a 내지 도 1c는 일반적인 OPC 적용 단계를 나타내는 마스크 패턴의 레이아웃 도면

도 2a 내지 도 2c는 일반적인 OPC 적용 후 마스크 패턴의 에어리얼 이미지를 나타낸 도면

도 3a 내지 도 3c는 본 발명의 실시예에 따른 간단한 OPC 적용 후 더미패턴을 삽입한 패턴의 에어리얼 이미지를 나타낸 도면

*도면의 주요 부분에 대한 부호의 설명

302 : 더미패턴 AI3a : 제 1 에어리얼 이미지

AI3b : 제 2 에어리얼 이미지

본 발명은 반도체 소자의 마스크 제작방법에 관한 것으로서, 특히 광학적 근접보정(Optical Proximity Correction, 이하 'OPC'라 한다.)을 행하여 마스크 패턴을 형성할 때, 더미패턴(dummy pattern)을 부가함으로 인해 OPC의 런 타임(run time)을 줄이면서도 런 타임이 많이 소요된 경우와 같은 효과를 낼 수 있는 마스크 제작 방법에 관한 것이다.

일반적으로 반도체 제조를 위한 포토리소그라피(photo-lithography) 공정에서 원하는 패턴을 형성하기 위해서는 노광 장비, 감광막 등과 함께 레티클(reticle)이 필요하다. 레티클이란 실리콘웨이퍼에 반복적인 반도체 회로패턴을 투영시키기 위해 쓰는 원판으로서, 축소 투영 비율에 따라 4배 또는 5배 크기의 크롬 패턴이 형성된 석영판으로 이루어진 것이다.

이러한 레티클 상의 패턴은 동일한 레이아웃(layout) 패턴에 대하여 동일한 CD(Critical Dimension, 이하 'CD'라 한다.)를 가져야 한다. 즉 패턴의 충실성(fidelity)이 레티클 제작에 중요한 요소가 되는 것이다. 최근 반도체 소자의 선폭이 감소함에 따라 이러한 충실성의 요구는 더욱더 증대되고 있다.

한편 노광 장비에서 사용되는 광원의 파장이 반도체 소자의 최소 선폭(minimum feature size)에 근접하면서 빛의 회절, 간섭 등에 의해 패턴의 왜곡 현상이 나타나기 시작한다. 즉 레티클 상의 이미지를 웨이퍼에 투영시키는 광학계는 푸리어 변환(Fourier transformation)으로 표현하게 되면 저 대역 필터(low-pass filter)로 작용하게 된다.

따라서 높은 주파수 부분인 패턴의 모서리 부분은 투과하지 않으므로 웨이퍼 상에 맺히는 상은 원래의 모양과 다른 형태가 나타난다. 또한 인접 패턴의 영향에 의한 왜곡현상도 나타나게 되는 데, 이러한 현상을 광근접효과(optical proximity effect)라고 한다.

이러한 광근접효과에 의한 패턴의 왜곡 현상을 극복하기 위하여 레티클 패턴을 고의적으로 변경, 즉 패턴의 모서리에 세리프(serif)를 달아주는 방법이 시도되고 있으며, 이러한 것을 광학적 근접보정(OPC)방법이라 한다.

현재 OPC 방법은 상용 시뮬레이션 툴(simulation tool)을 이용한 시뮬레이션과 공정 실험을 통한 시행착오(trial & error)방식으로 확인 및 검증이 이루어지고 있다. 따라서 정확한 시뮬레이션 결과를 얻기 위해서는 정확한 OPC 테스트 패턴이 형성된 레티클의 제작이 필수적이다.

OPC는 룰을 기반으로 한 것(Rule based OPC)과 모델을 기반으로 한 것(Model based OPC)가 있으며, 이 두 가지를 혼용해서 쓰는 하이브리드 OPC가 있다.

각각의 OPC는 어떤 디자인을 핸들링하느냐에 따라서 선택을 하게 되는데 특히 메모리나 SRAM 셀 같은 반복적인 패턴을 사용하는 레이아웃을 가진 패턴에는 보통 룰을 기반으로 한 광학적 근접보정(Rule Based OPC, 이하 '룰 베이스드 OPC'라 한다.)을 사용하게 된다.

모델을 기반으로 한 OPC(Model based OPC, 이하 '모델 베이스드 OPC'라 한다.)는 OPC 시뮬레이션 모델(simulation model)을 이용하여 타겟(target)에 맞는 이미지가 구현되도록 마스크 패턴을 보정하는 작업이다. 디자인 룰(design rule)이 작아짐에 따라 모델 베이스드 OPC는 점점 유용하게 되고 있다.

그러나, 오리지날(original) 마스크 레이아웃(layout)이 공정 진행시에 취약하게 되어 있거나, 마스크 레이아웃에 문제가 없지만 OPC의 한계로 인해 넥킹 문제(necking issue), 브릿지 문제(Bridge issue), 핀칭 문제(Pinching issue) 등 이 발생하여 심각하게 제조 수율(production yield)의 감소를 야기한다.

넥킹 문제는 모서리 등의 패턴에서 선폭이 목처럼 가늘게 형성되는 현상, 브릿지 문제는 분리되어야 할 패턴이 연결되는 문제, 핀칭 문제는 패턴의 선폭이 줄어드는 현상을 의미한다.

특히, 모델 베이스드 OPC의 경우, 모든 CD 타겟과 구조를 오리지날 마스크 레이아웃과 동일하게 구현하는 것은 매우 어렵다.

모델 베이스드 OPC에서, 디섹션(dissection)이란 광 근접 효과의 보정을 위해 마스크 패턴의 모서리 등을 잘게 나누어 이동 배치시키는 기능을 의미하는데, 마스크 패턴의 모서리 등은 다수의 세그먼트(segment)로 디섹션되고, 광 근접 효과를 개선하기 위해 이러한 세그먼트들은 각각 이동되어 배치되게 된다. 디섹션된 세그먼트들의 이동된 자리는 마스크 패턴의 모양, 크기, 다른 패턴과의 구조, 시뮬레이션 결과 및 웨이퍼 결과에 의해서 정해진다.

일반적으로는 디섹션을 이용하여 포토(photo) 및 식각(etching)공정 후에 패턴에서 넥킹이 일어나는 부분을 OPC로 보강을 하여 왔으나, 디섹션이 많이 이루어지면 디섹션이 불필요한 곳에서도 생기게 되어 OPC 런 타임(run time)이 증가하거나, OPC보정된 마스크 패턴의 복잡도(complexity)가 증가하게 된다.

이러한 복잡도 증가는 마스크 제작 시에도 런 타임이 증가하며, 이는 결국 마스크 제작 소요시간(Turn Around Time ; TAT)을 증가시키게 된다.

도 1a 내지 도 1c는 일반적으로 OPC를 적용하는 단계를 나타내는 마스크 패턴의 레이아웃 도면이다.

도 1a는 OPC가 적용되지 않은 마스크 패턴의 레이아웃 도면으로서, 디섹션이 이루어지지 않은 마스크 패턴(102)이 도시되어 있다.

도 1b는 디섹션이 어느 정도 이루어져 OPC가 적용된 마스크 패턴(104)을 나타내고, 도 1c는 디섹션이 많이 이루어져 OPC가 적용된 마스크 패턴(106)이 도시되어 있다.

상기 도 1a 내지 도 1c를 보면, 디섹션이 점점 더 많이 이루어질수록 마스크 패턴의 복잡도가 점점 증가하게 됨을 알 수 있다. 그러나 이 디섹션을 줄이게 되면 OPC 후에도 패턴의 신뢰도(patten fidelity)가 떨어지게 된다.

도 2a 내지 도 2c는 OPC적용시 디섹션의 많고 적음에 따른 마스크 패턴의 에어리얼 이미지(aerial image)를 도시한 것이다. 에어리얼 이미지는 시뮬레이션의 결과로서, 실제 마스크 패턴을 형성시 예상되는 패턴의 형상을 그려낸 것이다.

도 2a는 OPC가 적용되지 않은 마스크 패턴의 레이아웃과 에어리얼 이미지(AI2a)를 도시한 것으로, 에어리얼 이미지(AI2a)를 보면, 마스크 패턴보다 폭이 적어지는 CD변화와 패턴의 모서리 부분에서 폭이 목과 같이 가늘어 지는 넥킹 현상이 나타나는 것을 볼 수 있다.

도 2b는 디섹션이 어느 정도 이루어져 OPC가 적용된 마스크 패턴의 레이아웃과 에어리얼 이미지(AI2b)를 도시한 것으로, 마스크 패턴의 복잡도가 도 2a에 비하여 어느 정도 증가하였고, 에어리얼 이미지(AI2b)를 보면, CD변화는 어느 정도 개선되었으나, 여전히 넥킹 현상은 개선되지 않은 것을 알 수 있다.

도 2c는 디섹션이 많이 이루어져 OPC가 적용된 마스크 패턴의 레이아웃과 에어리얼 이미지(AI2c)를 도시한 것으로, 마스크 패턴의 복잡도가 상당히 증가하였 고, 에어리얼 이미지(AI2c)를 보면, CD변화와 넥킹 현상이 개선된 것을 알 수 있다.

위와 같이, 모든 CD 타겟과 구조를 오리지날 마스크 레이아웃과 동일하게 구현하기 위해서는 많은 디섹션과 그에 따른 OPC 런 타임, 마스크 제작 소요시간이 걸리므로 보다 간단한 OPC방식의 마스크 제작방법이 요구된다.

따라서 본 발명의 목적은 OPC를 행하여 마스크 패턴을 형성할 때, 더미패턴을 부가함으로 인해 간단한 디섹션으로 마스크 패턴의 복잡도를 줄이고, 오리지날 마스크 레이아웃과 동일하게 구현가능한 반도체 소자의 마스크 제작방법을 제공함에 있다.

상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자의 마스크 제작방법의 일 특징은, 광학적 근접보정만으로 보정을 행하는 경우보다 광학적 근접보정을 보정에 의한 마스크 패턴의 복잡도가 낮게 행하는 단계; 및 상기 광학적 근접보정에 의해 마스크 패턴의 복잡도가 낮게 보정된 부분으로부터 소정의 거리를 두어 더미패턴을 형성하는 단계를 포함하되; 상기 마스크 패턴의 보정에 의한 복잡도는, 광학적 근접보정시 보정되는 부분에 대한 디섹션과 상기 디섹션된 세그먼트의 이동 보정 수준이 낮아질수록 감소하는 것을 특징으로 한다.

더미패턴은 포토 공정에서 아주 작기에 자기 자신은 웨이퍼 상에 정의되지 않지만, 주변 패턴에는 영향을 주는 패턴을 의미한다. 그러나 웨이퍼에 영향을 주 기 위해 당연히 마스크 상에서는 존재해야하는 패턴이다.

발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.

도 3a 내지 도 3c는 비교적 적은 디섹션으로 OPC를 행한 후 더미패턴을 삽입한 마스크 패턴의 레이아웃과 에어리얼 이미지를 나타낸 도면이다.

실제 포토 및 식각 공정으로 구현 시 발생하는 넥킹 현상과 선폭(CD)변화문제와, 마스크 패턴의 복잡성을 줄이기 위하여 많은 디섹션을 행하지 않고 적절한 디섹션을 행하여 OPC한 후 더미패턴을 집어넣어 많은 디섹션을 행한 것 같은 결과를 얻기 위함이다.

도 3a는 비교적 적은 디섹션을 통한 OPC로서 보정된 마스크 패턴의 레이아웃을 도시한다. 상기 마스크 패턴은 제1 섹션(310) 및 상기 제1 섹션(310)의 중심부에 연결된 제2 섹션(320)을 포함한다.

단지, 도 3a와 같은 정도의 디섹션을 행한다면, 즉 마스크 패턴의 제1 섹션 라인(310)과 제2 섹션 라인(320)이 만나는 인접 영역(330)의 선폭을 감소시킨다면, 실제 구현시의 CD변화문제는 해결될 수 있으나, 넥킹 현상과 같은 문제는 해결되지 못한다.

도 3b는 비교적 적은 디섹션을 통한 OPC로서 보정된 마스크 패턴에 더미패턴(302)을 삽입한 레이아웃을 도시한다. 즉 상기 더미 패턴(302)은 선폭이 감소되지 않은 제2 섹션 라인(320)으로부터 일정 거리(d) 이격된 위치에 형성되며, 상기 더미 패턴(302)의 길이는 상기 제2 섹션 라인(320)의 길이보다 작다.

이 더미패턴(302)은 포토 공정에서 아주 작기에 자기 자신은 웨이퍼 상에 정 의되지 않지만, 주변 패턴에는 영향을 준다. 그러나 웨이퍼에 영향을 주기 위해 당연히 마스크상에서는 존재해야하는 패턴이다.

또한, 넥킹 현상을 해결하는데 중요한 역할을 하며, 바람직하게는 보정이 적용되는 마스크 패턴, 즉 상기 선폭이 감소되지 않은 제2 섹션 라인(320)으로 부터 80nm 내지 120nm 정도 떨어져서 생성될 수 있다.

또한, 바람직하게는 보정이 적용되는 마스크 패턴의 선폭 사이즈(size)에 따라 더미패턴(302)의 선폭 사이즈는 다르게 되고, 보정이 적용되는 마스크 패턴의 30% 내지 50%정도의 사이즈를 갖는다.

도 3b에서 보면, 본 발명에 따른 일 실시예로서, 디섹션이 비교적 적은 OPC를 적용한 후 가로 30nm 및 세로 100nm에 해당하는 사이즈를 가진 더미패턴(302)을 보정이 적용되는 마스크 패턴으로부터 100nm의 거리를 두고 삽입하고 있다.

바람직하게는 본 발명에 따른 실시예의 적용공정은 광원의 파장보다 작은 패턴을 웨이퍼 상에 구현해야 하는 공정은 전부 해당 될 수 있다. 일반적으로 100nm 공정 이하가 될 수 있다.

도 3c는 도 3a의 비교적 적은 디섹션을 통한 OPC로서 보정된 마스크 패턴에 더미패턴(302)을 삽입하지 않은 경우의 제 1 에어리얼 이미지(AI3a), 도 3b의 비교적 적은 디섹션을 통한 OPC로서 보정된 마스크 패턴에 더미패턴(302)을 삽입한 경우의 제 2 에어리얼 이미지(AI3b), 및 실제 구현하려고 하는 패턴의 레이아웃을 겹쳐 도시한 것이다.

여기서, 더미패턴(302)이 삽입된 경우의 제 2 에어리얼 이미지(AI3b)를 보면, 더미패턴(302)이 삽입되지 않아 목 형상으로 가늘어 지는 선폭을 가지고 있는 제 1 에어리얼 이미지(AI3a)에 비하여, 넥킹 문제가 해결되었음을 볼 수 있다.

패턴이 서로 인접하게 되면 근접효과(Proximity effect)가 생긴다. 즉, 각각의 패턴들이 노광할 때 서로 영향을 주게 된다. 따라서, 본 발명의 일실시예는 더미패턴을 삽입함으로 인해 노광 시 목적하는 패턴에 영향을 주어 넥킹 문제를 개선 시키려는 시도이다.

일반적으로는 넥킹 문제를 해결하기 위해 디섹션을 과도하게 해야 한다. 즉, OPC를 복잡하게 해야 한다. 도 2c의 에어리얼 이미지 결과를 확인하면 복잡한 디섹션을 통해 해결됨을 확인할 수 있다. 하지만 더미패턴(302)을 이용하면, 도 3c의 제 2 에어리얼 이미지(AI3b)에서 볼 수 있듯이 복잡한 디섹션을 하지 않고도 같은 결과를 얻을 수 있다.

지금까지 설명한 본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가지 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체 소자의 마스크 제작방법은 OPC를 행하여 마스크 패턴을 형성할 때, 더미패턴을 부가함으로 인해 간단한 디섹션으로 마스크 패턴의 복잡도를 줄이고, 오리지날 마스크 레이아웃과 동일하게 구현가능한 효과가 있다.

이로 인해 넥킹 문제 등으로 발생할 수 있는 트랜지스터의 CHC(Channel Hot Carrirer)문제가 미연에 손쉽게 방지될 수 있고, 디섹션을 최소화함으로써 OPC 런 타임을 최소화할 수 있으며, 패턴 복잡도를 줄임으로써 마스크 제작 소요시간 개선도 가능하게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (4)

1. 제1 섹션 라인 및 상기 제1 섹션 라인의 중심부에 연결된 제2 섹션 라인을 포함하는 마스크 패턴에 대하여 상기 제1 섹션 라인과 상기 제2 섹션 라인이 만나는 인접 영역의 선폭을 감소시키는 광학적 근접 보정을 수행하는 단계; 및

   상기 광학적 근접보정에 의하여 선폭이 감소되지 않은 제2 섹션 라인으로부터 일정 거리 이격된 위치에 상기 제2 섹션 라인보다 짧은 길이를 갖도록 더미 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 마스크 제작방법.
2. 제 1 항에 있어서,

   상기 더미패턴은 상기 선폭이 감소되지 않은 제2 섹션 라인으로부터 80nm 내지 120nm 떨어져서 생성이 되는 것을 특징으로 하는 반도체 소자의 마스크 제작방법.
3. 제 1 항에 있어서,

   상기 더미패턴은 상기 광학적 근접 보정된 마스크 패턴의 30% 내지 50%의 사이즈를 갖는 것을 특징으로 하는 반도체 소자의 마스크 제작방법.
4. 제 1 항에 있어서,

   상기 더미 패턴은 가로 30nm 및 세로 100nm의 사이즈를 갖도록 형성되는 것을 특징으로 하는 반도체 소자의 마스크 제작방법.

Images