CN106682413A - 表贴集成电路引线基面的确定方法 - Google Patents

表贴集成电路引线基面的确定方法 Download PDF

Info

Publication number
CN106682413A
CN106682413A CN201611207845.3A CN201611207845A CN106682413A CN 106682413 A CN106682413 A CN 106682413A CN 201611207845 A CN201611207845 A CN 201611207845A CN 106682413 A CN106682413 A CN 106682413A
Authority
CN
China
Prior art keywords
surface mount
integrated circuit
plane
lead
gravity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611207845.3A
Other languages
English (en)
Other versions
CN106682413B (zh
Inventor
杨城
王伯淳
谭晨
伍玮
张吉
刘俊峰
马清桃
张勇
潘凌宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
METROLOGY AND MEASUREMENT INSTITUTE OF HUBEI SPACE TECHNOLOGY ACADEMY
Original Assignee
METROLOGY AND MEASUREMENT INSTITUTE OF HUBEI SPACE TECHNOLOGY ACADEMY
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by METROLOGY AND MEASUREMENT INSTITUTE OF HUBEI SPACE TECHNOLOGY ACADEMY filed Critical METROLOGY AND MEASUREMENT INSTITUTE OF HUBEI SPACE TECHNOLOGY ACADEMY
Priority to CN201611207845.3A priority Critical patent/CN106682413B/zh
Publication of CN106682413A publication Critical patent/CN106682413A/zh
Application granted granted Critical
Publication of CN106682413B publication Critical patent/CN106682413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G16—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
    • G16Z—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS, NOT OTHERWISE PROVIDED FOR
    • G16Z99/00—Subject matter not provided for in other main groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Image Analysis (AREA)
  • Image Processing (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)

Abstract

本发明涉及表贴集成电路引线基面的确定方法，包括如下步骤：将表贴集成电路封装体的底面置于XYZ空间坐标系的XOY平面上；选取由三个引线端点组成的数组分别标记为D1、D2和D3；将D1、D2和D3投影到XOY平面，获取对应的三个投影点T1(x1，y1)、T2(x2，y2)和T3(x3，y3)，T1、T2、T3与G彼此之间构成四个三角形，分别记为△T1T2T3、△GT2T3、△GT1T3和△GT1T2；计算各三角形面积；判断△T1T2T3是否包含重心G；确定表贴集成电路引线基面。本发明采用面积比较的方法替代通过向量关系判断的方法，精简了运算步骤，并且只需进行简单的数学运算，从而使表贴集成电路引线基面的确定更为高效。

Description

表贴集成电路引线基面的确定方法
技术领域
本发明涉及基面的确定方法，具体而言是表贴集成电路引线基面的确定方法。
背景技术
随着电子元器件向小型化、复合化、轻量化、多功能、高可靠、长寿命的方向变革，相继出现了各种类型的表贴集成电路。引线共面性是表贴集成电路外形尺寸标准的重要组成部分，表贴集成电路引线共面性检测通常的方法是先确定被检表贴集成电路的基面，然后计算该表贴集成电路各引线端点到基面的距离，取其最大值即为引线共面性指标。
现有的引线共面性检测系统通常采用电子行业标准JESD22-B108A《coplanaritytest for surface-mount semiconductor devices》的表贴集成电路引线基面确定方法，该方法的优点是结果准确，但流程复杂，运算步骤多，计算量大，尤其是需用到平面向量运算。因此，设计出一种步骤简单、计算量小并且无需向量运算的表贴集成电路引线基面的确定方法十分必要。
发明内容
本发明的目的是提出一种步骤简单、计算量小并且无需向量运算的表贴集成电路引线基面的确定方法。
为实现这一目的，本发明采用如下技术方案：
表贴集成电路引线基面的确定方法，包括如下步骤：
1.表贴集成电路引线基面的确定方法，包括如下步骤：
S1.建立XYZ空间坐标系：
S11.以表贴集成电路的重心G作为原点O，标记为G(0,0,0),建立XYZ空间坐标系，
S12.将表贴集成电路封装体的底面置于XYZ空间坐标系的XOY平面上；
S2.选取由三个引线端点组成的数组：
S21.将表贴集成电路的各引线端点按其Z坐标值从大到小进行排序，分别记为h1、h2、h3、…、hn-1、hn，其中，n为表贴集成电路的引线根数，
S22.将步骤S21所得的n个数值每三个一组按如下顺序进行排列(h1,h2,h3)、(h1,h2,h4)、…、(h1，h2，hn)、(h2,h3,h4)、(h2,h3,h5)、…、(hn-2，hn-1，hn)，
S23.从步骤S22的结果中选取第一组数组,
S24.将选定数组中的三个引线端点按顺序分别标记为D1、D2和D3；
S3.将D1、D2和D3投影到XOY平面，获取对应的三个投影点T1(x1，y1)、T2(x2，y2)和T3(x3，y3)，T1、T2、T3与G彼此之间构成四个三角形，分别记为△T1T2T3、△GT2T3、△GT1T3和△GT1T2；
S4.计算各三角形面积：
S41.计算S△T1T2T3
将T1(x1，y1)、T2(x2，y2)和T3(x3，y3)代入第一公式计算S△T1T2T3，
S42.计算S△GT2T3
将G(0，0)、T2(x2，y2)和T3(x3，y3)代入第一公式，计算S△GT2T3，
S43.计算S△GT1T3
将G(0，0)、T1(x1，y1)和T3(x3，y3)代入第一公式，计算S△GT1T3，
S44.计算S△GT1T2
将G(0，0)、T1(x1，y1)和T2(x2，y2)代入第一公式，计算S△GT1T2；
S5.判断△T1T2T3是否包含重心G：
S51.若S△GT2T3+S△GT1T3+S△GT1T2>S△T1T2T3，则△T1T2T3不包含重心G，
S52.若S△GT2T3+S△GT1T3+S△GT1T2＝S△T1T2T3，且S△GT2T3>0、S△GT1T3>0、S△GT1T2>0，则重心G在△T1T2T3内，
S53.若S△GT2T3+S△GT1T3+S△GT1T2＝S△T1T2T3，且S△GT2T3、S△GT1T3和S△GT1T2中有一个为零，则重心G落在△T1T2T3的一条边上；
S6.确定表贴集成电路引线基面：
S61.若为步骤S51的情况，则D1、D2和D3所确定的平面不是表贴集成电路引线基面，选取下一组数组，重复步骤S24至步骤S5，直至出现步骤S52或者步骤S53的情况为止，
S62.若为步骤S52的情况，则D1、D2和D3所确定的平面是表贴集成电路引线基面，
S63.若为步骤S53的情况，则有两个基面,这两个基面均为该表贴集成电路的基面：其中一个为D1、D2和D3所确定的平面，另一个为△T1T2T3中包含重心的那条边的两个端点对应的引线端点与步骤S21中Z坐标值排序仅次于D3对应引线端点的引线端点这三个点所确定的平面。
进一步地，所述步骤S4中，计算各三角形面积时使用五位有效数字；所述步骤S5中，S△GT2T3+S△GT1T3+S△GT1T2之和与S△T1T2T3取三位有效数字。
本发明采用面积比较的方法替代通过向量关系判断的方法，精简了运算步骤，并且只需进行简单的数学运算，从而使表贴集成电路引线基面的确定更为高效。若对准确性有更高要求，在面积计算时选取五位以上有效数字，在面积比较时选取三位以上有效数字即可。
附图说明
图1为将表贴集成电路置于XYZ空间坐标系的示意图；
图2为引线端点D1、D2和D3投影到XOY坐标平面所形成的三角形包含重心G的示意图；
图3为引线端点D1、D2和D3投影到XOY坐标平面所形成的三角形不包含重心G的示意图；
图4为重心G在引线端点D1、D2和D3投影到XOY坐标平面所形成的三角形的一条边上的示意图。
具体实施方式
以下结合附图和具体实施例对本发明做进一步的描述，但该实施例不应理解为对本发明的限制。
实施例1
样品为QFP-16封装表贴集成电路
S1.建立XYZ空间坐标系：
S11.以表贴集成电路的重心G作为原点O，标记为G(0,0,0),建立XYZ空间坐标系，
S12.将表贴集成电路封装体的底面置于XYZ空间坐标系的XOY平面上；
S2.选取由三个引线端点组成的数组：
S21.将表贴集成电路的各引线端点按其Z坐标值从大到小进行排序，分别记为h1、h2、h3、…、h15、h16，具体引线信息如表1所示：
表1
S22.将步骤S21所得的n个数值每三个一组按如下顺序进行排列(h1,h2,h3)、(h1,h2,h4)、…、(h1，h2，hn)、(h2,h3,h4)、(h2,h3,h5)、…、(hn-2，hn-1，hn)，
S23.从步骤S22的结果中选取第一组数组，即(h1,h2,h3)，
S24.将选定数组中的三个引线端点分别标记为D1、D2和D3；
S3.将D1、D2、和D3投影到XOY平面，获取对应的三个投影点T1(-0.741，1.223)、T2(0.252，-1.206)和T3(-1.221，0.253)，T1、T2、T3与G彼此之间构成四个三角形，分别记为△T1T2T3、△GT2T3、△GT1T3和△GT1T2；
S4.计算各三角形面积：
S41.计算S△T1T2T3
将T1(-0.741，1.223)、T2(0.252，-1.206)和T3(-1.221，0.253)代入第一公式，计算出S△T1T2T3＝1.06，
S42.计算S△GT2T3
将G(0，0)、T2(0.252，-1.206)和T3(-1.221，0.253)代入第一公式，计算出S△GT2T3＝0.704，
S43.计算S△GT1T3
将G(0，0)、T1(-0.741，1.223)和T3(-1.221，0.253)代入第一公式，计算出S△GT1T3＝0.653，
S44.计算S△GT1T2
将G(0，0)、T1(-0.741，1.223)和T2(0.252，-1.206)代入第一公式，计算出S△GT1T2＝0.292；
S5.判断△T1T2T3是否包含重心G：
因为S△GT2T3+S△GT1T3+S△GT1T2＝1.647，而S△T1T2T3＝1.06，即S△GT2T3+S△GT1T3+S△GT1T2>S△T1T2T3，所以，△T1T2T3不包含重心G；
选取下一组数组(h1,h2,h4)，重复步骤S24至步骤S5，因为得到的四个三角形面积分别为S△T1T2T3＝1.814、S△GT2T3＝0.912、S△GT1T3＝0.610和S△GT1T2＝0.292，取三位有效数字,S△GT2T3+S△GT1T3+S△GT1T2＝1.81，且S△T1T2T3＝1.81，所以，△T1T2T3包含重心G；
S6.确定表贴集成电路引线基面：
引线端点D1(-0.741，1.223，0.790)、D2(0.252，-1.206，0.785)和D3(0.758,1.212，0.770)所确定的平面是表贴集成电路引线基面。
实施例2
样品为QFP-16封装表贴集成电路
S1.建立XYZ空间坐标系：
S11.以表贴集成电路的重心G作为原点O，标记为G(0,0,0),建立XYZ空间坐标系，
S12.将表贴集成电路封装体的底面置于XYZ空间坐标系的XOY平面上；
S2.选取由三个引线端点组成的数组：
S21.将表贴集成电路的各引线端点按其Z坐标值从大到小进行排序，分别记为h1、h2、h3、…、h15、h16，具体引线信息如表2所示：
表2
S22.将步骤S21所得的n个数值每三个一组按如下顺序进行排列(h1,h2,h3)、(h1,h2,h4)、…、(h1，h2，hn)、(h2,h3,h4)、(h2,h3,h5)、…、(hn-2，hn-1，hn)，
S23.从步骤S22的结果中选取第一组数组，即(h1,h2,h3)，
S24.将选定数组中的三个引线端点分别标记为D1、D2和D3；
S3.将D1、D2、和D3投影到XOY平面，获取对应的三个投影点T1(-0.745，1.218)、T2(0.745，-1.218)和T3(-1.261，0.755)，T1、T2、T3与G彼此之间构成四个三角形，分别记为△T1T2T3、△GT2T3、△GT1T3和△GT1T2；
S4.计算各三角形面积：
将T1(-0.745，1.218)、T2(0.745，-1.218)和T3(-1.261，0.755)代入第一公式，计算出S△T1T2T3＝0.97342，
S42.计算S△GT2T3
将G(0，0)、T2(0.745，-1.218)和T3(-1.261，0.755)代入第一公式，计算出S△GT2T3＝048671，
S43.计算S△GT1T3
将G(0，0)、T1(-0.745，1.218)和T3(-1.261，0.755)代入第一公式，计算出S△GT1T3＝048671，
S44.计算S△GT1T2
将G(0，0)、T1(-0.745，1.218)和T2(0.745，-1.218)代入第一公式，计算出S△GT1T2＝0；
S5.判断△T1T2T3是否包含重心G：
取三位有效数字：S△GT2T3+S△GT1T3+S△GT1T2＝S△T1T2T3＝0.973，且S△GT1T2＝0，则重心G落在三角形的边T1T2上；
S6.确定表贴集成电路引线基面：
该表贴集成电路有两个基面,这两个基面均为该表贴集成电路的基面：其中一个为引线端点D1(-0.745，1.218，0.790)、D2(0.745，-1.218，0.788)和D3(-1.261，0.755，0.781)所确定的平面，另一个为引线端点D1(-0.745，1.218，0.790)、D2(0.745，-1.218，0.788)与步骤S21中Z坐标值排序仅次于D3对应引线端点h3的引线端点h4(0.754，1.215，0.779)这三个点所确定的平面。
本说明书中未作详细描述的内容，属于本专业技术人员公知的现有技术。

Claims (2)

1.表贴集成电路引线基面的确定方法，包括如下步骤：
S1.建立XYZ空间坐标系：
S11.以表贴集成电路的重心G作为原点O，标记为G(0,0,0),建立XYZ空间坐标系，
S12.将表贴集成电路封装体的底面置于XYZ空间坐标系的XOY平面上；
S2.选取由三个引线端点组成的数组：
S21.将表贴集成电路的各引线端点按其Z坐标值从大到小进行排序，分别记为h1、h2、h3、…、hn-1、hn，其中，n为表贴集成电路的引线根数，
S22.将步骤S21所得的n个数值每三个一组按如下顺序进行排列(h1,h2,h3)、(h1,h2,h4)、…、(h1，h2，hn)、(h2,h3,h4)、(h2,h3,h5)、…、(hn-2，hn-1，hn)，
S23.从步骤S22的结果中选取第一组数组,
S24.将选定数组中的三个引线端点按顺序分别标记为D1、D2和D3；
S3.将D1、D2和D3投影到XOY平面，获取对应的三个投影点T1(x1，y1)、T2(x2，y2)和T3(x3，y3)，T1、T2、T3与G彼此之间构成四个三角形，分别记为△T1T2T3、△GT2T3、△GT1T3和△GT1T2；
S4.计算各三角形面积：
S41.计算S△T1T2T3
将T1(x1，y1)、T2(x2，y2)和T3(x3，y3)代入第一公式计算S△T1T2T3，
S42.计算S△GT2T3
将G(0，0)、T2(x2，y2)和T3(x3，y3)代入第一公式，计算S△GT2T3，
S43.计算S△GT1T3
将G(0，0)、T1(x1，y1)和T3(x3，y3)代入第一公式，计算S△GT1T3，
S44.计算S△GT1T2
将G(0，0)、T1(x1，y1)和T2(x2，y2)代入第一公式，计算S△GT1T2；
S5.判断△T1T2T3是否包含重心G：
S51.若S△GT2T3+S△GT1T3+S△GT1T2>S△T1T2T3，则△T1T2T3不包含重心G，
S52.若S△GT2T3+S△GT1T3+S△GT1T2＝S△T1T2T3，且S△GT2T3>0、S△GT1T3>0、S△GT1T2>0，则重心G在△T1T2T3内，
S53.若S△GT2T3+S△GT1T3+S△GT1T2＝S△T1T2T3，且S△GT2T3、S△GT1T3和S△GT1T2中有一个为零，则重心G落在△T1T2T3的一条边上；
S6.确定表贴集成电路引线基面：
S61.若为步骤S51的情况，则D1、D2和D3所确定的平面不是表贴集成电路引线基面，选取下一组数组，重复步骤S24至步骤S5，直至出现步骤S52或者步骤S53的情况为止，
S62.若为步骤S52的情况，则D1、D2和D3所确定的平面是表贴集成电路引线基面，
S63.若为步骤S53的情况，则有两个基面,这两个基面均为该表贴集成电路的基面：其中一个为D1、D2和D3所确定的平面，另一个为△T1T2T3中包含重心的那条边的两个端点对应的引线端点与步骤S21中Z坐标值排序仅次于D3对应引线端点的引线端点这三个点所确定的平面。
2.根据权利要求1所述的表贴集成电路引线基面的确定方法，其特征在于：所述步骤S4中，计算各三角形面积时使用五位有效数字；所述步骤S5中，S△GT2T3+S△GT1T3+S△GT1T2之和与S△T1T2T3取三位有效数字。
CN201611207845.3A 2016-12-23 2016-12-23 表贴集成电路引线基面的确定方法 Active CN106682413B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611207845.3A CN106682413B (zh) 2016-12-23 2016-12-23 表贴集成电路引线基面的确定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611207845.3A CN106682413B (zh) 2016-12-23 2016-12-23 表贴集成电路引线基面的确定方法

Publications (2)

Publication Number Publication Date
CN106682413A true CN106682413A (zh) 2017-05-17
CN106682413B CN106682413B (zh) 2019-01-29

Family

ID=58871548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611207845.3A Active CN106682413B (zh) 2016-12-23 2016-12-23 表贴集成电路引线基面的确定方法

Country Status (1)

Country Link
CN (1) CN106682413B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101699446A (zh) * 2009-11-03 2010-04-28 福建星网锐捷网络有限公司 一种对印刷电路板中的平面图形进行倒角的方法和装置
CN102360509A (zh) * 2011-10-19 2012-02-22 浙江大学 最大斜率射线算法判定点与多边形空间位置关系的方法
CN102967291A (zh) * 2012-12-07 2013-03-13 东莞生益电子有限公司 电路板板面的共面度的测量方法
CN203967075U (zh) * 2014-07-31 2014-11-26 宁波华龙电子股份有限公司 表面贴装集成电路引线框架
CN205002736U (zh) * 2015-09-23 2016-01-27 湖北航天技术研究院计量测试技术研究所 表面贴装集成电路引脚共面性测试平台

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101699446A (zh) * 2009-11-03 2010-04-28 福建星网锐捷网络有限公司 一种对印刷电路板中的平面图形进行倒角的方法和装置
CN102360509A (zh) * 2011-10-19 2012-02-22 浙江大学 最大斜率射线算法判定点与多边形空间位置关系的方法
CN102967291A (zh) * 2012-12-07 2013-03-13 东莞生益电子有限公司 电路板板面的共面度的测量方法
CN203967075U (zh) * 2014-07-31 2014-11-26 宁波华龙电子股份有限公司 表面贴装集成电路引线框架
CN205002736U (zh) * 2015-09-23 2016-01-27 湖北航天技术研究院计量测试技术研究所 表面贴装集成电路引脚共面性测试平台

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
SUN CHANGKU ET AL.: "Laser Vision Measurement System and Assessment Method for SMIC Lead Coplanarity", 《CHIN ESE JOURNAL OF LASERS》 *
杨城 等: "塑封器件的外部目检方法与判据研究", 《电子产品可靠性与环境试验》 *
杨城 等: "表面贴装集成电路引脚整形研究", 《电子与封装》 *
杨建生: "集成电路封装的共面性问题", 《电子与封装》 *
薛晓洁 等: "SMT中BGA芯片管脚共面性在线测试方法的研究", 《天津大学学报》 *

Also Published As

Publication number Publication date
CN106682413B (zh) 2019-01-29

Similar Documents

Publication Publication Date Title
CN105405117B (zh) 基于图像轮廓的角点提取方法及装置
JP5244990B1 (ja) 不良検出装置
US9672611B2 (en) Pattern analysis method of a semiconductor device
TW380324B (en) Optical alignment method for pointing devices
CN102032885B (zh) 印制线路板、其两面线路图形层间对准度检测方法及装置
CN109451663B (zh) 应用于通孔回流焊接的参数分析方法与分析系统
US20110047524A1 (en) System and method for inspecting layout of a printed circuit board
CN106682413A (zh) 表贴集成电路引线基面的确定方法
EP3046406B1 (en) Method for generating compensation matrix during substrate inspection
CN104657532B (zh) 半导体器件设计方法和导电凸块图案增强方法
CN116188599A (zh) 标定板生成方法、相机标定方法、装置、设备及标定板
TW202334817A (zh) 印刷電路板元件檢查方法及其系統
CN110377978B (zh) 一种pcb设计中bga封装下放置0402阻容件的方法和系统
JP5075008B2 (ja) 回路解析方法、回路解析プログラム、及び回路解析装置
CN108152535A (zh) 一种加速度计校准方法及装置
JP3158640B2 (ja) パターンマッチング方法
CN109753731B (zh) 一种pcb板中cpu的设计图编辑方法及相关装置
CN113327317A (zh) 三维点云图获取方法、装置、电子设备和存储介质
US20040179208A1 (en) Structure for sophisticated surveying instrument with coordinate board for position identification
CN111967218A (zh) 一种走线长度检查方法及系统
JP2009302395A (ja) 実装基板
US7353480B1 (en) Apparatus, system, and method for designing via pads having extended contours
CN203631494U (zh) 缺陷标准片
CN108663487A (zh) 一种气体传感器
JP2011009577A (ja) 半導体装置の製造方法、半導体検査装置、及びプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant