CN106601693A - 一种密封环结构及电子装置 - Google Patents
一种密封环结构及电子装置 Download PDFInfo
- Publication number
- CN106601693A CN106601693A CN201510665797.1A CN201510665797A CN106601693A CN 106601693 A CN106601693 A CN 106601693A CN 201510665797 A CN201510665797 A CN 201510665797A CN 106601693 A CN106601693 A CN 106601693A
- Authority
- CN
- China
- Prior art keywords
- metal
- ring structure
- layer
- seal ring
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
本发明涉及一种密封环结构及电子装置。所述密封环结构，包括：晶圆基底；未掺杂的半导体材料层，位于所述晶圆基底上；若干间隔的介电层，位于所述未掺杂的半导体材料层上；若干金属层，分别位于所述间隔的介电层上；若干通孔，位于所述介电层中并且与相邻的所述金属层电连接；接触孔，位于所述未掺杂的半导体材料层上并且与所述若干金属层中最底层的第一金属层相连接。本发明的优点在于：(1)防止潮气湿气进入晶圆。(2)防止离子污染。(3)防止芯片切割的影响。(4)降低RF信号的干扰。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种密封环结构及电子装置。
背景技术
对于高容量的半导体存储装置需求的日益增加，这些半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小晶片尺寸和/或改变内结构单元而在单一晶片上形成多个存储单元，对于通过改变单元结构增加集成密度的方法来说，已经进行尝试沟通过改变有源区的平面布置或改变单元布局来减小单元面积。
在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integrated circuit，IC)技术。
在集成电路电路中通常会形成各种射频(Radio Frequency，RF)器件，其中随着半导体器件尺寸的不断缩小通常会遭遇信号噪声问题，在一个RF晶圆中存在包括较大的电感电容图案的发射电路，当电感电容图案距离周围密封环区域较近时，其强烈的信号会通过密封环传递至衬底中，从而影响整个晶圆的性能。
因此，需要对目前所述密封环的结构进行改进，以便消除上述各种问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种密封环结构，包括：
晶圆基底；
未掺杂的半导体材料层，位于所述晶圆基底上；
若干间隔的介电层，位于所述未掺杂的半导体材料层上；
若干金属层，分别位于所述间隔的介电层上；
若干通孔，位于所述介电层中并且与相邻的所述金属层电连接；
接触孔，位于所述未掺杂的半导体材料层上并且与所述若干金属层中最底层的第一金属层相连接。
可选地，所述密封环结构还包括：
若干金属线，位于所述晶圆基底和所述第一金属层之间并分别与所述晶圆基底和所述第一金属层连接。
可选地，所述金属线位于所述晶圆基底和所述第一金属层的延长部分之间并分别与所述晶圆基底和所述第一金属层的延长部分相连接。
可选地，所述密封环结构呈多边形结构，其中，所述金属线位于所述多边形结构的顶角区域中。
可选地，所述密封环结构还包括：
焊盘金属线，位于所述若干金属层中顶部金属层的上方并与所述顶部金属层电连接；
其中，所述焊盘金属线与接地焊盘电连接。
可选地，所述密封环结构还包括：
金属焊盘，电连接于所述顶部金属层和所述焊盘金属线之间。
可选地，所述密封环结构还包括：
第一钝化层，位于所述顶部金属层的上方，所述金属焊盘嵌于所述第一钝化层中；
第二钝化层，位于所述焊盘金属线的上方。
可选地，所述焊盘金属线的尺寸大于所述顶部金属层的尺寸，所述焊盘金属线的延长部分与所述接地焊盘电连接
可选地，所述焊盘金属线上还设置有引脚。
本发明还提供了一种电子装置，包括上述的密封环结构。
本发明为了克服现有技术中存在的问题，提供了一种密封环结构，其中，与常规密封环相比，本发明所述密封环结构中最底层的接触孔并非与有源区中的半导体衬底直接相连，而是与半导体衬底上方的未掺杂的半导体材料层相连接，通过所述设置可以避免RF信号传递至所述半导体衬底，不会影响晶圆敏感电路。
此外，所述密封环结构还进一步包括若干金属线，其中，所述金属线位于所述呈多边形的密封环结构顶角区域中，并分别与所述晶圆基底和所述密封环中第一金属层相连接，以防止在工艺过程中等离子体的损伤。
进一步，所述密封环还包括钝化层和焊盘金属线，其中所述钝化层和焊盘金属线与接地焊盘相连接，通过所述设置可以平衡电压并且可以直接释放电流。
本发明的优点在于：
(1)防止潮气湿气进入晶圆。
(2)防止离子污染。
(3)防止芯片切割的影响。
(4)降低RF信号的干扰。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1本发明的一具体实施方式中密封环结构的剖面示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面结合附图1对本发明所述密封环结构做进一步的说明。
在该实施例中，所述密封环结构，包括：
晶圆基底101；
未掺杂的半导体材料层102，位于所述晶圆基底上；
若干间隔的介电层，位于所述未掺杂的半导体材料层上；
若干金属层，分别位于所述介电层上；
若干通孔，位于所述介电层中并且与相邻的所述金属层电连接；
接触孔103，位于所述未掺杂的半导体材料层102上并且与所述若干金属层中最底层的第一金属层104相连接。
其中所述晶圆201中可以形成各种CMOS器件，包括各种有源器件或者无源器件，其中所述有源器件或者无源器件的种类以及形成方法在此不再赘述。
所述未掺杂的半导体材料层102位于所述晶圆基底上，以覆盖所述晶圆基底101，其中，所述未掺杂的半导体材料层102可以选用本领域中常用的半导体材料，例如硅或锗，亦可以是化合物半导体，例如碳化硅、砷化镓、砷化铟或磷化铟等，并不局限于某一种。
在该实施例中所述半导体材料层102选用多晶硅。
其中所述若干间隔的介电层的材料可以包含但不限于氧化硅、氮化硅、氮氧化硅、旋涂玻璃(SOG)、及/或低介电常数材料。
若干金属层，分别位于所述介电层上，其中，金属层分别位于每一介电层上。每一通孔分别位于每一个介电层中，用以连接相邻的金属层。
如图1所示，其中，所述通孔和所述金属层相互交替设置，如第一金属层M1104的上方设置有第一通孔V1106，通孔和所述金属层依次交替向上排列，至顶部通孔TV1、顶部金属层TM1、顶部通孔TV2和顶部金属层UTM。
其中，所述金属层和所述通孔的形成方法为：沉积第一金属层104，所述第一金属层104可以选用常用的金属材料。
然后在所述第一金属层104上形成第一介电层，然后在所述第一介电层中形成孔洞，然后利用物理气相沉积法(Physical Vapor Depositing；PVD)或化学气相沉积法(Chemical Vapor Depositing CVD)沉积金属材料(例如钛、钨、铝、银、铜或其他合金等)于第一介电层中并填入孔洞内，在利用回蚀刻法，蚀去部分金属材料，而仅留下孔洞中的金属材料以作为第一通孔。
然后接着沉积第二金属层和第二介电层，同样在第而介电层中形成孔洞，然后利用物理气相沉积法(Physical Vapor Depositing；PVD)或化学气相沉积法(Chemical Vapor Depositing CVD)沉积金属材料(例如钛、钨、铝、银、铜或其他合金等)于第二介电层中并填入孔洞内，在利用回蚀刻法，蚀去部分金属材料，而仅留下孔洞中的金属材料以作为第二通孔。
依次，通过所述方法以形成所述若干金属层和通孔。
其中在所述第一金属层M1104的下方设置有接触孔103，其中所述接触孔直接与所述未掺杂的半导体材料层102相连接，所述密封环结构中最底层的接触孔并非与有源区中的半导体衬底直接相连，而是与半导体衬底上方的未掺杂的半导体材料层相连接，通过所述设置可以避免RF信号传递至所述半导体衬底，不会影响晶圆敏感电路。
其中，所述密封环结构还包括若干金属线105，位于所述晶圆基底和所述第一金属层之间并分别与所述晶圆基底和所述第一金属层相连接。
其中，第一金属层具有较大的尺寸，原大于所述介电层的长度以及其他金属层的长度，其具有延长部分，如图1所示，其中，所述金属线位于所述晶圆基底和所述第一金属层的延长部分之间并分别与所述晶圆基底和所述第一金属层的延长部分相连接。
进一步，所述密封环结构呈多边形结构，其中，所述金属线位于所述多边形结构的顶角区域中。
例如所述密封环结构呈八边形结构，其中，所述金属线位于所述八边形结构的顶角区域中。
本发明中所述金属线位于所述呈多边形的密封环结构顶角区域中，并分别与所述晶圆基底和所述密封环中第一金属层相连接，以防止在工艺过程中等离子体的损伤。
进一步，所述密封环结构还包括焊盘金属线108，位于所述若干金属层中顶部金属层的上方并与所述顶部金属层电连接；
其中，所述焊盘金属线与接地焊盘电连接。
所述密封环结构还包括第二钝化层109，位于所述焊盘金属线的上方；
其中所述钝化层和焊盘金属线与接地焊盘相连接，通过所述设置可以平衡电压并且可以直接释放电流。
其中，所述钝化层和焊盘金属线的尺寸大于所述顶部金属层，其具有延长部分，如图1所示，所述焊盘金属线的延长部分与接地焊盘电连接，以直接释放电流。
可选地，所述密封环结构还包括金属焊盘110，电连接于所述顶部金属层和所述焊盘金属线之间。
可选地，所述密封环结构还包括第一钝化层107，位于所述顶部金属层的上方，所述金属焊盘嵌于所述第一钝化层中。
可选地，所述焊盘金属线上还设置有引脚，以用于在后续的工艺中进行晶圆封装。
本发明为了克服现有技术中存在的问题，提供了一种密封环结构，其中，与常规密封环相比，本发明所述密封环结构中最底层的接触孔并非与有源区中的半导体衬底直接相连，而是与半导体衬底上方的未掺杂的半导体材料层相连接，通过所述设置可以避免RF信号传递至所述半导体衬底，不会影响晶圆敏感电路。
此外，所述密封环结构还进一步包括若干金属线，其中，所述金属线位于所述呈多边形的密封环结构顶角区域中，并分别与所述晶圆基底和所述密封环中第一金属层相连接，以防止在工艺过程中等离子体的损伤。
进一步，所述密封环还包括钝化层和焊盘金属线，其中所述钝化层和焊盘金属线与接地焊盘相连接，通过所述设置可以平衡电压并且可以直接释放电流。
本发明的优点在于：
(1)防止潮气湿气进入晶圆。
(2)防止离子污染。
(3)防止芯片切割的影响。
(4)降低RF信号的干扰。
实施例二
本发明实施例提供一种电子装置，其包括实施例一中所述密封环结构。
具体地，该电子装置的所述密封环结构，包括：晶圆基底101；
未掺杂的半导体材料层102，位于所述晶圆基底上；
若干间隔的介电层，位于所述未掺杂的半导体材料层上；
若干金属层，分别位于所述介电层上；
若干通孔，位于所述介电层中并且与相邻的所述金属层电连接；
接触孔103，位于所述未掺杂的半导体材料层102上并且与所述若干金属层中最底层的第一金属层104相连接。
若干金属线105，位于所述晶圆基底和所述第一金属层之间并分别与所述晶圆基底和所述第一金属层相连接。
所述密封环结构还包括：
焊盘金属线108，位于所述若干金属层中顶部金属层的上方并与所述顶部金属层电连接；
其中，所述焊盘金属线与接地焊盘电连接。
与常规密封环相比，本发明所述密封环结构中最底层的接触孔并非与有源区中的半导体衬底直接相连，而是与半导体衬底上方的未掺杂的半导体材料层相连接，通过所述设置可以避免RF信号传递至所述半导体衬底，不会影响晶圆敏感电路。
此外，所述密封环结构还进一步包括若干金属线，其中，所述金属线位于所述呈多边形的密封环结构顶角区域中，并分别与所述晶圆基底和所述密封环中第一金属层相连接，以防止在工艺过程中等离子体的损伤。
进一步，所述密封环还包括钝化层和焊盘金属线，其中所述钝化层和焊盘金属线与接地焊盘相连接，通过所述设置可以平衡电压并且可以直接释放电流。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种密封环结构，包括：
晶圆基底；
未掺杂的半导体材料层，位于所述晶圆基底上；
若干间隔的介电层，位于所述未掺杂的半导体材料层上；
若干金属层，分别位于所述间隔的介电层上；
若干通孔，位于所述介电层中并且与相邻的所述金属层电连接；
接触孔，位于所述未掺杂的半导体材料层上并且与所述若干金属层中最底层的第一金属层相连接。
2.根据权利要求1所述的密封环结构，其特征在于，所述密封环结构还包括：
若干金属线，位于所述晶圆基底和所述第一金属层之间并分别与所述晶圆基底和所述第一金属层连接。
3.根据权利要求2所述的密封环结构，其特征在于，所述金属线位于所述晶圆基底和所述第一金属层的延长部分之间并分别与所述晶圆基底和所述第一金属层的延长部分相连接。
4.根据权利要求2所述的密封环结构，其特征在于，所述密封环结构呈多边形结构，其中，所述金属线位于所述多边形结构的顶角区域中。
5.根据权利要求1所述的密封环结构，其特征在于，所述密封环结构还包括：
焊盘金属线，位于所述若干金属层中顶部金属层的上方并与所述顶部金属层电连接；
其中，所述焊盘金属线与接地焊盘电连接。
6.根据权利要求5所述的密封环结构，其特征在于，所述密封环结构还包括：
金属焊盘，电连接于所述顶部金属层和所述焊盘金属线之间。
7.根据权利要求6所述的密封环结构，其特征在于，所述密封环结构还包括：
第一钝化层，位于所述顶部金属层的上方，所述金属焊盘嵌于所述第一钝化层中；
第二钝化层，位于所述焊盘金属线的上方。
8.根据权利要求5所述的密封环结构，其特征在于，所述焊盘金属线的尺寸大于所述顶部金属层的尺寸，所述焊盘金属线的延长部分与所述接地焊盘电连接 。
9.根据权利要求5所述的密封环结构，其特征在于，所述焊盘金属线上还设置有引脚。
10.一种电子装置，包括权利要求1至9之一所述的密封环结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510665797.1A CN106601693B (zh) | 2015-10-15 | 2015-10-15 | 一种密封环结构及电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510665797.1A CN106601693B (zh) | 2015-10-15 | 2015-10-15 | 一种密封环结构及电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106601693A true CN106601693A (zh) | 2017-04-26 |
| CN106601693B CN106601693B (zh) | 2019-05-17 |
Family
ID=58553352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510665797.1A Active CN106601693B (zh) | 2015-10-15 | 2015-10-15 | 一种密封环结构及电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106601693B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1519924A (zh) * | 2003-02-03 | 2004-08-11 | �����ɷ� | 半导体器件及其制造方法 |
| CN1776899A (zh) * | 2004-11-16 | 2006-05-24 | 恩益禧电子股份有限公司 | 半导体器件 |
| US20100289065A1 (en) * | 2009-05-12 | 2010-11-18 | Pixart Imaging Incorporation | Mems integrated chip with cross-area interconnection |
| CN102468246A (zh) * | 2010-10-29 | 2012-05-23 | 台湾积体电路制造股份有限公司 | 半导体元件及其制作方法 |
-
2015
- 2015-10-15 CN CN201510665797.1A patent/CN106601693B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1519924A (zh) * | 2003-02-03 | 2004-08-11 | �����ɷ� | 半导体器件及其制造方法 |
| CN1776899A (zh) * | 2004-11-16 | 2006-05-24 | 恩益禧电子股份有限公司 | 半导体器件 |
| US20100289065A1 (en) * | 2009-05-12 | 2010-11-18 | Pixart Imaging Incorporation | Mems integrated chip with cross-area interconnection |
| CN102468246A (zh) * | 2010-10-29 | 2012-05-23 | 台湾积体电路制造股份有限公司 | 半导体元件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106601693B (zh) | 2019-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10157895B2 (en) | Seal-ring structure for stacking integrated circuits | |
| KR101932660B1 (ko) | Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법 | |
| US9577025B2 (en) | Metal-insulator-metal (MIM) capacitor in redistribution layer (RDL) of an integrated device | |
| US9142490B2 (en) | Integrated circuit device having through-silicon-via structure and method of manufacturing the integrated circuit device | |
| US9899982B2 (en) | On-chip electromagnetic bandgap (EBG) structure for noise suppression | |
| KR101842814B1 (ko) | 기판-관통 전극 및 전면 구조를 제조하기 위한 방법, 시스템 및 디바이스 | |
| US9401353B2 (en) | Interposer integrated with 3D passive devices | |
| US9922970B2 (en) | Interposer having stacked devices | |
| KR20180019078A (ko) | 온-칩 스루-바디-비아 커패시터들 및 이를 형성하기 위한 기법들 | |
| CN107424993A (zh) | 用于共用衬底的电路的隔离结构 | |
| US20210287984A1 (en) | On integrated circuit (ic) device capacitor between metal lines | |
| CN103579178A (zh) | 置于集成电路产品中装置层级的电容器及其制作方法 | |
| US11244850B2 (en) | On integrated circuit (IC) device simultaneously formed capacitor and resistor | |
| US10062640B2 (en) | Semiconductor devices including sealing regions and decoupling capacitor regions | |
| US10734444B1 (en) | Integrated circuits with integrated memory structures and capacitors and methods for fabricating the same | |
| CN109244059A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107316855A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN107293513A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN106601693A (zh) | 一种密封环结构及电子装置 | |
| CN109711230A (zh) | 一种半导体指纹传感器及其制作方法、电子装置 | |
| US9202785B2 (en) | Three dimensional integrated circuit capacitor having vias | |
| US9460996B1 (en) | Integrated device with inductive and capacitive portions and fabrication methods | |
| CN107346746B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| JP2007518269A (ja) | パッド下に素子を備える手法によるウェハの有効利用 | |
| CN105390434A (zh) | 一种半导体器件及其制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |