CN106599388A - 一种用于产生二维opc测试图形的方法 - Google Patents

一种用于产生二维opc测试图形的方法 Download PDF

Info

Publication number
CN106599388A
CN106599388A CN201611042085.5A CN201611042085A CN106599388A CN 106599388 A CN106599388 A CN 106599388A CN 201611042085 A CN201611042085 A CN 201611042085A CN 106599388 A CN106599388 A CN 106599388A
Authority
CN
China
Prior art keywords
opc
species
dimentional
square
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611042085.5A
Other languages
English (en)
Other versions
CN106599388B (zh
Inventor
夏国帅
魏芳
朱骏
吕煜坤
张旭升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201611042085.5A priority Critical patent/CN106599388B/zh
Publication of CN106599388A publication Critical patent/CN106599388A/zh
Application granted granted Critical
Publication of CN106599388B publication Critical patent/CN106599388B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种用于产生二维OPC测试图形的方法，其包括：根据半导体芯片的设计尺寸生成多种特殊图形单元；根据芯片的设计尺寸确定二维OPC测试图形的框架；通过不同二维OPC层次的图形密集度，设定各种特殊图形单元对应的出现概率，并根据出现概率的差别，采用蒙特卡洛法将特殊图形单元填充到所述OPC测试图形的框架中；对完成的二维OPC测试图形，根据芯片设计尺寸以及光罩生产厂商的实际生产能力进行基于规则的OPC修正检查以及基于模型的OPC的修正检查，将不符合进行基于规则的OPC和基于模型的OPC规格尺寸的特殊图形单元滤除；检查二维OPC测试图形的框架是否填充完整，如果填充完整则得到最终的二维OPC测试图形；如果没有填充完整，继续执行填充步骤直到完成。

Description

一种用于产生二维OPC测试图形的方法
技术领域
本发明涉及集成电路制造领域，尤其涉及一种用于产生二维光学临近效应修正(optical proximity correction，简称OPC)测试图形的方法。
背景技术
在65纳米及以下的集成电路工艺制造中，每一家芯片加工厂家(Foundary)都已经成熟的应用OPC技术。OPC测试图形是OPC模型的基石，用于建立OPC模型的。测试图形基于其图形周围环境可分为一维(1D)和二维(2D)OPC测试图形，目前二维OPC测试图形应用更加广泛。
现有的OPC测试图形一般都是从大尺寸工艺的测试图形中shrink而得来，面对设计尺寸越来越小，设计版图愈来愈复杂的情况是很难适用的。尤其是，当工艺节点进入0.13um及以下时，基于规则的OPC(Rule-based OPC)修正技术由于其自身的精度限制，已不能适用完全光学临近效应影响愈发强烈的情况，因而基于模型的OPC(Model-based OPC)修正技术被广泛使用。
本领域技术人员清楚，基于模型的二维OPC测试图形形成非常困难，现有的技术中二维OPC测试图形形成一般从两个方面着手解决该问题：
第一，增加二维OPC测试图形的采样数量，其通过量变来达到质变，从而导致OPC模型的复杂度增加，同时也使OPC模型建立和OPC修正的时间周期变长，不利于OPC模型的开发；
第二，增加二维OPC测试图形在OPC模型中的权重，这样直接导致的结果是，牺牲一维OPC测试图形的精确度来保证二维OPC测试图形能达到要求，从而使OPC模型的整体质量下降。
因此，根据现有的OPC测试图形的光学环境和工艺制程等综合条件所建立的OPC模型，在面对一些复杂的二维设计版图时已无法进行精确的模拟。
发明内容
为了克服以上问题，本发明旨在提供一种用于产生二维OPC测试图形的方法，其在不增加二维OPC采样测试图形数量，以及不增加OPC模型复杂度的前提下，产生的二维OPC测试图形贴近实际的芯片版图设计，以提高OPC模型在二维芯片设计版图上的模拟精确度。
为实现上述目的，本发明的技术方案如下：
一种用于产生二维OPC测试图形的方法，其包括：
步骤S1：根据半导体芯片的设计尺寸生成多种特殊图形单元，其中，所述的特殊图形单元的边框为正方形，所述正方形的边长与所述半导体芯片的设计尺寸基于模型的OPC规则相关，所述正方形中的图形为多边形；
步骤S2：根据芯片的设计尺寸确定二维OPC测试图形的框架；其中，所述的框架由N*M个所述特殊图形单元的正方形构成；
步骤S3：通过不同二维OPC层次的图形密集度，设定各种特殊图形单元对应的出现概率，并根据出现概率的差别，采用蒙特卡洛法将特殊图形单元填充到所述OPC测试图形的框架中，以生成二维OPC测试图形；
步骤S4：对根据蒙特卡洛法排列完成的二维OPC测试图形，根据芯片设计尺寸以及光罩生产厂商的实际生产能力进行基于规则的OPC修正检查以及基于模型的OPC的修正检查，将不符合进行基于规则的OPC和基于模型的OPC规格尺寸的特殊图形单元滤除；
步骤S5：检查二维OPC测试图形的框架是否填充完整，如果填充完整则得到最终的二维OPC测试图形；如果没有填充完整，那么，继续执行步骤S4和步骤S4。
优选地，所述特殊图形单元的种类一共有五种；其中，所述正方形的空间由四个小正方形组成；
种类A：所述种类A具有四种图形样态，为所述正方形中的左上方、左下方、右上方或右下方小正方形被填充；
种类B：所述种类B具有四种图形样态，除所述正方形中的为所述正方形中的左上方、左下方、右上方或右下方小正方形没有被填充，其余均被填充；
种类C：所述种类C具有两种图形样态，为所述正方形中的右边或左边两个小正方形被填充，其余没有被填充；
种类D：所述种类D具有一种图形样态，为所述正方形中的所有小正方形均没有被填充；
种类E：所述种类E具有一种图形样态，为所述正方形中的所有小正方形均被填充。
优选地，所述根据不同OPC层次的图形密集度，设定五种特殊图形单元对应的出现概率，对于有源区层，增加种类B、种类C和种类E三种特殊图形单元的出现概率，然后采用蒙特卡洛法正式基于这些图形的出现概率进行随机排列，以生成二维OPC测试图形。
优选地，所述根据不同OPC层次的图形密集度，设定五种特殊图形单元对应的出现概率，对于第一金属层，增加种类A、种类C和种类D三种特殊图形单元的出现概率，然后采用蒙特卡洛法正式基于这些图形的出现概率进行随机排列，以生成二维OPC测试图形。
优选地，所述特殊图形单元尺寸是基于模型的OPC修正检查规格的两倍。
优选地，所述特殊图形单元尺寸的边长为130纳米。
优选地，所述M等于N，即所述二维图形是由N*N个特殊的图形单元组成。
优选地，所述OPC测试图形的框架是边长由16*16个所述特殊图形单元的边长组成。
优选地，所述基于模型的OPC的修正检查规格尺寸设定为30纳米。
从上述技术方案可以看出，本发明是专门针对65纳米及以下工艺节点的二维OPC测试图形的生成，该二维OPC测试图形能更好贴近实际的芯片版图设计，其通过这些二维OPC测试图形在实际硅片上的工艺窗口的表现，来达到在基于模型的OPC修正过程中提高OPC修正精度的目的。
附图说明
图1为本发明实施例中用于产生二维OPC测试图形的方法的流程示意图
图2本发明实施例中五种特殊图形单元的示意图
图3为图2中本发明实施例中五种特殊图形单元包括图形样态的示意图
图4为本发明实施例中截取OPC测试图形其中一小块由3*3个特殊图形单元组成的图形，其中，103代表特殊图形单元
图5为本发明实施例中最终形成的用于产生二维OPC测试图形的示意图
具体实施方式
体现本发明特征与优点的实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本发明。
以下结合附图，通过具体实施例对本发明用于产生二维OPC测试图形的方法作进一步详细说明。需要说明的是，本发明解决的问题是对于65纳米及以下的工艺节点，在这种情况下，需要更多的贴近实际设计的二维OPC测试图形来建立OPC模型，以便更好的来拟合实际的硅片表现。
下面结合附图，以65纳米半导体芯片的设计尺寸为例对本发明的具体实施方式进行详细的说明。
请参阅图1，图1为本发明实施例中用于产生二维OPC测试图形的方法的流程示意图，如图所示，该方法的形成步骤可以包括：
步骤S1：根据半导体芯片的设计尺寸生成多种特殊图形单元，其中，特殊图形单元的边框为正方形，正方形的边长与半导体芯片的设计尺寸基于模型的OPC规则相关，正方形中的图形为多边形。
具体地，请参阅图2，图2本发明实施例中五种特殊图形单元的示意图。如图2所示，特殊图形单元的种类一共有五种，种类A、种类B、种类C、种类D和种类E；其中，每一种特殊图形单元的正方形空间均由四个小正方形组成，每一种小正方形有两种形态，被填充或没有被填充。
请参阅图3，图3为图2中本发明实施例中五种特殊图形单元包括图形样态的示意图，如图所示：
①、种类A：种类A可以具有四种图形样态，为正方形中的左上方、左下方、右上方或右下方小正方形被填充；
②、种类B：种类B可以具有四种图形样态，除正方形中的为正方形中的左上方、左下方、右上方或右下方小正方形没有被填充，其余均被填充；
③、种类C：种类C可以具有两种图形样态，为正方形中的右边或左边两个小正方形被填充，其余没有被填充；
④、种类D：种类D具有一种图形样态，为正方形中的所有小正方形均没有被填充；
⑤、种类E：种类E具有一种图形样态，为正方形中的所有小正方形均被填充。
在本发明的实施例中，所描述特殊图形单元的尺寸根据设计规则尺寸(designrule，简称D/R)来确定，例如，设计规则尺寸D/R为65纳米的线(line)和65纳米的空间(space)，那么特殊图形单元的尺寸是D/R的两倍，通常为130纳米*130纳米的正方形。
步骤S2：根据芯片的设计尺寸确定二维OPC测试图形的框架；所描述的二维OPC测试图形可以具有以下特征：框架由N*M个特殊图形单元的正方形构成；N和M为正整数。
在本发明的较佳实施例中，该二维图形是由n*n个特殊的图形单元组成；也就是说，M的取值与N相同，对于65纳米及以下技术节点，n值可以设定为16，OPC测试图形的框架是边长由16个特殊图形单元的边长组成，即二维OPC测试图形的框架为16*16的正方形。
请参阅图4，图4为本发明实施例中截取OPC测试图形其中一小块由3*3个特殊图形单元组成的图形，其中，103代表特殊图形单元。
步骤S3：通过不同二维OPC层次的图形密集度，设定各种特殊图形单元对应的出现概率，并根据出现概率的差别，采用蒙特卡洛法将特殊图形单元填充到OPC测试图形的框架中，以生成二维OPC测试图形。
具体地，在本发明的实施例中，还可以根据蒙特卡洛法将特殊图形单元填充到框架(frame)中，即根据不同OPC层次的图形密集度，设定五种特殊图形单元对应的出现概率，进而根据出现概率的差别，通过蒙特卡洛法来将特殊图形单元填充到设定的框架(frame)中。例如，对于有源区层，可以增加种类B、种类C和种类E三种特殊图形单元的出现概率，然后采用蒙特卡洛法正式基于这些图形的出现概率进行随机排列，以生成二维OPC测试图形。对于第一金属层，可以增加种类A、种类C和种类D三种特殊图形单元的出现概率，蒙特卡洛法正式基于这些图形的出现概率进行随机排列，以生成二维OPC测试图形。
步骤S4：对根据蒙特卡洛法排列完成的二维OPC测试图形，根据芯片设计尺寸以及光罩生产厂商的实际生产能力进行基于规则(DRC)的OPC修正检查以及基于模型的OPC的修正检查，将不符合进行基于规则(MRC)的OPC和基于模型的OPC规格尺寸的特殊图形单元滤除。
具体地，以为65纳米line/65纳米space的设计尺寸为例，根据芯片设计尺寸(design rule)以及光罩生产厂商的实际生产能力来确定对应的MRC检查规格尺寸可以设定为30纳米。
步骤S5：检查二维OPC测试图形的框架是否填充完整，如果填充完整则得到最终的二维OPC测试图形；如果没有填充完整，那么，继续执行步骤S4和步骤S4。
请参阅图5，图5为本发明实施例中最终形成的用于产生二维OPC测试图形的示意图。
综上所述，本发明在面对一些复杂的二维设计版图时，在不增加二维OPC采样测试图形，不增加OPC模型复杂度的前提下，使最终形成的二维OPC测试图形贴近实际的芯片版图设计，提高了OPC模型在二维芯片设计版图上的模拟精确度。
以上的仅为本发明的实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (9)

1.一种用于产生二维OPC测试图形的方法，其特征在于，包括：
步骤S1：根据半导体芯片的设计尺寸生成多种特殊图形单元，其中，所述的特殊图形单元的边框为正方形，所述正方形的边长与所述半导体芯片的设计尺寸基于模型的OPC规则相关，所述正方形中的图形为多边形；
步骤S2：根据芯片的设计尺寸确定二维OPC测试图形的框架；其中，所述的框架由N*M个所述特殊图形单元的正方形构成；
步骤S3：通过不同二维OPC层次的图形密集度，设定各种特殊图形单元对应的出现概率，并根据出现概率的差别，采用蒙特卡洛法将特殊图形单元填充到所述OPC测试图形的框架中，以生成二维OPC测试图形；
步骤S4：对根据蒙特卡洛法排列完成的二维OPC测试图形，根据芯片设计尺寸以及光罩生产厂商的实际生产能力进行基于规则的OPC修正检查以及基于模型的OPC的修正检查，将不符合进行基于规则的OPC和基于模型的OPC规格尺寸的特殊图形单元滤除；
步骤S5：检查二维OPC测试图形的框架是否填充完整，如果填充完整则得到最终的二维OPC测试图形；如果没有填充完整，那么，继续执行步骤S4和步骤S4。
2.根据权利要求1所述的用于产生二维OPC测试图形的方法，其特征在于，所述特殊图形单元的种类一共有五种；其中，所述正方形的空间由四个小正方形组成；
种类A：所述种类A具有四种图形样态，为所述正方形中的左上方、左下方、右上方或右下方小正方形被填充；
种类B：所述种类B具有四种图形样态，除所述正方形中的为所述正方形中的左上方、左下方、右上方或右下方小正方形没有被填充，其余均被填充；
种类C：所述种类C具有两种图形样态，为所述正方形中的右边或左边两个小正方形被填充，其余没有被填充；
种类D：所述种类D具有一种图形样态，为所述正方形中的所有小正方形均没有被填充；
种类E：所述种类E具有一种图形样态，为所述正方形中的所有小正方形均被填充。
3.根据权利要求2所述的用于产生二维OPC测试图形的方法，其特征在于，所述根据不同OPC层次的图形密集度，设定五种特殊图形单元对应的出现概率，对于有源区层，增加种类B、种类C和种类E三种特殊图形单元的出现概率，然后采用蒙特卡洛法正式基于这些图形的出现概率进行随机排列，以生成二维OPC测试图形。
4.根据权利要求2所述的用于产生二维OPC测试图形的方法，其特征在于，所述根据不同OPC层次的图形密集度，设定五种特殊图形单元对应的出现概率，对于第一金属层，增加种类A、种类C和种类D三种特殊图形单元的出现概率，然后采用蒙特卡洛法正式基于这些图形的出现概率进行随机排列，以生成二维OPC测试图形。
5.根据权利要求1所述的用于产生二维OPC测试图形的方法，其特征在于，所述特殊图形单元尺寸是基于模型的OPC修正检查规格的两倍。
6.根据权利要求5所述的用于产生二维OPC测试图形的方法，其特征在于，对于65纳米半导体芯片的设计尺寸，所述特殊图形单元尺寸的边长为130纳米。
7.根据权利要求1所述的用于产生二维OPC测试图形的方法，其特征在于，所述M等于N，即所述二维图形是由N*N个特殊的图形单元组成。
8.根据权利要求7所述的用于产生二维OPC测试图形的方法，其特征在于，所述OPC测试图形的框架是边长由16*16个所述特殊图形单元的边长组成。
9.根据权利要求1所述的用于产生二维OPC测试图形的方法，其特征在于，所述基于模型的OPC的修正检查规格尺寸设定为30纳米。
CN201611042085.5A 2016-11-22 2016-11-22 一种用于产生二维opc测试图形的方法 Active CN106599388B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611042085.5A CN106599388B (zh) 2016-11-22 2016-11-22 一种用于产生二维opc测试图形的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611042085.5A CN106599388B (zh) 2016-11-22 2016-11-22 一种用于产生二维opc测试图形的方法

Publications (2)

Publication Number Publication Date
CN106599388A true CN106599388A (zh) 2017-04-26
CN106599388B CN106599388B (zh) 2019-08-20

Family

ID=58591951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611042085.5A Active CN106599388B (zh) 2016-11-22 2016-11-22 一种用于产生二维opc测试图形的方法

Country Status (1)

Country Link
CN (1) CN106599388B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103676463A (zh) * 2013-11-29 2014-03-26 上海华力微电子有限公司 测试图形设计方法及opc优化方法
CN104090468A (zh) * 2014-07-31 2014-10-08 上海华力微电子有限公司 曝光辅助图形的优化方法
CN104614930A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 建立opc模型的方法、光学邻近校准用户目标图形的方法
CN105334695A (zh) * 2014-07-22 2016-02-17 中芯国际集成电路制造(上海)有限公司 提高通孔opc模型的适用面的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104614930A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 建立opc模型的方法、光学邻近校准用户目标图形的方法
CN103676463A (zh) * 2013-11-29 2014-03-26 上海华力微电子有限公司 测试图形设计方法及opc优化方法
CN105334695A (zh) * 2014-07-22 2016-02-17 中芯国际集成电路制造(上海)有限公司 提高通孔opc模型的适用面的方法
CN104090468A (zh) * 2014-07-31 2014-10-08 上海华力微电子有限公司 曝光辅助图形的优化方法

Also Published As

Publication number Publication date
CN106599388B (zh) 2019-08-20

Similar Documents

Publication Publication Date Title
US7475383B2 (en) Method of fabricating photo mask
US20210349389A1 (en) Method and system for layout enhancement based on inter-cell correlation
US8762900B2 (en) Method for proximity correction
US6928636B2 (en) Rule based OPC evaluating method and simulation-based OPC model evaluating method
JP2000003028A (ja) マスクパタ―ン補正システムとその補正方法
DE102015108244A1 (de) Verfahren und system zum generieren eines schaltungsentwurfs, verfahren zum kalibrieren einer inspektionsvorrichtung, und verfahren zur prozesssteuerung und zum ertragsmanagement
CN104779144B (zh) 改善制造半导体组件的微影制程的设计特征分析法
CN102027418B (zh) 通过opc模型空间中的局部化监视结构进行集成电路制造的实时监视的方法
CN103365071B (zh) 掩膜板的光学邻近校正方法
TW202211075A (zh) 校正在精簡模型中的隨機訊號
CN105093809B (zh) 增强光刻工艺窗口的光学邻近修正方法
CN103336406B (zh) 一种去除不利opc修正的图形预处理方法
CN106294935B (zh) 一种基于图形密度的工艺模型建模与修正方法
CN108122267A (zh) 一种冗余金属的填充方法及装置
CN102508962B (zh) 用矢量化参数确定规则插入散射条配方的方法
CN108475026A (zh) 热点及工艺窗监测
US8352895B2 (en) Model library implementation and methodology for worst case performance modeling for SRAM cells
CN106873315B (zh) 一种通孔层opc建模方法
CN106094422A (zh) 一种简化opc后掩模版图形的方法
CN102566322B (zh) 一种多台光刻设备校正方法
CN103744265B (zh) 改善工艺窗口的光学临近修正方法
US20120198396A1 (en) Method of optimizing semiconductor device manufacturing process, method of manufacturing semiconductor device, and non-transitory computer readable medium
CN106599388A (zh) 一种用于产生二维opc测试图形的方法
CN107121895A (zh) 提高光刻工艺中图形关键尺寸的均匀性的方法
CN107703720B (zh) 一种完善光刻模型数据对测试图形覆盖范围的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant