CN106575965B - 具有高频信号峰化的宽带发射机 - Google Patents

具有高频信号峰化的宽带发射机 Download PDF

Info

Publication number
CN106575965B
CN106575965B CN201580045167.2A CN201580045167A CN106575965B CN 106575965 B CN106575965 B CN 106575965B CN 201580045167 A CN201580045167 A CN 201580045167A CN 106575965 B CN106575965 B CN 106575965B
Authority
CN
China
Prior art keywords
output node
voltage
circuit
pair
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580045167.2A
Other languages
English (en)
Other versions
CN106575965A (zh
Inventor
Z·陈
K·L·阿卡迪亚
T·蒋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106575965A publication Critical patent/CN106575965A/zh
Application granted granted Critical
Publication of CN106575965B publication Critical patent/CN106575965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

提供了一种包括电压模式驱动器和电流模式驱动器的发射机。该电流模式驱动器包括多个跨导体，这些跨导体由来自电压模式驱动器的差分输出电压的经高通滤波版本来偏置。

Description

具有高频信号峰化的宽带发射机
相关申请的交叉引用
本申请要求于2014年9月4日提交的美国非临时申请No.14/477,143的优先权，其通过援引全部纳入于此。
技术领域
本申请涉及发射机，尤其涉及具有高频信号峰化的宽带低功率发射机。
背景
现代微处理器对相对大的字进行操作。例如，对于一些微处理器而言处理64比特字是常规的。随着处理器时钟速率增加得越来越高，在宽比特总线上路由此类相对较宽比特字变得有问题。在高传输速度下，关于在宽比特总线中分开轨迹上传播的不可避免的偏斜可能导致不可接受的误比特率。此外，此类总线需要大量功率且设计起来是昂贵的。
为了在没有与高速宽比特总线相关联的偏斜和失真问题的情况下实现数据字的高速传输，已经开发了串化器-解串器(SERDES)系统。SERDES发射机将数据字串行化为高速串行数据流。对应的SERDES接收机接收该高速串行数据流并且将其解串行化回并行数据字。串行传输通常是差分的并且包括嵌入式时钟。由此减轻了与高速宽比特数据总线相关联的偏斜和失真问题。
尽管SERDES系统实现了甚高速数据传输(诸如10吉比特每秒或者甚至更高的速率)，但是发射机与接收机之间的差分串行数据信道的传输特性在跨对应的5Ghz的奈奎斯特信道带宽上不是线性的。相反，该信道具有使数据的较高频率部分的振幅减小的频率相关响应。为了抵消所得到的失真，SERDES发射机包括放大器，该放大器具有跨信道带宽不是线性的、而是替代地增强所传送数据频谱的较高频带的频率响应。然而，这种增强会是有问题的，这是因为其需要过量的功率。但是用于减小发射机功耗的常规尝试限制了可实现的带宽。
因此，本领域存在对能够补偿信道频率相关损耗的宽带和低功率发射机的需求。
概述
提供了一种发射机，其包括用于驱动跨输出节点对的差分输出电压的电压模式驱动器。电流模式驱动器通过引导差分电流通过输出节点来对差分输出电压作出响应。响应于差分输出电压循环到第一极性(正极性或负极性)，电流模式驱动器在第一方向上驱动差分电流通过输出节点，以将差分输出电压增加到高于能由电压模式驱动器单独产生的差分输出电压。类似地，当差分输出摆动至相反的第二极性时，电流模式驱动器在第二方向上驱动差分电流通过输出节点，以再次增加差分输出电压。
电流模式驱动器包括多个跨导体，以生成用于增加差分输出电压的差分电流。每个跨导体对由一个或多个高通滤波器生成的偏置电压作出响应。高通滤波器对差分输出电压进行滤波，以产生用于跨导体的偏置电压。每个偏置电压在差分输出电压的低频变化期间具有默认电平。跨导体由此在差分输出电压的这些低频变化期间以对应的默认电平来驱动差分电流。由于对差分输出电压的高通滤波，偏置电压被调整为使得差分电流在差分输出电压的高频变化期间增加。
所得到的发射机是非常有利的，这是因为驱动差分电流通过输出节点消耗功率。但是功耗被最小化，这是因为仅在高频处推升差分电流以补偿信道损耗。可通过以下详细描述更好地领会这些以及其他有利特征。
附图简述
图1是根据本公开的实施例的电压模式驱动器的示意图。
图2A是包括图1的电压模式驱动器的发射机的框图。
图2B是根据本公开的实施例的图2A的发射机中的电流模式驱动器的电路图。
图3是在差分输出电压的正摆动期间图2B的电流模式驱动器的简化电路图。
图4解说了对于图3的电流模式驱动器的所得到的差分电流方向。
图5是在差分输出电压的负摆动期间图2B的电流模式驱动器的简化电路图。
图6解说了用于图2B的电流模式驱动器的跨导体晶体管阵列和对应的使能晶体管阵列。
图7是用于图2A的发射机的操作方法的流程图。
详细描述
提供了一种包括差分电压模式驱动器的发射机，该差分电压模式驱动器驱动通过信道耦合到负载(诸如接收机)的真和补输出节点对。由电压模式驱动器驱动的信道和接收机在输出节点之间形成负载阻抗。电压模式驱动器自身具有输出阻抗以使得负载阻抗与电压模式驱动器的阻抗相结合有效地形成分压器。例如，假设负载阻抗和电压模式驱动器输出阻抗两者都是100Ω并且电压模式驱动器的电源电压等于VDD。在此类情形中，跨负载阻抗的差分电压的范围将从VDD/2到-VDD/2，以使得跨输出节点的总差分电压摆幅等于电源电压VDD。虽然电压模式驱动器具有极佳的静态功耗，但随着电源电压VDD在现代工艺节点中不断减小，对输出电压摆幅的限制变得有问题。具体而言，各种信令协议需要某个量的电压摆幅，在电源电压VDD的较低电平下可能无法由电压模式驱动器单独来满足该电压摆幅。
为了提供附加的输出电压摆幅，差分电流模式驱动器也响应于跨输出节点的差分输出电压而驱动输出节点对。当差分输出电压(被定义为正输出节点的电压与负输出节点的电压之差)变为正时，电流模式驱动器向正输出节点注入电流并从补输出节点接收电流。类似地，当差分输出电压变为负时，电流模式驱动器向负输出节点注入电流并从正输出节点接收电流。以此方式，通过由电流模式驱动器注入的差分电流来推升差分输出电压摆幅。由此，即使当电源电压被减小时，由电压模式驱动器和电流模式驱动器的组合形成的发射机也可满足期望的输出电压摆幅。
电流模式驱动器包括多个跨导体，以响应于通过对差分输出电压的高通滤波生成的对应偏置电压而生成差分电流。差分输出电压的高频变化由此引起由电流模式驱动器通过输出节点注入的差分电流增加。这是非常有利的，这是由于所得到的发射机节省了功率，因为差分电流在差分输出电压的较低频带中未被增加，而是替代地仅在高频带中被推升以抵消信道的高频衰减。可参考以下示例实施例更好地领会这些有利特征。
由电流模式驱动器注入的差分电流由此驱动跨输出节点的差分输出电压高于原本单独来自于电压模式驱动器的差分输出电压。要注意，由电流模式驱动器通过输出节点注入的差分电流最终被放电到接地。为了使原本来自于差分电流的这种放电的功率损耗最小化，由于对差分输出电压的高通滤波而仅在差分输出电压的高频变化期间推升差分电流，以创建偏置电流模式驱动器内的跨导体的偏置电压。例如，电流模式驱动器可包括一对交叉耦合的高通滤波器，以响应于跨输出节点的高频差分电压而提供对差分电流的这种推升。
现在转到各图，图1中示出了示例差分电压模式驱动器100。常规的预增强信号发生器(未解说)生成正光标前(pre)输入信号150、补光标前(preb)输入信号135、正光标(main)输入信号140、补主(mainb)输入信号155、正光标后(post)输入信号160、以及补光标后(postb)输入信号145。电压模式驱动器100包括正驱动器105，该正驱动器105响应于光标输入信号140以及补光标前和光标后信号135和145而驱动真或正输出节点TXP。类似地，电压模式驱动器100包括补驱动器110，该补驱动器110响应于补光标输入信号155以及真光标前和光标后输入信号150和160而驱动补输出节点TXN。
正驱动器105包括被标示为切片130的多个可选择电路。每个切片130包括反相输出电路125，该反相输出电路125通过对应的电阻器R来驱动TXP输出节点。每个切片130还包括在光标输入信号140与补光标前信号135之间进行选择的复用器115。正驱动器105还包括多个可选择切片131。类似于可选择切片130，每个切片131包括反相输出电路125。每个切片131中的复用器120在光标输入信号140与补光标后输入信号145之间进行选择。取决于将通过活跃切片的反相输出电路125中的电阻器R的电阻实现的期望输出阻抗，将每个切片130和131选择为活跃或休眠。切片130和131都并联耦合到TXP输出节点。由此，活跃切片的数目越大，输出阻抗就越低。以此方式，电压模式驱动器100可以被配置成：用由活跃切片130和131的数目确定的经校准输出阻抗来驱动TXP输出节点。取决于复用器115和120处的选择，选择输入信号135、140和145中的一个输入信号以通过反相输出电路125被反相以驱动输出节点TXP。正驱动器105内切片130和131的总数取决于期望的电阻调整范围。在所解说的实施例中，存在五十个切片130的阵列以及五十个切片131的阵列，尽管将领会到在替换的实施例中可包括更大或更小数目的此类切片。取决于用于制造电压模式驱动器100的工艺角，可以选择活跃切片130和131的数目以相应地校准输出阻抗。
补驱动器110也包括多个切片133，其被布置成两个阵列，类似于正驱动器105中的切片130的阵列和切片131的阵列。为了解说清楚起见，补驱动器110内的这两个阵列未示出，但这两个阵列与切片130和131如何驱动正输出节点TXP类似地驱动补输出节点TXN。补驱动器110内的每个切片133将由此包括其自身的复用器和反相输出电路，如关于切片130和131所讨论的。切片133的第一阵列中的每个复用器在补光标输入信号155与真光标前输入信号150之间进行选择。类似地，切片133的剩余第二阵列中的每个复用器在补光标输入信号155与真光标后输入信号160之间进行选择。真驱动器105与补驱动器110两者中的活跃切片的数目被协调，以使得在驱动器105和110两者中维持相同数目的活跃切片以提供期望的输出阻抗。
为了提供跨输出信号带宽的、在较高频率处被更进一步推升的附加输出电压摆幅，提供了将差分电流模式驱动器205耦合到差分电压模式驱动器100的发射机200，如图2A中所示。在图2B中更详细地示出了电流模式驱动器205。PMOS晶体管P1和P2以及NMOS晶体管M1和M2充当开关以控制通过输出节点TXP和TXN的差分电流驱动。正输入节点TXP上的电压驱动开关晶体管P2和M2的栅极。类似地，负输入节点TXN上的电压驱动开关晶体管P1和M1的栅极。每个开关耦合到对应的跨导体晶体管。例如，由晶体管P1形成的开关耦合到PMOS跨导体晶体管P3的漏极。跨导体晶体管P3的源极通过使能PMOS晶体管P5耦合，该使能PMOS晶体管P5充当开关以将P3的源极耦合到提供电源电压VDD的电源节点。类似地，开关晶体管P2的源极耦合到PMOS跨导体晶体管P4的漏极。跨导体晶体管P4的源极通过使能PMOS晶体管P6耦合到电源节点。
开关晶体管M2的源极耦合到NMOS跨导体晶体管M4的漏极，该NMOS跨导体晶体管M4的源极通过使能NMOS晶体管M6耦合到接地。类似地，开关晶体管M1的源极耦合到NMOS跨导体晶体管M3的漏极，该NMOS跨导体晶体管M3的源极通过使能NMOS晶体管M5耦合到接地。每个跨导体晶体管由对应的高通滤波器来偏置。例如，高通滤波器210偏置跨导体晶体管P3的栅极。类似地，高通滤波器215偏置跨导体晶体管M4的栅极。最后，高通滤波器220偏置跨导体晶体管M3的栅极，而高通滤波器225偏置跨导体晶体管P4的栅极。每个高通滤波器210、215、220和225被设计成具有由特定应用确定的截止频率。例如，一个应用可能需要以大约5GHz的截止频率来推升所得到的差分输出电压。在其他应用中，取决于必要的信号带宽和信道特性，该截止频率可更高或更低。
由于开关晶体管P1、P2、M1和M2的互补动作，取决于正输出节点TXP与负输出节点TXN之间的差分输出电压是充分正还是充分负，可以简化形式示出电流模式驱动器205。例如，图3是当差分电压充分正以便导通开关晶体管P1和P2并且关断开关晶体管P2和M1时电流模式驱动器205的简化版本。由此不需要解说图3中的开关晶体管M1和P2以及它们对应的高通滤波器和跨导体晶体管，因为当差分输出电压极性已变为正时这些组件对差分输出电压没有电气效果。使能晶体管P5、P6、M5和M6在导通时充当导体，并且由此图3中也未示出这些晶体管。再次参照图2B，高通滤波器210包括耦合在负输出节点TXN与跨导体晶体管P3的栅极之间的电容器Cf1。高通滤波器210还包括耦合在跨导体晶体管P3的栅极与被充电到偏置电压pbias(正偏置)的偏置电压节点之间的电阻器Rf1。晶体管P3在图3中被更一般地示出为电流源P3，其响应于来自高通滤波器210的输出电压而进行跨导。在正输出节点TXP与负输出节点TXN之间的差分电压的低频变化期间，高通滤波器210的输出节点300的电压等于偏置电压pbias。
在此类低频时段期间，电流源P3响应于默认偏置电压pbias而进行跨导，以在开关晶体管P1导电时将电流驱动到正输出节点TXP中。然而，当差分输出电压在足够高频处变化为正极性时，高通滤波器210传递所得到的高频电压降，以供负输出节点TXN在其高通滤波器输出节点300处引起对应的电压变化。要注意，当差分输出电压即使在高频处负向摆动时，由于图2B的开关晶体管P1在那些时间是关断的，因此在电流源P3处没有实质影响。在差分输出电压的高频正摆动期间，输出节点300的电压被拉到低于偏置电压pbias，以更强地将电流供应到正输出节点TXP中，以提供通过输出节点的高频差分电流推升。输出节点300的电压由此可被标示为“高-滤波器-增强型(HF增强型)pbias”，因为其默认值是大约pbias但将被增强(在该情形中，被减小)以便在差分输出电压的高频变化期间增加通过正和负输出节点TXP和TXN注入的对应差分电流。
再次参照图2B，差分输出电压的高频正摆动还导通开关晶体管M2。对应跨导体晶体管M4的栅极由高通滤波器215来偏置，该高通滤波器215包括耦合在提供偏置电压nbias(负偏置)的偏置电源节点之间的电阻器Rf4。由此，在差分输出电压的低频正摆动期间，跨导体晶体管M4的栅极由偏置电压nbias来偏置。电容器Cf4耦合在跨导体晶体管M4的栅极与正输入节点TXP之间。以此方式，在差分输出电压的高频正摆动期间高通滤波器215将跨导体晶体管M4的栅极电压增加到高于偏置电压nbias。作为结果，更多的电流随后将从负输入节点TXN汲入接地。跨导体晶体管M4的偏置电压由此可被标示为“HF增强型nbias”，因为nbias的默认值被增强(在该情形中，被增加)，以在差分输出电压的高频变化期间增加差分电流注入。
再次参照图3，图2B的跨导体晶体管M4被示出为由高通滤波器215偏置的电流源M4。图4中示出了当差分输出电压为正时所得到的通过正和负输出节点TXP和TXN的差分电流。来自电流源P3的差分电流Iin被驱动出正输出节点TXP并通过负载阻抗RL，诸如由接收机表示的负载阻抗。差分输入电流Iin返回到负输出节点TXN中。电流源M4随后将电流Iin放电到接地，如图3中所示。
图5中以简化形式示出了当对于电流模式驱动器205，差分输出电压摆动充分负时的相反情形。高通滤波器225包括电容器Cf2和电阻器Rf2。类似地，高通滤波器220包括电容器Cf3和电阻器Rf3。差分输出电压的负极性导通开关晶体管P2和M1并且关断开关晶体管P1和M2。开关晶体管P1和M2以及它们对应的跨导体晶体管和高通滤波器由此在这些时间没有电气功能，从而为了解说清楚起见这些结构在图5中未示出。类似地，开关晶体管P2和M1在这些时间实际上仅是导体，因此他们在图5中也未示出。跨导体晶体管P4和M3在图5中被一般地示出为对应的电流源P4和M3。假如差分输出电压的负摆动足够低频，则电流源P4和M3的HF增强型偏置电压分别等于pbias和nbias。所得到的差分电流的注入随后处于与pbias和nbias电压相对应的默认电平。但是当差分输出电压在足够高频处负向摆动时，电流源P4和M3的HF增强型偏置电压引起差分电流的高于默认电平的期望推升。所得到的差分电流由此在与先前关于图4所讨论的相反方向上。给定开关晶体管的互补动作，开关晶体管P1和M2可被认为包括第一对交叉耦合的开关，而开关晶体管P2和M1可被认为包括第二对交叉耦合的开关。
在一个实施例中，高通滤波器210、215、220和225的集合包括用于响应于差分输出电压的高频变化而调整偏置电压以增加差分输出电压的装置。
为了提供在较高频率处自适应地调整差分电流注入的量以及对应的增强的能力，关于图2B所讨论的每个跨导体晶体管和对应的使能晶体管可被实现为跨导体晶体管和对应的使能晶体管的阵列。每个阵列内的跨导体晶体管被并联布置。如果通过导通对应的使能晶体管阵列来使能整个跨导体阵列，则电流模式驱动器随后注入最大量的差分电流。相反，随着使能晶体管中越来越多的使能晶体管被关断，所注入的差分电流相应地被减小。以此方式，可取决于工艺角、供电电平、温度和/或其他相关变量而自适应地调整差分电流的量。
例如，考虑关于图2B所讨论的跨导体晶体管P3和对应的使能晶体管P5。这些晶体管可被实现为如图6中所示的对应晶体管阵列。在该实施例中，存在从第0跨导体晶体管P30到第(M-1)跨导体晶体管P3M-1的并联布置的总共M个P3跨导体晶体管，其中M是大于1的整数。每个跨导体晶体管P3的栅极由HF增强型pbias电压来驱动，如关于图2B所讨论的。对应的使能晶体管P50到P5M-1由范围从第0使能比特en_b0到第(M-1)使能比特en_bM-1的M比特宽活跃低使能字(en_b)来控制。剩余的跨导体晶体管P4、M3和M4连同它们的使能晶体管P6、M5和M6可使用类似的阵列来实现。然而，M5和M6的NMOS使能晶体管阵列将由活跃高使能比特(en)来驱动，而不是由驱动PMOS使能晶体管阵列的活跃低使能比特(en_b)来驱动。
现在将讨论一种用于发射机200的操作的方法。如图7的流程图中所解说的，该方法开始于动作700：响应于对第一输出节点的电压进行高通滤波而调整第一偏置电压。再次参照图2B和3，响应于对负输出节点TXN的电压进行高通滤波而调整驱动跨导体晶体管P3的栅极的“HF增强型pbias”电压是动作700的示例。该方法还包括以下动作：响应于对第二输出节点的电压进行高通滤波而调整第二偏置电压。如上面讨论的响应于对正输出节点TXP的电压进行高通滤波而调整驱动跨导体晶体管M4的栅极的“HF增强型nbias”电压是动作705的示例。最后，该方法包括动作710：根据第一偏置电压和第二偏置电压来进行跨导，以在第一方向上驱动差分电流通过耦合在第一输出节点与第二输出节点之间的负载。动作710响应于跨第一输出节点和第二输出节点的差分输出电压具有第一极性。如图4中所示的响应于差分输出电压正向摆动而导通开关晶体管P1和P2以使得跨导体晶体管P3和M2能够进行跨导以驱动差分电流通过负载是动作710的示例。
普通技术人员将领会，可以对所公开的实施例做出众多修改。例如，所公开的高通滤波器都被示出为单阶滤波器，但在替换的实施例中可被构造为更高阶滤波器。类似地，如静电放电保护领域已知的，可以使用各种静电放电保护电路，以支持各发射机实施例免受静电放电损害。因此，可在本公开的设备的材料、装置、配置和使用方法中以及对其作出许多修改、替换及变型，而不脱离其精神和范围。有鉴于此，本公开的范围不应当被限定于本文所解说和描述的特定实施例(因为其仅是作为本公开的一些示例)，而应当与所附权利要求及其功能等同方案完全相当。

Claims (27)

1.一种电路，包括：
电压模式驱动器，其被配置成：驱动跨输出节点对的差分输出电压；
电流模式驱动器，其被配置成：响应于所述差分输出电压的第一极性，在第一方向上驱动差分电流通过所述输出节点对，并且响应于所述差分输出电压的相反的第二极性，在相反的第二方向上驱动差分电流通过所述输出节点对，所述电流模式驱动器包括多个跨导体，所述多个跨导体用于响应于对应的偏置电压而生成所述差分电流；以及
与所述多个跨导体相对应的多个高通滤波器，每个高通滤波器被配置成：响应于所述差分输出电压而生成用于对应跨导体的偏置电压。
2.如权利要求1所述的电路，其特征在于，所述电流模式驱动器包括多个开关，所述多个开关被配置成：响应于所述差分输出电压而切换，以控制是在所述第一方向上还是在所述相反的第二方向上驱动所述差分电流。
3.如权利要求2所述的电路，其特征在于，所述多个开关包括：
第一对交叉耦合的开关；以及
第二对交叉耦合的开关。
4.如权利要求1所述的电路，其特征在于，所述电压模式驱动器包括用于驱动所述输出节点中的正输出节点的正驱动器以及用于驱动所述输出节点中的负输出节点的负驱动器。
5.如权利要求4所述的电路，其特征在于，所述正驱动器包括多个可选择切片，以取决于多少可选择切片被选择而在所述正输出节点处提供经校准输出阻抗。
6.如权利要求4所述的电路，其特征在于，所述负驱动器包括多个可选择切片，以取决于多少可选择切片被选择而在所述负输出节点处提供经校准输出阻抗。
7.如权利要求1所述的电路，其特征在于，每个高通滤波器包括电容器和电阻器的串联组合。
8.如权利要求3所述的电路，其特征在于，所述第一对交叉耦合的开关包括第一PMOS晶体管和第一NMOS晶体管，所述第一PMOS晶体管具有耦合到所述输出节点中的正输出节点的漏极并具有耦合到所述输出节点中的负输出节点的栅极，所述第一NMOS晶体管具有耦合到所述负输出节点的漏极和耦合到所述正输出节点的栅极。
9.如权利要求8所述的电路，其特征在于，所述第二对交叉耦合的开关包括第二PMOS晶体管和第二NMOS晶体管，所述第二PMOS晶体管具有耦合到所述负输出节点的漏极并具有耦合到所述正输出节点的栅极，所述第二NMOS晶体管具有耦合到所述正输出节点的漏极和耦合到所述负输出节点的栅极。
10.如权利要求1所述的电路，其特征在于，每个跨导体包括并联布置的跨导体阵列。
11.如权利要求10所述的电路，其特征在于，进一步包括与所述多个跨导体阵列相对应的多个使能晶体管阵列，并且其中，每个使能晶体管充当响应于使能信号的开关，以控制对应的跨导体是否对所述差分电流作出贡献。
12.如权利要求1所述的电路，其特征在于，所述跨导体中的第一多个跨导体包括PMOS晶体管，并且其中，所述跨导体中的第二多个跨导体包括NMOS晶体管。
13.如权利要求1所述的电路，其特征在于，所述电压模式驱动器被配置成：响应于来自预增强电路的多个输入信号而驱动所述差分输出电压。
14.一种方法，包括：
响应于对第一输出节点的电压进行高通滤波而调整第一偏置电压；
响应于对第二输出节点的电压进行高通滤波而调整第二偏置电压；以及
响应于跨所述第一输出节点与所述第二输出节点的差分输出电压具有第一极性，根据所述第一偏置电压和所述第二偏置电压来进行跨导，以在第一方向上驱动差分电流通过耦合在所述第一输出节点与所述第二输出节点之间的负载。
15.如权利要求14所述的方法，其特征在于，进一步包括：
响应于所述差分输出电压具有与所述第一极性相反的第二极性，根据所述第一偏置电压和所述第二偏置电压来进行跨导，以在第二方向上驱动所述差分电流通过所述负载，所述第二方向与所述第一方向相反。
16.如权利要求15所述的方法，其特征在于，进一步包括：响应于所述差分输出电压具有所述第一极性，关断第一对开关并且导通第二对开关。
17.如权利要求16所述的方法，其特征在于，进一步包括：响应于所述差分输出电压具有所述第二极性，导通所述第一对开关并且关断所述第二对开关。
18.一种电路，包括：
电压模式驱动器，其被配置成：驱动跨输出节点对的差分输出电压；
电流模式驱动器，其被配置成：驱动差分电流通过所述输出节点对，其中，所述电流模式驱动器包括多个跨导体，所述多个跨导体用于响应于对应的偏置电压而生成所述差分电流；以及
用于响应于所述差分输出电压的高频变化而调整所述偏置电压以增加所述差分输出电压的装置。
19.如权利要求18所述的电路，其特征在于，所述电流模式驱动器包括多个开关，所述多个开关被配置成：响应于所述差分输出电压而切换，以控制是在第一方向上还是在相反的第二方向上驱动所述差分电流。
20.如权利要求19所述的电路，其特征在于，所述多个开关包括：
第一对交叉耦合的开关；以及
第二对交叉耦合的开关。
21.如权利要求18所述的电路，其特征在于，所述电压模式驱动器包括用于驱动所述输出节点中的正输出节点的正驱动器以及用于驱动所述输出节点中的负输出节点的负驱动器。
22.如权利要求21所述的电路，其特征在于，所述正驱动器包括多个可选择切片，以在所述正输出节点处提供经校准输出阻抗。
23.如权利要求21所述的电路，其特征在于，所述负驱动器包括多个可选择切片，以在所述负输出节点处提供经校准输出阻抗。
24.如权利要求18所述的电路，其特征在于，所述装置包括多个高通滤波器。
25.如权利要求20所述的电路，其特征在于，所述第一对交叉耦合的开关包括第一PMOS晶体管和第一NMOS晶体管，所述第一PMOS晶体管具有耦合到所述输出节点中的正输出节点的漏极并具有耦合到所述输出节点中的负输出节点的栅极，所述第一NMOS晶体管具有耦合到所述负输出节点的漏极和耦合到所述正输出节点的栅极。
26.如权利要求25所述的电路，其特征在于，所述第二对交叉耦合的开关包括第二PMOS晶体管和第二NMOS晶体管，所述第二PMOS晶体管具有耦合到所述负输出节点的漏极并具有耦合到所述正输出节点的栅极，所述第二NMOS晶体管具有耦合到所述正输出节点的漏极和耦合到所述负输出节点的栅极。
27.如权利要求18所述的电路，其特征在于，每个跨导体包括并联布置的跨导体阵列。
CN201580045167.2A 2014-09-04 2015-07-20 具有高频信号峰化的宽带发射机 Active CN106575965B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/477,143 US9497049B2 (en) 2014-09-04 2014-09-04 Wideband transmitter with high-frequency signal peaking
US14/477,143 2014-09-04
PCT/US2015/041170 WO2016036445A1 (en) 2014-09-04 2015-07-20 Wideband transmitter with high-frequency signal peaking

Publications (2)

Publication Number Publication Date
CN106575965A CN106575965A (zh) 2017-04-19
CN106575965B true CN106575965B (zh) 2018-02-13

Family

ID=53765576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580045167.2A Active CN106575965B (zh) 2014-09-04 2015-07-20 具有高频信号峰化的宽带发射机

Country Status (5)

Country Link
US (1) US9497049B2 (zh)
EP (1) EP3189594A1 (zh)
JP (1) JP6312928B2 (zh)
CN (1) CN106575965B (zh)
WO (1) WO2016036445A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017184107A (ja) * 2016-03-31 2017-10-05 ラピスセミコンダクタ株式会社 抵抗アレイ、出力バッファ及び半導体装置の製造方法
US9762237B1 (en) 2016-06-24 2017-09-12 Qualcomm Incorporated Constant impedance transmitter with variable output voltage limits
US10044377B1 (en) 2017-02-06 2018-08-07 Huawei Technologies Co., Ltd. High swing transmitter driver with voltage boost
US10554450B2 (en) * 2018-03-14 2020-02-04 Samsung Display Co., Ltd. High resolution voltage-mode driver
US10425124B1 (en) * 2018-03-14 2019-09-24 Pericom Semiconductor Corporation Repeaters with fast transitions from low-power standby to low-frequency signal transmission
US11431530B2 (en) * 2020-09-02 2022-08-30 Huawei Technologies Co., Ltd. Selectable mode transmitter driver
CN114422306A (zh) * 2022-01-14 2022-04-29 中国人民解放军国防科技大学 电压模预加重均衡电路、SerDes发射机及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6704818B1 (en) * 2000-12-29 2004-03-09 Intel Corporation Voltage-mode driver with pre-emphasis, slew-rate control and source termination
CN101674075A (zh) * 2008-09-09 2010-03-17 日立环球储存科技荷兰有限公司 使用反射信号增加总传递电流的高速数字信令装置和方法
CN102934362A (zh) * 2010-01-20 2013-02-13 德克萨斯仪器股份有限公司 用于高电压差分信号传输的驱动电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361021B2 (ja) * 1996-12-16 2003-01-07 株式会社東芝 フィルタ回路
US6812733B1 (en) * 2002-08-02 2004-11-02 Pmc-Sierra, Inc. High-efficiency mixed voltage/current mode output driver
TWI253248B (en) * 2003-08-04 2006-04-11 Realtek Semiconductor Corp Network device with hybrid mode transmission unit
US7315186B2 (en) * 2005-06-06 2008-01-01 Intel Corporation Voltage mode driver with current mode equalization
US7352207B2 (en) * 2005-09-30 2008-04-01 Silicon Laboratories Inc. Output driver with common mode feedback
US7817727B2 (en) 2006-03-28 2010-10-19 GlobalFoundries, Inc. Hybrid output driver for high-speed communications interfaces
US7683720B1 (en) * 2007-06-08 2010-03-23 Integrated Device Technology, Inc. Folded-cascode amplifier with adjustable continuous time equalizer
US7906994B2 (en) 2009-02-24 2011-03-15 Standard Microsystems Corporation Fast common mode feedback control for differential driver
US8149024B2 (en) * 2009-12-08 2012-04-03 Advanced Micro Devices, Inc. Dual function voltage and current mode differential driver
TWI399036B (zh) 2009-12-16 2013-06-11 Phison Electronics Corp 具有強調功能之傳輸器
US8624641B1 (en) 2010-11-03 2014-01-07 Pmc-Sierra, Inc. Apparatus and method for driving a transistor
US8362813B2 (en) 2011-03-24 2013-01-29 Pericom Semiconductor Corp. Re-driver with pre-emphasis injected through a transformer and tuned by an L-C tank
TWI430598B (zh) * 2011-04-07 2014-03-11 Ralink Technology Corp 電流模式傳輸線驅動器
US8564326B2 (en) 2011-05-24 2013-10-22 Advanced Micro Devices, Inc. Circuit and method to control slew rate of a current-mode logic output driver
US8638838B1 (en) 2012-08-27 2014-01-28 Teradici Corporation Differential serial interface for supporting a plurality of differential serial interface standards

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6704818B1 (en) * 2000-12-29 2004-03-09 Intel Corporation Voltage-mode driver with pre-emphasis, slew-rate control and source termination
CN101674075A (zh) * 2008-09-09 2010-03-17 日立环球储存科技荷兰有限公司 使用反射信号增加总传递电流的高速数字信令装置和方法
CN102934362A (zh) * 2010-01-20 2013-02-13 德克萨斯仪器股份有限公司 用于高电压差分信号传输的驱动电路

Also Published As

Publication number Publication date
WO2016036445A1 (en) 2016-03-10
CN106575965A (zh) 2017-04-19
US9497049B2 (en) 2016-11-15
EP3189594A1 (en) 2017-07-12
JP2017532842A (ja) 2017-11-02
JP6312928B2 (ja) 2018-04-18
US20160072645A1 (en) 2016-03-10

Similar Documents

Publication Publication Date Title
CN106575965B (zh) 具有高频信号峰化的宽带发射机
EP1748552B1 (en) Current-controlled CMOS (C3MOS) fully differential integrated wideband amplifier/equalizer with adjustable gain and frequency response without additional power or loading
KR101838559B1 (ko) 광대역 저-전력 증폭기
US6900663B1 (en) Low voltage differential signal driver circuit and method
US10263573B2 (en) Driver with distributed architecture
CN107112964B (zh) 具有可变增益的线性均衡器
EP1744458A1 (en) Apparatus and methods for programmable slew rate control in transmitter circuits
US9106193B2 (en) Variable gain amplifier
US9281974B1 (en) Equalizer circuitry having digitally controlled impedances
JP2014220770A (ja) 進行波型増幅器
CN105305979A (zh) 一种改善线性度的分布式放大器电路
US20060017468A1 (en) Common-mode shifting circuit for CML buffers
US20160294383A1 (en) Programmable high-speed equalizer and related method
JP4097149B2 (ja) 差動駆動回路およびそれを内蔵する電子機器
US9614511B2 (en) Low-power high-swing PAM4/PAM8 fast driver
US6683480B2 (en) Designs of integrated circuits for high-speed signals and methods therefor
US7142014B1 (en) High frequency XOR with peaked load stage
US6404223B1 (en) Self-terminating current mirror transceiver logic
KR20160027570A (ko) 인버터 형태의 전력 증폭기
Lee et al. A 10Gb/s active-inductor structure with peaking control in 90nm CMOS
CN102164103B (zh) 一种可编程差动连续时间预加重驱动器
JP2003124799A (ja) 集積回路のノードにおけるディジタル信号の遷移エッジのスルー・レートを低減する方法
CN1937401A (zh) 电流控制cmos宽带可变延迟信元电路
EP4318944A1 (en) Biasing of travelling wave amplifiers
KR101888786B1 (ko) 고속 동작을 위한 저전력 출력 드라이버

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant